CN107463470A

CN107463470A - 通道冲突检测方法及系统

Info

Publication number: CN107463470A
Application number: CN201610392015.6A
Authority: CN
Inventors: 冯二媛; 苏振江; 郭振业
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2016-06-03
Filing date: 2016-06-03
Publication date: 2017-12-12
Anticipated expiration: 2036-06-03
Also published as: CN107463470B

Abstract

本发明提供一种通道冲突检测方法及系统。所述通道冲突检测系统包括第一比较器、第二比较器、逻辑单元以及采样器和计数器，其中，第一比较器用于将输入信号与第一阈值进行比较，并输出第一比较结果；第二比较器用于将输入信号与第二阈值进行比较，并输出第二比较结果，第一阈值和第二阈值为通道冲突区域的边界值；逻辑单元用于对第一比较结果和第二比较结果进行逻辑运算，并输出逻辑运算结果；以及采样器和计数器用于对逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果输出检测结果，所述检测结果用于确定是否发生通道冲突。本发明所提供的通道冲突检测方法及系统相对于传统的方法系统能够更快速地得到检测结果，并且功耗更低。

Description

通道冲突检测方法及系统

技术领域

本发明涉及通信技术领域，具体而言涉及一种用于通道冲突检测方法及系统。

背景技术

移动产业处理器接口(mobile industry processor interface,MIPI)的D-PHY描述了源同步、高速、低功耗的物理层。D-PHY可以应用于许多应用，特别适用于移动应用，目前已大量应用于应用处理器与显示屏、摄像头连接的部分等。

D-PHY链路包括用于快速数据通信的高速(high speed，HS)信令模式和用于控制目的的低功率(low power，LP)信令模式。实际的PHY配置包含时钟通道和一个或多个数据通道。时钟信号是单向的，数据信号可以是单向的或双向的。如果双向通道模块和单向通道模块组合成一条通道，则仅单向功能可用。在正常操作期间，在任何给定时间仅链路的一侧驱动通道。当出现错误或系统故障时，通道可能被两侧驱动或根本不驱动。这种情况最终导致通道状态冲突并称为冲突或竞争(contention)。因此，需要一种通道冲突检测方法及系统。

发明内容

针对现有技术的不足，本发明提供一种通道冲突检测系统，所述通道冲突检测系统包括第一比较器、第二比较器、逻辑单元以及采样器和计数器，其中，所述第一比较器用于将输入信号与第一阈值进行比较，并输出第一比较结果；所述第二比较器用于将所述输入信号与第二阈值进行比较，并输出第二比较结果，所述第一阈值和所述第二阈值为通道冲突区域的边界值；所述逻辑单元用于对所述第一比较结果和所述第二比较结果进行逻辑运算，并输出逻辑运算结果；以及所述采样器和计数器用于对所述逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果输出检测结果，所述检测结果用于确定是否发生通道冲突。

在本发明的一个实施例中，所述采样器的采样频率为所述输入信号的频率的2^N倍，其中N为自然数并且N≥2。

在本发明的一个实施例中，所述计数器为移位寄存器型计数器。

在本发明的一个实施例中，所述采样器和计数器集成在一起。

在本发明的一个实施例中，所述逻辑单元为或非门。

在本发明的一个实施例中，当所述输入信号不在所述通道冲突区域时，所述第一比较器和所述第二比较器输出不同的比较结果，当所述输入信号在所述通道冲突区域时，所述第一比较器和所述第二比较器输出相同的比较结果。

另一方面，本发明还提供一种通道冲突检测方法，所述通道冲突检测方法包括：将输入信号与第一阈值进行比较得到第一比较结果；将所述输入信号与第二阈值进行比较得到第二比较结果，所述第一阈值和所述第二阈值为通道冲突区域的边界值；对所述第一比较结果和所述第二比较结果进行逻辑运算得到逻辑运算结果；以及对所述逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果确定是否发生通道冲突。

在本发明的一个实施例中，所述采样的频率为所述输入信号的频率的2^N倍，其中N为自然数并且N≥2。

在本发明的一个实施例中，所述逻辑运算为或非运算。

在本发明的一个实施例中，当所述输入信号不在所述通道冲突区域时，所述第一比较结果和所述第二比较结果不同，当所述输入信号在所述通道冲突区域时，所述第一比较结果和所述第二比较结果相同。

本发明所提供的通道冲突检测方法及系统相对于传统的方法系统能够更快速地得到检测结果，并且功耗更低。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A示出了现有的通道冲突检测系统的示例性电路；

图1B示出了现有的通道冲突检测系统的另一示例性电路；

图2示出了根据本发明实施例的通道冲突检测系统的示例电路；

图3A示出了图2所示电路的正常操作下的仿真结果；以及

图3B示出了图2所示电路的通道冲突时的仿真结果。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图1A示出了现有的通道冲突检测系统100的示例性电路。如图1A所示，通道冲突检测系统100包括两个比较器、一个逻辑块、持续时间检测电路以及缓冲器。

比较器1的参考信号为VIH，比较器2的参考信号为VIL，VIH和VIL分别为通道冲突区域的上下边界值。输入信号VIN输入到比较器1和比较器2，分别与VIH和VIL进行比较。当输入信号VIN小于VIH并且大于VIL时，即输入信号VIN处于通道冲突区域中，此时逻辑块的输出为高电平。

持续时间检测电路用来检测该高电平所持续的时间，当持续时间达到预定义的时间阈值(例如500ns)时，确定确实发生了通道冲突。该时间阈值根据系统的需要来设定。如果确定发生了通道冲突，则最后的输出(即缓冲器的输出)VOUT＝1；反之，如果确定未发生通道冲突，则VOUT＝0。也就是说，在正常操作下，该电路的输出为0；在输入信号长时间(例如持续预定时间)处于通道冲突区域，则该电路的输出为1。

上述通道冲突检测系统100的持续时间检测电路使用充电结构，因此造成整个电路功耗大、工作时间长，而其所包括的缓冲器由于制造工艺的偏差，造成延迟时间难以精准控制。

图1B示出了现有的通道冲突检测系统200的示例性电路。如图1B所示，通道冲突检测系统200包括两个比较器1和2、一个或非门nor、一个延迟单元以及一个与非门nand。

比较器1的参考信号为VIHCD，比较器2的参考信号为VILCD，VIHCD和VILCD分别为通道冲突区域的上下边界值。输入信号VIN输入到比较器1和比较器2，分别与VIHCD和VILCD进行比较，比较器1和比较器2的输出分别为VIH和VIL。VIH和VIL作为或非门nor的输入，或非门nor的输出为net。net作为延迟单元的输入，延迟单元的输出delay_net以及或非门nor的输出net作为与非门nand的输入，与非门nand的输出VOUT为整个电路的输出，该输出可用于确定是否发生通道冲突。

在该系统200中，当net为低电平(例如0)时，系统200一定是处于正常操作模式下；当net为高电平(例如1)时，系统200可能发生通道冲突。

当net和delay_net之间相与仍为高电平，即与非门nand的输出VOUT为低电平时，可以确定发生了通道冲突。

然而，延迟单元的延迟时间必须足够长，才能使得最终与非门nand的输出结果是正确的。因此，通道冲突检测系统200的操作耗时较长。

基于现有技术中的上述缺陷，本发明提供了一种通道冲突检测系统。该通道冲突检测系统包括第一比较器、第二比较器、逻辑单元以及采样器和计数器。

其中，第一比较器用于将输入信号与第一阈值进行比较，并输出第一比较结果；第二比较器用于将输入信号与第二阈值进行比较，并输出第二比较结果。

其中，第一阈值和第二阈值为通道冲突区域的边界值。

逻辑单元用于对第一比较结果和第二比较结果进行逻辑运算，并输出逻辑运算结果。

采样器和计数器用于对逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果输出检测结果，该检测结果用于确定是否发生通道冲突。

示例性地，第一阈值可以为通道冲突区域的上边界值，第二阈值为通道冲突区域的下边界值。第一阈值作为第一比较器的输入，与输入信号进行比较后得到第一比较结果。如果输入信号大于第一阈值或者小于第二阈值，那么输入信号不在通道冲突区域内。如果输入信号小于第一阈值并且大于第二阈值，那么输入信号在通道冲突区域内。本领域普通技术人员可以理解，输入信号等于第一阈值或者等于第二阈值的情况可以按照系统需求归为在通道冲突区域内或者不在通道冲突区域内。此外，第一阈值也可以作为通道冲突区域的下边界值，而第二阈值作为通道冲突区域的上边界值，上述示例仅为示例性而非限制性的。

基于上述比较，第一比较器和第二比较器分别输出第一比较结果和第二比较结果。为了使逻辑单元的某种逻辑运算结果(例如高电平运算结果)作为通道可能发生冲突的代表，可以根据该需求设置输入信号、第一阈值、第二阈值分别输入到第一比较器和第二比较器的正输入端或负输入端，同时设置逻辑单元的类型。下面将在具体的实施例中进行进一步讨论。

基于逻辑单元输出的逻辑运算结果，采样器和计数器可以对其进行采样，并基于采样结果进行计数，基于计数结果(即计数器内部数据)，计数器可以输出检测结果。当通道发生冲突时，计数器计数可以在短时间内到达预定数值(或者说计数器可以到达某状态值)；而当通道未发生冲突时，计数器不会到达该预定数值。

因此，和现有技术(例如图1A和图1B所示出的通道冲突检测系统100和200)相比，本发明所提供的通道冲突检测系统可以在短时间内获得正确的检测结果，并且功耗小。下面将结合具体的实施例进行详细描述。

示例性实施例

图2示出了根据本发明实施例的通道冲突检测系统300的示例电路。如图2所示，通道冲突检测系统300包括比较器1、比较器2、或非门nor以及采样器和计数器S&C。

比较器301的参考信号(即第一阈值)为VIHCD，比较器2的参考信号(即第二阈值)为VILCD，VIHCD和VILCD分别为通道冲突区域的上下边界电压值。输入信号VIN输入到比较器301和比较器302，分别与参考信号VIHCD和VILCD进行比较，比较器301和比较器302的输出分别为VIH和VIL。

VIH和VIL作为或非门nor 303的输入，或非门nor 303的输出为net。net作为采样器和计数器304的输入，采样器和计数器304的输出VOUT为整个电路的输出，该输出可用于确定是否发生通道冲突。

在该实施例中，将逻辑单元示出为或非门nor 303，但是本领域普通技术人员可以理解，可以根据需要设置其他的逻辑单元。在该实施例中，如果VIN>VIHCD，那么VIH＝1并且VIL＝0；如果VIN<VILCD，那么VIH＝0并且VIL＝1。该两种情况下，输入信号VIN均不在通道冲突区域内，比较器301和比较器302输出的比较结果不同，或非门nor 303的输出net＝0。如果VILCD<VIN<VIHCD，那么VIH＝0并且VIL＝0，比较器301和比较器302输出的比较结果相同。当VIH＝0并且VIL＝0，或非门nor 303的输出net＝1。

在该实施例中，将采样器和计数器示出为一个整体，即采样器和计数器集成在一起，其同时完成采样和计数功能，但是本领域普通技术人员可以理解，它们也可分开实现功能。

采样器和计数器304使用时钟信号CLK对net进行采样和计数。示例性地，为了保证判读的正确性要求，时钟信号的频率(即采样器的频率)为输入信号的频率的2^N倍，其中N为自然数并且N≥2。在一个示例中，采样器的采样频率至少为输入信号的频率的四倍，例如F(CLK)≥4*F(VIN)或8*F(VIN)，如此等等。

如果net长时间处于高电平(例如为1)，计数器肯定能够计数到某值。例如，当计数器为full，则VOUT＝1，即确定发生通道冲突。如果net仅在某一瞬间为高电平，则计数器不能计数到某值，也即没有发生通道冲突。下面结合图2所示电路的仿真结果来描述。

图3A和图3B分别示出了图2所示电路在正常操作下以及在通道冲突时的仿真结果。

如图3A所示，在正常操作下，输入信号VIN没有长时间位于通道冲突区域[VILCD,VIHCD]中，net仅在一瞬间位于高电平。以输入信号频率八倍的采样频率进行采样，计数器的计数结果为1000、0100、0010、0001、1000、0100……。此处，为了方便验证功能，计数器示例性地为移位寄存器型计数器，本领域普通技术人员可以理解，还可以采用其他类型的计数器。基于计数器的计数结果，计数器在正常操作下不可能计数到1111，也即未发生通道冲突，VOUT＝0。

如图3B所示，当输入信号VIN长时间位于通道冲突区域[VILCD,VIHCD]中时，net长时间处于高电平。计数器的计数结果为1000、1100、1110、1111。仅在一比特时间(即输入信号的半个周期)之内，计数器就计数到了1111。因此，VOUT＝1，可以确定确实发生了通道冲突。

与现有技术(例如图1A和图1B所示出的通道冲突检测系统100和200)相比，根据本发明实施例的通道冲突检测系统300不包括功耗较大的持续时间检测电路，因此功耗更小；此外，由于仅在一比特时间内就能检测出正确的结果，因此耗时少，检测更快速和准确。

根据本发明的另一方面，还提供了一种通道冲突检测方法。该通道冲突检测方法包括：将输入信号与第一阈值进行比较得到第一比较结果；将输入信号与第二阈值进行比较得到第二比较结果，第一阈值和第二阈值为通道冲突区域的边界值；对第一比较结果和第二比较结果进行逻辑运算得到逻辑运算结果；以及对逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果确定是否发生通道冲突。

示例性地，采样的频率为输入信号的频率的2^N倍，其中N为自然数并且N≥2。

示例性地，该逻辑运算为或非运算。

示例性地，当输入信号不在通道冲突区域时，第一比较结果和第二比较结果不同，当输入信号在通道冲突区域时，第一比较结果和第二比较结果相同。

根据本发明实施例的通道冲突检测方法可以通过前述根据本发明实施例的通道冲突检测系统来实施，鉴于已对前述根据本发明实施例的通道冲突检测系统进行了详细描述，此处不再过多赘述。本领域普通技术人员可以理解，根据本发明实施例的通道冲突检测方法也可以通过软件、或软件与硬件的结合来实施。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种通道冲突检测系统，其特征在于，所述通道冲突检测系统包括第一比较器、第二比较器、逻辑单元以及采样器和计数器，其中，

所述第一比较器用于将输入信号与第一阈值进行比较，并输出第一比较结果；

所述第二比较器用于将所述输入信号与第二阈值进行比较，并输出第二比较结果，所述第一阈值和所述第二阈值为通道冲突区域的边界值；

所述逻辑单元用于对所述第一比较结果和所述第二比较结果进行逻辑运算，并输出逻辑运算结果；以及

所述采样器和计数器用于对所述逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果输出检测结果，所述检测结果用于确定是否发生通道冲突。

2.如权利要求1所述的通道冲突检测系统，其特征在于，所述采样器的采样频率为所述输入信号的频率的2^N倍，其中N为自然数并且N≥2。

3.如权利要求1所述的通道冲突检测系统，其特征在于，所述计数器为移位寄存器型计数器。

4.如权利要求1所述的通道冲突检测系统，其特征在于，所述采样器和计数器集成在一起。

5.如权利要求1所述的通道冲突检测系统，其特征在于，所述逻辑单元为或非门。

6.如权利要求4所述的通道冲突检测系统，其特征在于，当所述输入信号不在所述通道冲突区域时，所述第一比较器和所述第二比较器输出不同的比较结果，当所述输入信号在所述通道冲突区域时，所述第一比较器和所述第二比较器输出相同的比较结果。

7.一种通道冲突检测方法，其特征在于，所述通道冲突检测方法包括：

将输入信号与第一阈值进行比较得到第一比较结果；

将所述输入信号与第二阈值进行比较得到第二比较结果，所述第一阈值和所述第二阈值为通道冲突区域的边界值；

对所述第一比较结果和所述第二比较结果进行逻辑运算得到逻辑运算结果；以及

对所述逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果确定是否发生通道冲突。

8.如权利要求7所述的通道冲突检测方法，其特征在于，所述采样的频率为所述输入信号的频率的2^N倍，其中N为自然数并且N≥2。

9.如权利要求7所述的通道冲突检测方法，其特征在于，所述逻辑运算为或非运算。

10.如权利要求9所述的通道冲突检测方法，其特征在于，当所述输入信号不在所述通道冲突区域时，所述第一比较结果和所述第二比较结果不同，当所述输入信号在所述通道冲突区域时，所述第一比较结果和所述第二比较结果相同。