CN105527896A - 十二通道隔离型测速板卡 - Google Patents

Abstract

十二通道隔离型测速板卡，该板卡采用XILINX？XC95144XL-PQ100？CPLD可编程逻辑器件，片选译码、逻辑运算全部编程在芯片内；来自计算机内部总线的地址线、数据线及控制线接入CPLD，地址线A4～9经译码选通板卡，每个脉冲经有源滤波、光电隔离去除毛刺等信号干扰，脉冲信号经CPLD的双窄脉冲闭锁电路，一旦闭锁由软件自复位，软件设定8253每个通道的计数或定时工作方式，实现相应的功能，每个通道都可以设置事件到中断，中断服务程序读取每个通道状态，响应相应中断，执行预设的动作，处理完成后回到断点继续运行。该板卡插在工业控制计算机内部ISA插槽上，运行在计算机上的软件初始化每个通道的工作方式，实现每个通道的定时或计数。

Description

十二通道隔离型测速板卡

技术领域：

本发明涉及一种十二通道隔离型测速板卡。

背景技术：

目前工控领域里使用的多通道隔离型计数板卡仅计数或定时作用,对外部输入信号也没有有源滤波,信号上叠加的毛刺容易误触发。本板卡对每个通道输入信号有源低通滤波并光电隔离，精确地测量每个输入方波信号的宽度。

发明内容：

本发明所要解决的技术问题在于克服现有技术的缺陷，提供实时检测每个通道方波信号的宽度,并实时申请中断的十二通道隔离型测速板卡。

本发明所要解决的技术问题采用以下技术方案来实现。

十二通道隔离型测速板卡，其特征在于：

该板卡采用XILINXXC95144XL-PQ100CPLD可编程逻辑器件，片选译码、逻辑运算全部编程在芯片内；来自计算机内部总线的地址线、数据线及控制线接入CPLD，地址线A4～9经译码选通板卡，每个脉冲经有源滤波、光电隔离去除毛刺等信号干扰，脉冲信号经CPLD的双窄脉冲闭锁电路，一旦闭锁由软件自复位，软件设定8253每个通道的计数或定时工作方式，实现相应的功能，每个通道都可以设置事件到中断，中断服务程序读取每个通道状态，响应相应中断，执行预设的动作，处理完成后回到断点继续运行；

8253有6种可供选择的工作方式，以完成定时、计数等多种功能：

方式0：计数结束则中断

工作方式0被称为计数结束中断方式，当任一通道被定义为工作方式0时，OUTi输出为低电平；若门控信号GATE为高电平，当CPU利用输出指令向该通道写入计数值使WR#有效时，OUT仍保持低电平，之后的下一时钟周期下降沿计数器开始减“1”计数，直到计数值为“0”，此刻OUT将输出由低电平向高电平跳变，可用它向CPU发出中断请求，OUT端输出的高电平一直维持到下次再写入计数值为止；

在工作方式0情况下，门控信号GATE用来控制减“1”计数操作是否进行。当GATE＝1时，允许减“1”计数；GATE＝0时，禁止减“1”计数；计数值将保持GATE有效时的数值不变，待GATE重新有效后，减“1”计数继续进行；

显然，利用工作方式0既可完成计数功能，也可完成定时功能，当用作计数器时，应将要求计数的次数预置到计数器中，将要求计数的事件以脉冲方式从CLK端输入，由它对计数器进行减“1”计数，直到计数值为0，此刻OUTi输出正跳变，表示计数次数到。当用作定时器时，应把根据要求定时的时间和CLKi的周期计算出定时系数，预置到计数器中，从CLK，输入的应是一定频率的时钟脉冲，由它对计数器进行减“1”计数，定时时间从写入计数值开始，到计数值计到“0”为止，这时OUTi输出正跳变，表示定时时间到；

其中任一通道工作在方式0情况下，计数器初值一次有效，经过一次计数或定时后如果需要继续完成计数或定时功能，必须重新写入计数器的初值。

方式1：单脉冲发生器

工作方式1被称作可编程单脉冲发生器。进入这种工作方式，CPU装入计数值n后OUT输出高电平，不管此时的GATE输入是高电平还是低电平，都不开始减“1”计数，必须等到GATE由低电平向高电平跳变形成一个上升沿后，计数过程才会开始，与此同时，OUT输出由高电平向低电平跳变，形成了输出单脉冲的前沿，待计数值计到“0”，OUT输出由低电平向高电平跳变，形成输出单脉冲的后沿，因此，由方式l所能输出单脉冲的宽度为CLK周期的n倍；

如果在减“1”计数过程中，GATE由高电平跳变为低电乎，这并不影响计数过程，仍继续计数；但若重新遇到GATE的上升沿，则从初值开始重新计数，其效果会使输出的单脉冲加宽；

其中计数值也是一次有效，每输入一次计数值，只产生一个负极性单脉冲；

方式2：速率波发生器

工作方式2被称作速率波发生器，进入这种工作方式，OUT输出高电平，装入计数值n后如果GATE为高电平，则立即开始计数，OUT保持为高电平不变；待计数值减到“1”和“0”之间，OUT将输出宽度为一个CLK周期的负脉冲，计数值为“0”时，自动重新装入计数初值n，实现循环计数，OUT将输出一定频率的负脉冲序列，其脉冲宽度固定为一个CLK周期，重复周期为CLK周期的n倍；

如果在减“1”计数过程中，GATE变为无效(输入0电平)，则暂停减“1”计数，待GATE恢复有效后，从初值n开始重新计数；这样会改变输出脉冲的速率；

如果在操作过程中要求改变输出脉冲的速率，CPU可在任何时候，重新写人新的计数值，它不会影响正在进行的减“1”计数过程，而是从下一个计数操作用期开始按新的计数值改变输出脉冲的速率；

方式3：方波发生器

工作方式3被称作方波发生器。任一通道工作在方式3，只在计数值n为偶数，则可输出重复周期为n、占空比为1：1的方波；

进入工作方式3，OUT输出低电平，装入计数值后，OUT立即跳变为高电平。如果当GATE为高电平，则立即开始减“1”计数，OUT保持为高电平，若n为偶数，则当计数值减到n/2时，OUT跳变为低电平，一直保持到计数值为“0”，系统才自动重新置入计数值n，实现循环计数，这时OUT端输出的周期为n×CLKi周期，占空比为1:1的方波序列；若n为奇数，则OUTi端输出周期为n×CLK周期，占空比为((n+1)/2)/((n-1)/2)的近似方波序列；

如果在操作过程中，GATE变为无效，则暂停减“1”计数过程，直到GATE再次有效，重新从初值n开始减“l”计数；

如果要求改变输出方波的速率，则CPU可在任何时候重新装入新的计数初值n，并从下一个计数操作周期开始改变输出方波的速率；

方式4：软件触发方式计数

工作方式4被称作软件触发方式。进入工作方式4，OUT输出高电平，装入计数值n后，如果GATE为高电平，则立即开始减“1”计数，直到计数值减到“0”为止，OUT输出宽度为一个CLKi周期的负脉冲，由软件装入的计数值只有一次有效，如果要继续操作，必须重新置入计数初值n，如果在操作的过程中，GATE变为无效，则停止减“1”计数，到GATE再次有效时，重新从初值开始减“1”计数。

显然，利用这种工作方式可以完成定时功能，定时时间从装入计数值n开始，则OUT输出负脉冲(表示定时时间到)，其定时时间＝n×CLK周期，这种工作方式也可完成计数功能，它要求计数的事件以脉冲的方式从CLK输入，将计数次数作为计数初值装入后，由CLK端输入的计数脉冲进行减“1”计数，直到计数值为“0”，由OUTt端输出负脉冲(表示计数次数到)，当然也可利用OUT向CPU发出中断请求，因此工作方式4与工作方式0很相似，只是方式0在OUT端输出正阶跃信号、方式4在OUT端输出负脉冲信号。

方式5：硬件触发方式计数

工作方式5被称为硬件触发方式，进入工作方式5，OUT输出高电平，硬件触发信号由GATE端引入，因此，开始时GATE应输入为0，装入计数初值n后，减“1”计数并不工作，一定要等到硬件触发信号由GATE端引入一个正阶跃信号，减“1”计数才会开始，待计数值计到“0”，OUT将输出负脉冲，其宽度固定为一个CLK周期，表示定时时间到或计数次数到；

这种工作方式下，当计数值计到“0”后，系统将自动重新装入计数值n，但并不开始计数，一定要等到由GATE端引入的正跳沿，才会开始进行减“1”计数，因此这是一种完全由GATE端引入的触发信号控制下的计数或定时功能。如果由CLKi输入的是一定频率的时钟脉冲，那么可完成定时功能，定时时间从GATE上升沿开始，到OUT端输出负脉冲结束，如果从CLK端输入的是要求计数的事件，则可完成计数功能，计数过程从GATE上升沿开始，到OUT输出负脉冲结束，GATE可由外部电路或控制现场产生，故硬件触发方式由此而得名；

如果需要改变计数初值，CPU可在任何时候用输出指令装入新的计数初值m，它将不影响正在进行的操作过程，而是到下一个计数操作周期才会按新的计数值进行操作。

从上述各工作方式可看出，GATE作为各通道的门控信号，对于各种不同的工作方式，它所起的作用各不相同，在8253的应用中，必须正确使用GATE信号，才能保证各通道的正常操作。

本板卡控制部分的DC5V工作电源由计算机内部提供。来自计算机内部总线的数据、地址、控制线经总线插槽接入该板卡，地址线、控制线经U50U51SN74LS244M驱动输入,数据线经U7SN74LS245M双向缓冲器驱动输入输出。所有的片选译码、逻辑控制和算法由XILINXXC95144XL-PQG100-10CCPLD芯片内部软件控制，在外部时钟的作用下按时序分级控制，通过对8253芯片工作方式的设定，可以实现每个通道的计数、定时、方波输出等；

每个通道的方波信号经有源低通滤波、TLP521-4光电隔离等抗干扰处理后输出；

每个通道的方波信号经U8U974LS244M三态缓冲器整形，使方波的上升沿和下降沿更陡，整形后的方波信号进入U115～28脚，方波信号经U1内部的双窄脉冲闭锁逻辑，一旦闭锁由软件自复位。软件设定U2～U68253每个通道的工作方式；

方波信号作为U2～U68253每个通道的门控信号，在方波信号的上升沿开始计数，下降沿停止计数，并暂存当前的计数值，同时申请中断，CPU响应中断后，读取每个通道的当前状态，获取申请中断的相应通道，进入相应通道的中断处理程序，读取数据后，复位当前通道的工作状态到初始状态。

该板卡插在工业控制计算机内部ISA插槽上，运行在计算机上的软件初始化每个通道的工作方式，实现每个通道的定时或计数。

附图说明：

图1为本发明的原理示意图；

图2为通道的计数、定时、方波输出示意图；

图3为通道的方波信号抗干扰处理后输出示意图；

图4为8253每个通道的工作方式示意图。

具体实施方式：

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

如图1所示十二通道隔离型测速板卡，该板卡采用XILINXXC95144XL-PQ100CPLD可编程逻辑器件，片选译码、逻辑运算全部编程在芯片内；来自计算机内部总线的地址线、数据线及控制线接入CPLD，地址线A4～9经译码选通板卡，每个脉冲经有源滤波、光电隔离去除毛刺等信号干扰，脉冲信号经CPLD的双窄脉冲闭锁电路，一旦闭锁由软件自复位，软件设定8253每个通道的计数或定时工作方式，实现相应的功能，每个通道都可以设置事件到中断，中断服务程序读取每个通道状态，响应相应中断，执行预设的动作，处理完成后回到断点继续运行；

8253有6种可供选择的工作方式，以完成定时、计数等多种功能：

方式0：计数结束则中断

工作方式0被称为计数结束中断方式，当任一通道被定义为工作方式0时，OUTi输出为低电平；若门控信号GATE为高电平，当CPU利用输出指令向该通道写入计数值使WR#有效时，OUT仍保持低电平，之后的下一时钟周期下降沿计数器开始减“1”计数，直到计数值为“0”，此刻OUT将输出由低电平向高电平跳变，可用它向CPU发出中断请求，OUT端输出的高电平一直维持到下次再写入计数值为止；

在工作方式0情况下，门控信号GATE用来控制减“1”计数操作是否进行。当GATE＝1时，允许减“1”计数；GATE＝0时，禁止减“1”计数；计数值将保持GATE有效时的数值不变，待GATE重新有效后，减“1”计数继续进行；

显然，利用工作方式0既可完成计数功能，也可完成定时功能，当用作计数器时，应将要求计数的次数预置到计数器中，将要求计数的事件以脉冲方式从CLK端输入，由它对计数器进行减“1”计数，直到计数值为0，此刻OUTi输出正跳变，表示计数次数到。当用作定时器时，应把根据要求定时的时间和CLKi的周期计算出定时系数，预置到计数器中，从CLK，输入的应是一定频率的时钟脉冲，由它对计数器进行减“1”计数，定时时间从写入计数值开始，到计数值计到“0”为止，这时OUTi输出正跳变，表示定时时间到；

其中任一通道工作在方式0情况下，计数器初值一次有效，经过一次计数或定时后如果需要继续完成计数或定时功能，必须重新写入计数器的初值。

方式1：单脉冲发生器

工作方式1被称作可编程单脉冲发生器。进入这种工作方式，CPU装入计数值n后OUT输出高电平，不管此时的GATE输入是高电平还是低电平，都不开始减“1”计数，必须等到GATE由低电平向高电平跳变形成一个上升沿后，计数过程才会开始，与此同时，OUT输出由高电平向低电平跳变，形成了输出单脉冲的前沿，待计数值计到“0”，OUT输出由低电平向高电平跳变，形成输出单脉冲的后沿，因此，由方式l所能输出单脉冲的宽度为CLK周期的n倍；

如果在减“1”计数过程中，GATE由高电平跳变为低电乎，这并不影响计数过程，仍继续计数；但若重新遇到GATE的上升沿，则从初值开始重新计数，其效果会使输出的单脉冲加宽；

其中计数值也是一次有效，每输入一次计数值，只产生一个负极性单脉冲；

方式2：速率波发生器

工作方式2被称作速率波发生器，进入这种工作方式，OUT输出高电平，装入计数值n后如果GATE为高电平，则立即开始计数，OUT保持为高电平不变；待计数值减到“1”和“0”之间，OUT将输出宽度为一个CLK周期的负脉冲，计数值为“0”时，自动重新装入计数初值n，实现循环计数，OUT将输出一定频率的负脉冲序列，其脉冲宽度固定为一个CLK周期，重复周期为CLK周期的n倍；

如果在减“1”计数过程中，GATE变为无效(输入0电平)，则暂停减“1”计数，待GATE恢复有效后，从初值n开始重新计数；这样会改变输出脉冲的速率；

如果在操作过程中要求改变输出脉冲的速率，CPU可在任何时候，重新写人新的计数值，它不会影响正在进行的减“1”计数过程，而是从下一个计数操作用期开始按新的计数值改变输出脉冲的速率；

方式3：方波发生器

工作方式3被称作方波发生器。任一通道工作在方式3，只在计数值n为偶数，则可输出重复周期为n、占空比为1：1的方波；

进入工作方式3，OUT输出低电平，装入计数值后，OUT立即跳变为高电平。如果当GATE为高电平，则立即开始减“1”计数，OUT保持为高电平，若n为偶数，则当计数值减到n/2时，OUT跳变为低电平，一直保持到计数值为“0”，系统才自动重新置入计数值n，实现循环计数，这时OUT端输出的周期为n×CLKi周期，占空比为1:1的方波序列；若n为奇数，则OUTi端输出周期为n×CLK周期，占空比为((n+1)/2)/((n-1)/2)的近似方波序列；

如果在操作过程中，GATE变为无效，则暂停减“1”计数过程，直到GATE再次有效，重新从初值n开始减“l”计数；

如果要求改变输出方波的速率，则CPU可在任何时候重新装入新的计数初值n，并从下一个计数操作周期开始改变输出方波的速率；

方式4：软件触发方式计数

工作方式4被称作软件触发方式。进入工作方式4，OUT输出高电平，装入计数值n后，如果GATE为高电平，则立即开始减“1”计数，直到计数值减到“0”为止，OUT输出宽度为一个CLKi周期的负脉冲，由软件装入的计数值只有一次有效，如果要继续操作，必须重新置入计数初值n，如果在操作的过程中，GATE变为无效，则停止减“1”计数，到GATE再次有效时，重新从初值开始减“1”计数。

显然，利用这种工作方式可以完成定时功能，定时时间从装入计数值n开始，则OUT输出负脉冲(表示定时时间到)，其定时时间＝n×CLK周期，这种工作方式也可完成计数功能，它要求计数的事件以脉冲的方式从CLK输入，将计数次数作为计数初值装入后，由CLK端输入的计数脉冲进行减“1”计数，直到计数值为“0”，由OUTt端输出负脉冲(表示计数次数到)，当然也可利用OUT向CPU发出中断请求，因此工作方式4与工作方式0很相似，只是方式0在OUT端输出正阶跃信号、方式4在OUT端输出负脉冲信号。

方式5：硬件触发方式计数

工作方式5被称为硬件触发方式，进入工作方式5，OUT输出高电平，硬件触发信号由GATE端引入，因此，开始时GATE应输入为0，装入计数初值n后，减“1”计数并不工作，一定要等到硬件触发信号由GATE端引入一个正阶跃信号，减“1”计数才会开始，待计数值计到“0”，OUT将输出负脉冲，其宽度固定为一个CLK周期，表示定时时间到或计数次数到；

这种工作方式下，当计数值计到“0”后，系统将自动重新装入计数值n，但并不开始计数，一定要等到由GATE端引入的正跳沿，才会开始进行减“1”计数，因此这是一种完全由GATE端引入的触发信号控制下的计数或定时功能。如果由CLKi输入的是一定频率的时钟脉冲，那么可完成定时功能，定时时间从GATE上升沿开始，到OUT端输出负脉冲结束，如果从CLK端输入的是要求计数的事件，则可完成计数功能，计数过程从GATE上升沿开始，到OUT输出负脉冲结束，GATE可由外部电路或控制现场产生，故硬件触发方式由此而得名；

如果需要改变计数初值，CPU可在任何时候用输出指令装入新的计数初值m，它将不影响正在进行的操作过程，而是到下一个计数操作周期才会按新的计数值进行操作。

从上述各工作方式可看出，GATE作为各通道的门控信号，对于各种不同的工作方式，它所起的作用各不相同，在8253的应用中，必须正确使用GATE信号，才能保证各通道的正常操作。

本板卡控制部分的DC5V工作电源由计算机内部提供，来自计算机内部总线的数据、地址、控制线经总线插槽接入该板卡，地址线、控制线经U50U51SN74LS244M驱动输入,数据线经U7SN74LS245M双向缓冲器驱动输入输出。所有的片选译码、逻辑控制和算法由XILINXXC95144XL-PQG100-10CCPLD芯片内部软件控制，在外部时钟的作用下按时序分级控制，通过对8253芯片工作方式的设定，可以实现每个通道的计数、定时、方波输出，如图2；

每个通道的方波信号经有源低通滤波、TLP521-4光电隔离等抗干扰处理后输出，如图3；

每个通道的方波信号经U8U974LS244M三态缓冲器整形，使方波的上升沿和下降沿更陡，整形后的方波信号进入U115～28脚，方波信号经U1内部的双窄脉冲闭锁逻辑，一旦闭锁由软件自复位。软件设定U2～U68253每个通道的工作方式，如图4；

方波信号作为U2～U68253每个通道的门控信号，在方波信号的上升沿开始计数，下降沿停止计数，并暂存当前的计数值，同时申请中断，CPU响应中断后，读取每个通道的当前状态，获取申请中断的相应通道，进入相应通道的中断处理程序，读取数据后，复位当前通道的工作状态到初始状态。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.十二通道隔离型测速板卡，其特征在于：

该板卡采用XILINXXC95144XL-PQ100CPLD可编程逻辑器件，片选译码、逻辑运算全部编程在芯片内；来自计算机内部总线的地址线、数据线及控制线接入CPLD，地址线A4～9经译码选通板卡，每个脉冲经有源滤波、光电隔离去除毛刺等信号干扰，脉冲信号经CPLD的双窄脉冲闭锁电路，一旦闭锁由软件自复位，软件设定8253每个通道的计数或定时工作方式，实现相应的功能，每个通道都可以设置事件到中断，中断服务程序读取每个通道状态，响应相应中断，执行预设的动作，处理完成后回到断点继续运行。

2.根据权利要求1中所述的十二通道隔离型测速板卡，其特征在于：所述的8253有6种可供选择的工作方式，以完成定时、计数等多种功能：

方式0：计数结束则中断

工作方式0被称为计数结束中断方式，当任一通道被定义为工作方式0时，OUTi输出为低电平；若门控信号GATE为高电平，当CPU利用输出指令向该通道写入计数值使WR#有效时，OUT仍保持低电平，之后的下一时钟周期下降沿计数器开始减“1”计数，直到计数值为“0”，此刻OUT将输出由低电平向高电平跳变，可用它向CPU发出中断请求，OUT端输出的高电平一直维持到下次再写入计数值为止；

在工作方式0情况下，门控信号GATE用来控制减“1”计数操作是否进行。当GATE＝1时，允许减“1”计数；GATE＝0时，禁止减“1”计数；计数值将保持GATE有效时的数值不变，待GATE重新有效后，减“1”计数继续进行；

显然，利用工作方式0既可完成计数功能，也可完成定时功能，当用作计数器时，应将要求计数的次数预置到计数器中，将要求计数的事件以脉冲方式从CLK端输入，由它对计数器进行减“1”计数，直到计数值为0，此刻OUTi输出正跳变，表示计数次数到。当用作定时器时，应把根据要求定时的时间和CLKi的周期计算出定时系数，预置到计数器中，从CLK，输入的应是一定频率的时钟脉冲，由它对计数器进行减“1”计数，定时时间从写入计数值开始，到计数值计到“0”为止，这时OUTi输出正跳变，表示定时时间到；

其中任一通道工作在方式0情况下，计数器初值一次有效，经过一次计数或定时后如果需要继续完成计数或定时功能，必须重新写入计数器的初值。

方式1：单脉冲发生器

工作方式1被称作可编程单脉冲发生器。进入这种工作方式，CPU装入计数值n后OUT输出高电平，不管此时的GATE输入是高电平还是低电平，都不开始减“1”计数，必须等到GATE由低电平向高电平跳变形成一个上升沿后，计数过程才会开始，与此同时，OUT输出由高电平向低电平跳变，形成了输出单脉冲的前沿，待计数值计到“0”，OUT输出由低电平向高电平跳变，形成输出单脉冲的后沿，因此，由方式l所能输出单脉冲的宽度为CLK周期的n倍；

如果在减“1”计数过程中，GATE由高电平跳变为低电乎，这并不影响计数过程，仍继续计数；但若重新遇到GATE的上升沿，则从初值开始重新计数，其效果会使输出的单脉冲加宽，如教材图9-22(b)中的第2个单脉冲；

其中计数值也是一次有效，每输入一次计数值，只产生一个负极性单脉冲；

方式2：速率波发生器

工作方式2被称作速率波发生器，进入这种工作方式，OUT输出高电平，装入计数值n后如果GATE为高电平，则立即开始计数，OUT保持为高电平不变；待计数值减到“1”和“0”之间，OUT将输出宽度为一个CLK周期的负脉冲，计数值为“0”时，自动重新装入计数初值n，实现循环计数，OUT将输出一定频率的负脉冲序列，其脉冲宽度固定为一个CLK周期，重复周期为CLK周期的n倍；

如果在减“1”计数过程中，GATE变为无效(输入0电平)，则暂停减“1”计数，待GATE恢复有效后，从初值n开始重新计数；这样会改变输出脉冲的速率；

如果在操作过程中要求改变输出脉冲的速率，CPU可在任何时候，重新写人新的计数值，它不会影响正在进行的减“1”计数过程，而是从下一个计数操作用期开始按新的计数值改变输出脉冲的速率；

方式3：方波发生器

工作方式3被称作方波发生器。任一通道工作在方式3，只在计数值n为偶数，则可输出重复周期为n、占空比为1：1的方波；

进入工作方式3，OUT输出低电平，装入计数值后，OUT立即跳变为高电平。如果当GATE为高电平，则立即开始减“1”计数，OUT保持为高电平，若n为偶数，则当计数值减到n/2时，OUT跳变为低电平，一直保持到计数值为“0”，系统才自动重新置入计数值n，实现循环计数，这时OUT端输出的周期为n×CLKi周期，占空比为1:1的方波序列；若n为奇数，则OUTi端输出周期为n×CLK周期，占空比为((n+1)/2)/((n-1)/2)的近似方波序列；

如果在操作过程中，GATE变为无效，则暂停减“1”计数过程，直到GATE再次有效，重新从初值n开始减“l”计数；

如果要求改变输出方波的速率，则CPU可在任何时候重新装入新的计数初值n，并从下一个计数操作周期开始改变输出方波的速率；

方式4：软件触发方式计数

工作方式4被称作软件触发方式。进入工作方式4，OUT输出高电平，装入计数值n后，如果GATE为高电平，则立即开始减“1”计数，直到计数值减到“0”为止，OUT输出宽度为一个CLKi周期的负脉冲，由软件装入的计数值只有一次有效，如果要继续操作，必须重新置入计数初值n，如果在操作的过程中，GATE变为无效，则停止减“1”计数，到GATE再次有效时，重新从初值开始减“1”计数。

显然，利用这种工作方式可以完成定时功能，定时时间从装入计数值n开始，则OUT输出负脉冲(表示定时时间到)，其定时时间＝n×CLK周期，这种工作方式也可完成计数功能，它要求计数的事件以脉冲的方式从CLK输入，将计数次数作为计数初值装入后，由CLK端输入的计数脉冲进行减“1”计数，直到计数值为“0”，由OUTt端输出负脉冲(表示计数次数到)，当然也可利用OUT向CPU发出中断请求，因此工作方式4与工作方式0很相似，只是方式0在OUT端输出正阶跃信号、方式4在OUT端输出负脉冲信号。

方式5：硬件触发方式计数

工作方式5被称为硬件触发方式，进入工作方式5，OUT输出高电平，硬件触发信号由GATE端引入，因此，开始时GATE应输入为0，装入计数初值n后，减“1”计数并不工作，一定要等到硬件触发信号由GATE端引入一个正阶跃信号，减“1”计数才会开始，待计数值计到“0”，OUT将输出负脉冲，其宽度固定为一个CLK周期，表示定时时间到或计数次数到；

这种工作方式下，当计数值计到“0”后，系统将自动重新装入计数值n，但并不开始计数，一定要等到由GATE端引入的正跳沿，才会开始进行减“1”计数，因此这是一种完全由GATE端引入的触发信号控制下的计数或定时功能。如果由CLKi输入的是一定频率的时钟脉冲，那么可完成定时功能，定时时间从GATE上升沿开始，到OUT端输出负脉冲结束，如果从CLK端输入的是要求计数的事件，则可完成计数功能，计数过程从GATE上升沿开始，到OUT输出负脉冲结束，GATE可由外部电路或控制现场产生，故硬件触发方式由此而得名；

如果需要改变计数初值，CPU可在任何时候用输出指令装入新的计数初值m，它将不影响正在进行的操作过程，而是到下一个计数操作周期才会按新的计数值进行操作。

3.根据权利要求1中所述的十二通道隔离型测速板卡，其特征在于：具体电路：

本板卡控制部分的DC5V工作电源由计算机内部提供，来自计算机内部总线的数据、地址、控制线经总线插槽接入该板卡，地址线、控制线经U50U51SN74LS244M驱动输入,数据线经U7SN74LS245M双向缓冲器驱动输入输出。所有的片选译码、逻辑控制和算法由XILINXXC95144XL-PQG100-10CCPLD芯片内部软件控制，在外部时钟的作用下按时序分级控制，通过对8253芯片工作方式的设定，可以实现每个通道的计数、定时、方波输出；

每个通道的方波信号经有源低通滤波、TLP521-4光电隔离等抗干扰处理后输出；

每个通道的方波信号经U8U974LS244M三态缓冲器整形，使方波的上升沿和下降沿更陡，整形后的方波信号进入U115～28脚，方波信号经U1内部的双窄脉冲闭锁逻辑，一旦闭锁由软件自复位，软件设定U2～U68253每个通道的工作方式；

方波信号作为U2～U68253每个通道的门控信号，在方波信号的上升沿开始计数，下降沿停止计数，并暂存当前的计数值，同时申请中断，CPU响应中断后，读取每个通道的当前状态，获取申请中断的相应通道，进入相应通道的中断处理程序，读取数据后，复位当前通道的工作状态到初始状态。