CN102183897B - 一种基于soc的脉冲插值电路 - Google Patents

一种基于soc的脉冲插值电路 Download PDF

Info

Publication number
CN102183897B
CN102183897B CN201110001359A CN201110001359A CN102183897B CN 102183897 B CN102183897 B CN 102183897B CN 201110001359 A CN201110001359 A CN 201110001359A CN 201110001359 A CN201110001359 A CN 201110001359A CN 102183897 B CN102183897 B CN 102183897B
Authority
CN
China
Prior art keywords
processor
timer
pulse
soc
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110001359A
Other languages
English (en)
Other versions
CN102183897A (zh
Inventor
王伟
杨征兵
孙晶露
沈昱明
王洪来
张博
赵明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN201110001359A priority Critical patent/CN102183897B/zh
Publication of CN102183897A publication Critical patent/CN102183897A/zh
Application granted granted Critical
Publication of CN102183897B publication Critical patent/CN102183897B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种基于SOC的脉冲插值电路，包括处理器、SRAM内存、门控信号、输入脉冲，所述处理器中逻辑控制连接门控信号、输入脉冲，所述处理器中三态桥连接SRAM内存。本发明电路严格按照BSISO7278-3:1998标准，利用FPGA的强大逻辑功能和内嵌的NIOSII处理器的运算性共同实现插值技术，而且大大降低了成本，缩短了开发周期，提高了系统的稳定和可靠性。从而使脉冲插值技术具有更宽更广的应用领域。

Description

一种基于SOC的脉冲插值电路
技术领域
本发明涉及一种测量技术，特别涉及一种基于SOC的脉冲插值电路。
背景技术
脉冲插值技术，主要应用于流量标定过程中，不仅减小了标定设备的体积，同时缩短了标定周期，从而大大提高了标定效率，具有广泛的应用前景。通常，脉冲插值技术的实现包括两大部分，其一是数据产生部分，即标定数据；其二是数据运算部分，即插值算法。以往脉冲插值技术的实现大都是分离电路实现的，例如数字IC、单片机或者CPLD的组合，在实现成本，电路接口，稳定可靠等诸多方面存在问题。
发明内容
本发明是针对现在脉冲插值技术存在的问题，提出了一种基于SOC的脉冲插值电路，利用FPGA的强大逻辑功能和内嵌的NIOS II处理器的运算性共同实现插值技术，而且大大降低了成本，缩短了开发周期，提高了系统的稳定和可靠性。
本发明的技术方案为：一种于SOC的脉冲插值电路，包括处理器、SRAM内存、门控信号、输入脉冲，处理器包括NIOS II处理器、逻辑控制、第一计时器、第二计时器、计数器、Avalon总线、串口、内部定时器、片上存储、并行口、三态桥，NIOS II处理器的一端连接第一计时器、第二计时器、计数器，另一端连接Avalon总线；所述第一计时器、第二计时器和计数器连接逻辑控制；所述Avalon总线连接串口、内部定时器、片上存储、并行口、三态桥；所述处理器中逻辑控制连接门控信号、输入脉冲，所述处理器中三态桥连接SRAM内存。
本发明的有益效果在于：本发明基于SOC的脉冲插值电路，克服了原有的脉冲插值技术的实现方式复杂、成本高、系统不稳定，高功耗的缺陷，实现简单、成本更低、功耗更小、性能更可靠，缩短了开发周期，提高了系统的稳定和可靠性，从而使脉冲插值技术具有更宽更广的应用领域。
附图说明
图1为本发明基于SOC的脉冲插值电路结构框图。
具体实施方式
如图1所示基于SOC的脉冲插值电路结构框图，处理器包括NIOS II处理器1、逻辑控制2、第一计时器3、第二计时器4、计数器5、Avalon总线6、串口7、内部定时器8、片上存储9、并行口10、三态桥11，NIOS II处理器1的一端连接第一计时器3、第二计时器4、计数器5，另一端连接Avalon总线6；所述第一计时器3、第二计时器4和计数器5连接逻辑控制2；所述Avalon总线6连接串口7、内部定时器8、片上存储9、并行口10、三态桥11；所述处理器中逻辑控制2连接门控信号13、输入脉冲14，所述处理器中三态桥11连接SRAM内存12。
 本发明以基于FPGA的SOC技术为核心，在芯片周围依次连接了门控信号13、输入脉冲14和SRAM内存12。其中门控信号是标定过程（以在流量标定中的应用为例）的起止控制信号，有两种表现形式：电平式、脉冲式，其中电平式是指：当门控信号处于高电平式标定进行，低电平时停止，脉冲式是指：门控信号的第一个脉冲到来时标定开始，第二个脉冲到来时结束。输入脉冲是待插值的脉冲（在流量标定中指待校流量计的输出脉冲）。SRAM内存供FPGA内部NIOS II处理器运行使用。
本发明电路只用一片FPGA芯片，大大降低了成本；只用一个芯片，不存在接口、内部干扰等问题，系统可靠性得以大幅提升；一个芯片，并且设置休眠模式，功耗更低，更绿色环保；相比以往实现方式，开发周期缩短一半以上。

Claims (1)

1.一种基于SOC的脉冲插值电路，其特征在于，包括FPGA芯片处理器、SRAM内存（12）、门控信号（13）、输入脉冲（14），FPGA芯片处理器包括NIOS II处理器（1）、逻辑控制（2）、第一计时器（3）、第二计时器（4）、计数器（5）、Avalon总线（6）、串口（7）、内部定时器（8）、片上存储（9）、并行口（10）、三态桥（11），NIOS II处理器（1）的一端连接第一计时器（3）、第二计时器（4）、计数器（5），另一端连接Avalon总线（6）； 所述第一计时器（3）、第二计时器（4）和计数器（5）连接逻辑控制（2）；所述Avalon总线（6）连接串口（7）、内部定时器（8）、片上存储（9）、并行口（10）、三态桥（11）； 所述FPGA芯片处理器中逻辑控制（2）连接门控信号（13）、输入脉冲（14），所述FPGA芯片处理器中三态桥（11）连接SRAM内存（12）。
CN201110001359A 2011-01-06 2011-01-06 一种基于soc的脉冲插值电路 Expired - Fee Related CN102183897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110001359A CN102183897B (zh) 2011-01-06 2011-01-06 一种基于soc的脉冲插值电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110001359A CN102183897B (zh) 2011-01-06 2011-01-06 一种基于soc的脉冲插值电路

Publications (2)

Publication Number Publication Date
CN102183897A CN102183897A (zh) 2011-09-14
CN102183897B true CN102183897B (zh) 2012-10-17

Family

ID=44570086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110001359A Expired - Fee Related CN102183897B (zh) 2011-01-06 2011-01-06 一种基于soc的脉冲插值电路

Country Status (1)

Country Link
CN (1) CN102183897B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714024A (zh) * 2013-12-18 2014-04-09 国核自仪系统工程有限公司 一种基于SoC FPGA的多串口并行处理架构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419114A (zh) * 2002-12-26 2003-05-21 天津师范大学 直接数字化的压力变送器及其测量方法
CN101776471A (zh) * 2010-02-04 2010-07-14 西北工业大学 一种脉冲爆震发动机间歇式气态介质流量测量方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419114A (zh) * 2002-12-26 2003-05-21 天津师范大学 直接数字化的压力变送器及其测量方法
CN101776471A (zh) * 2010-02-04 2010-07-14 西北工业大学 一种脉冲爆震发动机间歇式气态介质流量测量方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
赵浩等.一种基于高频脉冲插值的角加速度测量系统.《成组技术与生产现代化》.2010,第27卷(第4期),45-49. *
郑永军等.在线补偿天然气流量计算仪.《仪表技术与传感器》.2009,(第12期),38-40. *

Also Published As

Publication number Publication date
CN102183897A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
CN103631360B (zh) 一种支持睡眠模式的芯片及方法
WO2009135226A3 (en) Clock gating system and method
CN203909710U (zh) 一种适用于SoC芯片的多功能低电平复位电路
US11016525B1 (en) Clock control circuit and clock control method
CN102571050B (zh) 一种用于多时钟域的复位电路
CN101515796A (zh) 一种数字信号噪声滤除装置
US9652430B2 (en) Configurable serial and pulse width modulation interface
CN204537702U (zh) 低功耗存储器接口电路
CN106484581A (zh) 空间辐射环境下可编程soc器件单粒子翻转检测系统及方法
CN104714907B (zh) 一种pci总线转换为isa和apb总线设计方法
CN107911104A (zh) 时钟门控电路
Singh et al. Design and implementation of high performance AHB reconfigurable arbiter for onchip bus architecture
CN102111147B (zh) 一种异步计数器电路及其实现方法
CN103477561A (zh) 可配置逻辑单元
CN101651673A (zh) 一种片上可编程系统连接到以太网的方法
CN104793723A (zh) 一种基于电平检测的低功耗控制电路
US9531351B1 (en) Configurable latch circuit
CN102183897B (zh) 一种基于soc的脉冲插值电路
CN104424142B (zh) 一种多核处理器系统中访问共享资源的方法与装置
CN101825939B (zh) 一种数字系统及其上电复位电路
CN103605626B (zh) 一种单线串行总线协议及转换电路
CN102957426B (zh) 一种可程控旋转编码器的自适应电路
CN102611431B (zh) 带组合逻辑通路的寄存器
CN204926076U (zh) 一种适用于flash mcu的io接口模块
CN206096990U (zh) 单火线取电芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121017

Termination date: 20160106