CN102611431B - 带组合逻辑通路的寄存器 - Google Patents
带组合逻辑通路的寄存器 Download PDFInfo
- Publication number
- CN102611431B CN102611431B CN201210059121.4A CN201210059121A CN102611431B CN 102611431 B CN102611431 B CN 102611431B CN 201210059121 A CN201210059121 A CN 201210059121A CN 102611431 B CN102611431 B CN 102611431B
- Authority
- CN
- China
- Prior art keywords
- door
- latch
- clock
- output
- external data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明涉及带组合逻辑通路的寄存器，包括寄存器、多路选择器、第一锁存器、第二锁存器、传输门、第一与门、第二与门、非门。通过上述数字电路器件形成一个同时具备时序和组合逻辑功能的单元，将增加设计的灵活性，使得电路在流片完成以后，仍然可以通过硬件或者软件的方式配置。根据不同时钟频率和应用要求，调整该结构为时序逻辑或者组合逻辑，可以重新定义数据通路的结构和长度、流水线的结构等等。
Description
技术领域
本发明涉及集成电路领域，尤其涉及带组合逻辑通路的寄存器。
背景技术
在目前的专用数字集成电路设计中，电路的实现是使用一系列的标准逻辑单元。这些单元根据功能通常可以分为组合逻辑单元和时序逻辑单元。
时序逻辑的状态与之前时刻的输入有关，组合逻辑则无关。时序逻辑中最常见的单元就是寄存器，或者叫D-触发器。在时钟上升沿的作用下，寄存器的数据从输入传输到输出，上升沿消失时，输出的数据被保持。组合逻辑则没有时钟信号，输出根据输入的变化随时响应。这两种逻辑的单元，通常是区别开的。两种逻辑单元相互组合，实现大规模的同步时序电路。
发明内容
根据上述理论，本发明提供一种可配置的带组合逻辑通路的寄存器
为达到上述目的，本发明采用的技术方案是：带组合逻辑通路的寄存器，其特征在于：包括寄存器、多路选择器、第一锁存器、第二锁存器、传输门、第一与门、第二与门、非门；
多路选择器的输入端分别连接第二锁存器输出端、外部使能信号端口、外部数据信号端口；
第一锁存器的输出端通过传输门与第二锁存器连接，第一锁存器的输入端连接第二与门的输出端；所述第二与门的两个输入端分别连接外部使能信号端口、外部数据信号端口;
第一与门的两个输入端分别连接外部使能信号端口、时钟信号端口；第一与门的输出端与非门输入端连接；非门的输入端与输出端分别与传输门连接。
本发明的技术优势在于：组合逻辑和时序逻辑结合在一个单元中，使得在前馈使能信号FWD为1时，通过组合逻辑路径直接输出，时序部分成为一个锁存器失去作用，器件在逻辑上等效为一个缓冲器；在FWD为0时，通过时序逻辑路径，器件成为一个寄存器。
一个同时具备时序和组合逻辑功能的单元，将增加设计的灵活性，使得电路在流片完成以后，仍然可以通过硬件或者软件的方式配置。根据不同时钟频率和应用要求，调整该结构为时序逻辑或者组合逻辑，可以重新定义数据通路的结构和长度、流水线的结构等等。
下面结合附图和具体实施方式对本发明做进一步说明。
附图说明
图1 为本实施例模块示意图。
具体实施方式
参考图1，带组合逻辑通路的寄存器，时钟信号CK通过与FWD的第一与门A1后产生反相时钟nclk，在经过非门形成非反相时钟clk，用于电路的主要部分。
在电路的主要部分，外部数据信号I分成两路，一路接第二与门A2；另一路接到多路选择器（MUX）。第二与门的输出端接到第一锁存器latch1，然后接到传输门T和第二锁存器latch2。在传输门的输出端引出信号也接到MUX。
当FWD为0时，时钟有效并输出nclk和clk，外部数据信号I通过第二与门A2，MUX选通传输门T的连接。在时钟的低电平，第一锁存器latch1透明，信号进入传输门T的输入；而第二锁存器latch2锁存，第二锁存器latch2输出端Z的值为上一次翻转时保存在latch2中的值。在时钟的高电平，第一锁存器latch1锁存，而第二锁存器latch2透明，时钟低电平时输入的数据通过传输门T，穿过l第二锁存器latch2和MUX。从而Z端的值在时钟的上升沿更新，Z端为带组合逻辑通路的寄存器的输出端。
当FWD为1时，第一与门A1，第二与门A2不被选通，MUX选通输入I。从而单元的逻辑功能表现为一个缓冲器，表现为组合逻辑，表达式为Z=I。
FWD连接到第一与门A1和第二与门A2，作用是在FWD为1时，锁存器和时钟不翻转，从而避免额外的功耗。
外部数据信号对应设置外部数据信号端口，外部使能信号对应设置外部使能信号端口，时钟信号外部对应设置时钟信号端口。
Claims (1)
1.带组合逻辑通路的寄存器，其特征在于：包括多路选择器、第一锁存器latch1、第二锁存器latch2、传输门T、第一与门A1、第二与门A2、非门；
多路选择器的输入端分别连接第二锁存器latch2输出端、外部使能信号端口、外部数据信号端口；
第一锁存器latch1的输出端通过传输门T与第二锁存器latch2连接，第一锁存器latch1的输入端连接第二与门A2的输出端；所述第二与门A2的两个输入端分别连接外部使能信号端口、外部数据信号端口；
第一与门A1的两个输入端分别连接外部使能信号端口、时钟信号CK端口；第一与门A1的输出端与非门输入端连接；非门的输入端与输出端分别与传输门T连接；
时钟信号CK与使能信号FWD通过第一与门A1后产生的反相时钟nclk，再经过非门形成非反相时钟clk，用于电路的主要部分；
在电路的主要部分，外部数据信号I分成两路，一路接第二与门A2；另一路接到多路选择器；第二与门A2的输出端接到第一锁存器latch1，然后依次接到传输门T和第二锁存器latch2；在传输门T的输出端引出信号经由第二锁存器latch2接到多路选择器；
当使能信号FWD为0时，时钟有效并输出nclk和clk，外部数据信号I通过第二与门A2，多路选择器选通传输门T的连接；在时钟信号CK的低电平，第一锁存器latch1透明，外部数据信号I进入传输门T的输入；而第二锁存器latch2锁存，第二锁存器latch2输出端的值为上一次翻转时保存在latch2中的值；在时钟信号CK的高电平，第一锁存器latch1锁存，而第二锁存器latch2透明，时钟低电平时输入的外部数据信号I通过传输门T，穿过第二锁存器latch2和多路选择器；从而Z端的值在时钟的上升沿更新，Z端为带组合逻辑通路的寄存器的输出端；
当使能信号FWD为1时，第一与门A1，第二与门A2不被选通，多路选择器选通输入外部数据信号I；从而单元的逻辑功能表现为一个缓冲器，表现为组合逻辑，表达式为Z=I；
使能信号FWD连接到第一与门A1和第二与门A2，作用是在使能信号FWD为1时，锁存器和时钟不翻转，从而避免额外的功耗；
外部数据信号对应设置外部数据信号端口，外部使能信号对应设置外部使能信号端口，时钟信号CK外部对应设置时钟信号端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210059121.4A CN102611431B (zh) | 2012-03-08 | 2012-03-08 | 带组合逻辑通路的寄存器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210059121.4A CN102611431B (zh) | 2012-03-08 | 2012-03-08 | 带组合逻辑通路的寄存器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102611431A CN102611431A (zh) | 2012-07-25 |
| CN102611431B true CN102611431B (zh) | 2014-12-24 |
Family
ID=46528624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210059121.4A Active CN102611431B (zh) | 2012-03-08 | 2012-03-08 | 带组合逻辑通路的寄存器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102611431B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109446673B (zh) * | 2018-11-01 | 2023-04-18 | 京微齐力(北京)科技有限公司 | 一种通过部分映射时钟使能信号来改善布局完成率的方法 |
| CN109378024B (zh) * | 2018-11-21 | 2023-09-05 | 灿芯半导体(上海)股份有限公司 | 一种多模式的onfi接口写通道发送电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2171546A (en) * | 1985-02-27 | 1986-08-28 | Xilinx Inc | Configurable logic element |
| CN1113037A (zh) * | 1994-01-19 | 1995-12-06 | 松下电器产业株式会社 | 逻辑合成方法及半导体集成电路 |
| CN1624805A (zh) * | 2003-12-05 | 2005-06-08 | 印芬龙科技股份有限公司 | 安全地提供配置位的移位寄存器 |
| CN2930103Y (zh) * | 2006-07-19 | 2007-08-01 | 郑州宗雪微电子科技有限公司 | 一种新型cmos多功能集成电路 |
| CN101924540A (zh) * | 2009-06-12 | 2010-12-22 | 复旦大学 | 一种差分时域比较器电路 |
| CN202513906U (zh) * | 2012-03-08 | 2012-10-31 | 无锡华大国奇科技有限公司 | 带组合逻辑通路的寄存器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646547A (en) * | 1994-04-28 | 1997-07-08 | Xilinx, Inc. | Logic cell which can be configured as a latch without static one's problem |
| US7489162B1 (en) * | 2005-12-01 | 2009-02-10 | Tabula, Inc. | Users registers in a reconfigurable IC |
-
2012
- 2012-03-08 CN CN201210059121.4A patent/CN102611431B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2171546A (en) * | 1985-02-27 | 1986-08-28 | Xilinx Inc | Configurable logic element |
| CN1113037A (zh) * | 1994-01-19 | 1995-12-06 | 松下电器产业株式会社 | 逻辑合成方法及半导体集成电路 |
| CN1624805A (zh) * | 2003-12-05 | 2005-06-08 | 印芬龙科技股份有限公司 | 安全地提供配置位的移位寄存器 |
| CN2930103Y (zh) * | 2006-07-19 | 2007-08-01 | 郑州宗雪微电子科技有限公司 | 一种新型cmos多功能集成电路 |
| CN101924540A (zh) * | 2009-06-12 | 2010-12-22 | 复旦大学 | 一种差分时域比较器电路 |
| CN202513906U (zh) * | 2012-03-08 | 2012-10-31 | 无锡华大国奇科技有限公司 | 带组合逻辑通路的寄存器 |
Non-Patent Citations (2)
| Title |
|---|
| US 5,646,547 A,1997.07.08,全文. * |
| US 7,489,162 B1,2009.02.10,全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102611431A (zh) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9753486B2 (en) | Clock gating with an asynchronous wrapper cell | |
| US8860468B1 (en) | Clock multiplexer | |
| US9331680B2 (en) | Low power clock gated flip-flops | |
| CN104104377B (zh) | 时钟门控电路 | |
| CN102857198B (zh) | 用于双边沿触发器的时钟门控电路 | |
| US10009027B2 (en) | Three state latch | |
| US9130549B2 (en) | Multiplexer flop | |
| US9317639B1 (en) | System for reducing power consumption of integrated circuit | |
| KR101924439B1 (ko) | 설정가능한 논리 셀들 | |
| EP3062188A1 (en) | Multi-supply sequential logic unit | |
| CN102611431B (zh) | 带组合逻辑通路的寄存器 | |
| US8384437B2 (en) | Method and apparatus for gating a clock signal | |
| CN104184456B (zh) | 用于io接口的低频多相位差分时钟树型高速低功耗串行器 | |
| CN104348449A (zh) | 具有零延迟的旁路多路复用器的触发器 | |
| CN202513906U (zh) | 带组合逻辑通路的寄存器 | |
| CN102662894B (zh) | 总线从单元通用接口 | |
| CN103873031A (zh) | 非时钟触发寄存器 | |
| US20140167828A1 (en) | Small area low power data retention flop | |
| CN204926076U (zh) | 一种适用于flash mcu的io接口模块 | |
| CN108628793A (zh) | Spi通信电路及方法 | |
| US9172379B1 (en) | Efficient controllers and implementations for elastic buffers | |
| US9698784B1 (en) | Level-sensitive two-phase single-wire latch controllers without contention | |
| CN102183897B (zh) | 一种基于soc的脉冲插值电路 | |
| CN205212804U (zh) | 一种复用两数据输入主从型d触发器 | |
| CN103280230B (zh) | 时钟同步模块及多芯片系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |