CN102749575B

CN102749575B - 电子熔丝状态读取装置

Info

Publication number: CN102749575B
Application number: CN201110096908.3A
Authority: CN
Inventors: 潘少辉; 胡胜发
Original assignee: Anyka Guangzhou Microelectronics Technology Co Ltd
Current assignee: Guangzhou Ankai Microelectronics Co.,Ltd.
Priority date: 2011-04-18
Filing date: 2011-04-18
Publication date: 2015-10-07
Anticipated expiration: 2031-04-18
Also published as: CN102749575A

Abstract

本发明公开了一种电子熔丝状态读取装置，该装置包括：电子熔丝读取电流控制模块，用于提供电流；电流镜，用于将所述电子熔丝读取电流控制模块提供的电流镜像到所述电子熔丝所在支路；逻辑判断模块，用于将所述电子熔丝在熔断前后电阻的变化转化为数字逻辑电平；状态锁存处理模块，用于缓存所述逻辑判断模块输出的数字逻辑电平，以使用户根据所述数字逻辑电平确定所述电子熔丝的状态。利用本发明，可以保证熔丝熔断后的状态在较大范围内能被正确地以逻辑电平读出，而且该装置实现简单、集成度高。

Description

电子熔丝状态读取装置

技术领域

本发明涉及Efuse(电子熔丝)技术领域，特别涉及一种电子熔丝状态读取装置。

背景技术

Efuse技术作为集成电路中最重要的电路修正或者调节手段，有着广泛的应用价值。常见的Efuse状态读取电路如图1所示，其中，Efuse读取电流控制模块101提供电流，通过电流镜102镜像到Efuse支路。电流镜结构能够实现电流的精确复制，如图1所示，当NMOS管M0导通电流为I0时，则NMOS管M1的导通电流I1由以下公式决定：

I₁＝I₀*(W1/L1)/(W0/L0) (1)

其中，(W1/L1)/(W0/L0)为电流镜102的镜像比率，W1和L1分别是NMOS管M1的沟道宽度和长度，W0和L0分别是NMOS管M0的沟道宽度和长度。

在Efuse熔丝103没有熔断时，由于其本身的电阻很小，可认为短路，Efuse支路的Efuse状态为高电平；而一旦熔丝103熔断后，其电阻非常大，可认为开路，Efuse支路的Efuse状态为低电平。在图1中，通过状态锁存处理模块104即可获取Efuse状态。

然而，实际的熔丝熔断技术取决于电迁移过程和工艺参数，很难做到理想，即熔断后其电阻虽然增大较多，但很难被视为开路。所述电迁移过程是指在半导体工艺中，金属或金属化的导体，在电应力和热作用下，其原子发生迁移，导致一些地方导通电阻变大甚至完全开路的物理现象。为此，在现有技术中提供了另一种Efuse状态读取电路，以保证读取的Efuse状态的准确性，这种Efuse状态读取电路如图2所示。

与图1所示电路相比，图2所示Efuse状态读取电路中增加了参考单元201和比较器202。其中，参考单元201由串联的电阻R和NMOS管M2组成，电阻R的阻值大于熔丝103本身的电阻并且小于熔丝103熔断后的电阻。这样通过该比较器202就能保证获取的Efuse状态始终正确，不受熔丝熔断技术本身干扰。

由图2可以看出，这种Efuse状态读取电路不仅实现复杂，而且会增加电路面积，集成度受到一定限制。

发明内容

本发明实施例提供一种电子熔丝状态读取装置，以解决现有技术中Efuse状态读取电路实现复杂、集成度低的问题。

为此，本发明实施例提供如下技术方案：

一种电子熔丝状态读取装置，包括：

电子熔丝读取电流控制模块，用于提供电流；

电流镜，用于将所述电子熔丝读取电流控制模块提供的电流镜像到所述电子熔丝所在支路；

逻辑判断模块，用于将所述电子熔丝在熔断前后电阻的变化转化为数字逻辑电平；

状态锁存处理模块，用于缓存所述逻辑判断模块输出的数字逻辑电平，以使用户根据所述数字逻辑电平确定所述电子熔丝的状态。

优选地，所述逻辑判断模块包括：串联连接的第一非门和第二非门。

可选地，所述电流镜为由两个NMOS管组成的电流镜，所述电子熔丝一端连接供电电源，另一端分别与所述电流镜的输出以及所述逻辑判断模块的输入相连；

所述第一非门在所述逻辑判断模块的输入电平下降到大于0V的第一预设值后，输出高电平。

优选地，所述第一预设值为第一非门的阈值电压。

优选地，所述第一非门为高阈值非门，其阈值电压大于0.5*VCC，并且小于VCC，其中，所述VCC为所述高阈值非门的电源电压。

可选地，所述电流镜为由两个PMOS管组成的电流镜，所述电子熔丝一端接地，另一端分别与所述电流镜的输出以及所述逻辑判断模块的输入相连；

所述第一非门在所述逻辑判断模块的输入电平上升到小于供电电源电压的第二预设值后，输出低电平。

优选地，所述第二预设值为第一非门的阈值电压。

优选地，所述第一非门为低阈值非门，其阈值电压大于0，并且小于0.5*VCC，其中，所述VCC为所述高阈值非门的电源电压。

本发明实施例提供的电子熔丝状态读取装置，通过对电子熔丝所在支路输出的电平在该电子熔丝熔断后的电平范围进行扩展，保证了熔丝熔断后的状态在较大范围内能被正确地以逻辑电平读出。而且该装置实现简单、集成度高。

附图说明

为了更清楚地说明本发明实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的一种Efuse状态读取电路示意图；

图2是现有技术中的另一种Efuse状态读取电路示意图；

图3是本发明实施例电子熔丝状态读取装置的结构示意图；

图4是本发明实施例电子熔丝状态读取装置的一种具体应用结构示意图；

图5是本发明实施例电子熔丝状态读取装置的另一种具体应用结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图3所示，是本发明实施例电子熔丝状态读取装置的结构示意图。

在该实施例中，所述电子熔丝状态读取装置包括：

电子熔丝读取电流控制模块301，用于提供电流；

电流镜302，用于将所述电子熔丝读取电流控制模块301提供的电流镜像到电子熔丝300所在支路；

逻辑判断模块303，用于将所述电子熔丝在熔断前后电阻的变化转化为数字逻辑电平；

状态锁存处理模块304，用于缓存所述逻辑判断模块303输出的数字逻辑电平，以使用户根据所述数字逻辑电平确定所述电子熔丝的状态。

需要说明的是，在实际应用中，所述电子熔丝300的一端分别与电流镜302的输出及逻辑判断模块303的输入相连，另一端可以接地或接供电电源。

下面以所述电子熔丝300的另一端接供电电源为例进行说明。

假设电子熔丝300的电源电压为VCC，电流镜302的镜像比率为1，则逻辑判断模块303的输入电压为VCC-I*R。其中，R为电子熔丝300的电阻阻值，I为电子熔丝读取电流控制模块301提供的电流，该电流可以根据应用需要来设定。

由于实际的电子熔丝熔断技术取决于电迁移过程和工艺参数，很难做到理想，即熔断后其电阻虽然增大较多，但很难被视为开路。因此，在本发明实施例中，考虑到电子熔丝300熔断后其电阻难以做到开路的情况，由逻辑判断模块303扩展电子熔丝300所在支路输出电压的范围，也就是说，电子熔丝300所在支路输出的电压低到一定值后，逻辑判断模块303输出低电平，从而保证电子熔丝300熔断后的状态在较大范围内能被正确地以逻辑电平读出，实现在电子熔丝300熔断电阻不够高(未完全断开)的情况下电子熔丝300状态的正确读出。

本发明实施例电子熔丝状态读取装置，不仅可以保证在熔丝熔断电阻不够高的情况下，熔丝状态的正确读出，而且实现电路简单，尤其适用于集成度要求较高的环境下的应用。

在具体应用中，所述电流镜可以有多种实现方式，比如，可以采用由两个NMOS管组成的电流镜，或者采用由两个PMOS管组成的电流镜，下面对此分别进行详细说明。

如图4所示，是本发明实施例电子熔丝状态读取装置的一种具体应用结构示意图。

在该实施例中，电流镜402为由两个NMOS管组成的电流镜，如图所示，分别为NMOS管M41和NMOS管M42。相应地，电子熔丝300一端接电源，另一端接电流镜402的输出。

逻辑判断模块403由两个非门即第一非门41和第二非门42组成，其中，第一非门41在逻辑判断模块403的输入电压下降到大于0V的第一预设值后，输出高电平，所述第一预设值为第一非门的阈值电压(也称开启电压)。第一非门41可以采用高阈值非门，比如，阈值电压大于0.5*VCC，并且小于VCC的非门，其中，所述VCC为所述高阈值非门的电源电压。当然，本发明实施例对第一非门41的阈值电压的具体值并不做要求，只要其阈值电压高于普通非门的阈值电压，即可达到提高熔丝熔断后的状态在较大范围内能被正确检出的目的。

下面通过对不同阈值非门的比较，进一步说明本发明实施例。

对于普通的非门，其输入阈值电压在0.5*VCC处，当输入电压在该电压处由高到低变化或者由低到高变化时，其输出发生跳变，由低电平变为高电平或者由高电平变为低电平。也就是说，如果第一非门41采用普通的非门，在(VCC-I*R)＞0.5*VCC时，状态锁存处理模块304缓存的电平状态为高电平，即逻辑1；若(VCC-I*R)＜0.5*VCC，状态锁存处理模块304缓存的电平状态则为低电平，即逻辑0。

相对于普通的非门，所述高阈值非门阈值电压可以提高到0.8*VCC或者更高。

比如，对于CMOS非门，由两个互补的MOS管组成，其中一个为N沟道结构，即NMOS管，另一个为P沟道结构，即PMOS管。非门的阈值电压由其PMOS和NMOS的宽长比决定，由于电子迁移率是空穴迁移率的两倍，当PMOS的W/L大于NMOS的2*W/L时，非门的阈值电压偏高，大于0.5*VCC；当PMOS的W/L小于NMOS的2*W/L时，非门的阈值电压偏低，小于0.5*VCC。

因此，在应用中，可以根据电源电压VCC的大小和PMOS管的阈值电压来确定上述第一预设值。

如图4所示，电子熔丝300没有熔断时，其阻值R很小，可以忽略，无论上述第一非门41是采用普通非门还是高阈值非门，状态锁存处理模块304缓存的电平状态肯定为高电平；但电子熔丝300熔断后，需要其电阻值足够高，状态锁存处理模块304缓存的电平状态才能变为低电平。假设上述第一非门41采用普通非门，则要求R＞0.5*VCC/I时，状态锁存处理模块304缓存的电平状态才能变为低电平；但第一非门41采用阈值为0.8*VCC的高阈值非门时，在R₀＞0.2*VCC/I即可使状态锁存处理模块304缓存的电平状态变为低电平。

假设VCC＝5V，I＝20uA时，上述第一非门41采用普通非门，则电子熔丝300熔断后的电阻大于125Kohm时，才能通过状态锁存处理模块304正确读出熔丝状态；而上述第一非门41采用高阈值非门，在电子熔丝300熔断后电阻大于50Kohm时，即可通过状态锁存处理模块304正确读出熔丝状态，从而有效地提高了熔丝状态的正确读出的可靠性。

如图4示，假设电子熔丝读取电流控制模块301提供的电流为I，通过电流镜402镜像，使通过电子熔丝300上的电流也为I，则逻辑判断模块403的输入电压为V＝Vcc-I*R，其中，R为电子熔丝300的阻值。

电子熔丝300未熔断时，其电阻很小，逻辑判断模块403的输入电压V接近Vcc，则逻辑判断模块403中第一非门41输出为低电平，即逻辑0，第二非门42输出为高电平，即逻辑1，则通过状态锁存处理模块305读取到的状态为逻辑1，表明电子熔丝300处于正常状态。

当电子熔丝300熔断后，其电阻变大，逻辑判断模块403的输入电压V变小，由于第一非门41为高阈值非门，因此，即使电子熔丝300不是完全熔断，也就是说，其阻值变化幅度较小时，只要逻辑判断模块403的输入电压V下降到小于第一非门41的阈值电压，第一非门41即可输出高电平，即逻辑1，第二非门42输出为低电平，即逻辑0，则通过状态锁存处理模块305读取到的状态为逻辑0，表明电子熔丝300处于熔断状态。

基于上述原理及工作过程的描述可知，本发明实施例提供的电子熔丝状态读取装置，通过对电子熔丝所在支路输出的电平在该电子熔丝熔断后的电平范围进行扩展，保证了熔丝熔断后的状态在较大范围内能被正确地以逻辑电平读出。而且该装置实现简单、集成度高。

如图5所示，是本发明实施例电子熔丝状态读取装置的另一种具体应用结构示意图。

在该实施例中，电流镜502为由两个PMOS管组成的电流镜，如图5所示，分别为PMOS管M51和PMOS管M52。相应地，电子熔丝300一端接地，另一端接电流镜502的输出。逻辑判断模块503由两个非门即第一非门51和第二非门52组成，其中，第一非门51为低阈值非门，而第二非门52为普通阈值非门。

图5所示电子熔丝状态读取装置的工作原理与图4所示电子熔丝状态读取装置的工作原理类似，在此不再进行详细描述，下面仅对其工作过程作说明。

如图5示，假设电子熔丝读取电流控制模块301提供的电流为I，通过电流镜502镜像，使通过电子熔丝300上的电流也为I，则逻辑判断模块503的输入电压V＝I*R，其中，R为电子熔丝300的阻值。

电子熔丝300未熔断时，其阻值R很小，逻辑判断模块503的输入电压V为0，则逻辑判断模块503中第一非门51输出为高电平，即逻辑1，第二非门52输出为低电平，即逻辑0，则通过状态锁存处理模块305读取到的状态为逻辑0，表明电子熔丝300处于正常状态。

当电子熔丝300熔断后，其电阻变大，逻辑判断模块503的输入电压V变大，由于第一非门51为低阈值非门，因此，即使电子熔丝300不是完全熔断，也就是说，其阻值变化幅度较小时，只要逻辑判断模块503的输入电压V上长升到大于第一非门51的阈值电压，第一非门51即可输出低电平，即逻辑0，第二非门52输出为高电平，即逻辑1，则通过状态锁存处理模块305读取到的状态为逻辑1，表明电子熔丝300处于熔断状态。

由上述描述可知，本发明实施例提供的电子熔丝状态读取装置，通过对电子熔丝所在支路输出的电平在该电子熔丝熔断后的电平范围进行扩展，保证了熔丝熔断后的状态在较大范围内能被正确地以逻辑电平读出。而且该装置实现简单、集成度高。

需要说明的是，本发明实施例中所述逻辑判断模块并不仅限于上述这两种实现方式，在具体应用中，还可以通过其他方式来实现，比如，采用一个ADC(Analog-to-Digital Converter，模/数转换器)，将熔丝输出电压由ADC转换成数字信号，状态锁存处理模块接收到ADC转换的数字信号，并对其大小做出评判，从而确定熔丝电阻的变化。如采用一8bit ADC，参考电压取电源电压，电子熔丝一端接电源，另一端接ADC。当电子熔丝没有熔断前，电子熔丝输出电压接近于电源电压，此时ADC转换的数字信号近似于11111111；当熔丝完全熔断后，ADC输入电压为0，ADC转换的数字信号为00000000。对熔丝电阻变化检测的精度取决于ADC的精度。

以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。

Claims

1.一种电子熔丝状态读取装置，其特征在于，包括：

电子熔丝读取电流控制模块，用于提供电流；

逻辑判断模块，用于将所述电子熔丝在熔断前后电阻的变化转化为数字逻辑电平；所述逻辑判断模块扩展电子熔丝所在支路输出电压的范围；

状态锁存处理模块，用于缓存所述逻辑判断模块输出的数字逻辑电平，以使用户根据所述数字逻辑电平确定所述电子熔丝的状态；

其中，

所述逻辑判断模块包括：串联连接的第一非门和第二非门；

其中，所述第一非门的阈值电压由组成所述第一非门的两个互补的MOS管的宽长比决定；

其中，所述电流镜为由两个NMOS管组成的电流镜，所述电子熔丝一端连接供电电源，另一端分别与所述电流镜的输出以及所述逻辑判断模块的输入相连；

所述第一非门在所述逻辑判断模块的输入电平下降到大于0V的第一预设值后，输出高电平；

所述第一非门为高阈值非门，其阈值电压大于0.5×VCC1，并且小于VCC1，其中，所述VCC1为所述高阈值非门的电源电压；

或

其中，所述电流镜为由两个PMOS管组成的电流镜，所述电子熔丝一端接地，另一端分别与所述电流镜的输出以及所述逻辑判断模块的输入相连；

所述第一非门在所述逻辑判断模块的输入电平上升到小于供电电源电压的第二预设值后，输出低电平；

其中，所述第一非门为低阈值非门，其阈值电压大于0，并且小于0.5×VCC2，其中，所述VCC2为所述低阈值非门的电源电压。

2.如权利要求1所述的装置，其特征在于，所述第一预设值为第一非门的阈值电压。

3.如权利要求1所述的装置，其特征在于，所述第二预设值为第一非门的阈值电压。