CN115373462B - 芯片修调检测电路及其芯片、电子设备 - Google Patents
芯片修调检测电路及其芯片、电子设备 Download PDFInfo
- Publication number
- CN115373462B CN115373462B CN202211309910.9A CN202211309910A CN115373462B CN 115373462 B CN115373462 B CN 115373462B CN 202211309910 A CN202211309910 A CN 202211309910A CN 115373462 B CN115373462 B CN 115373462B
- Authority
- CN
- China
- Prior art keywords
- trimming
- chip
- mos
- mos tube
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种芯片修调检测电路及其芯片、电子设备,该电路包括至少一个基准单元,基准单元包括第一MOS管、第二MOS管,以及基准电阻,第一MOS管、第二MOS管、基准电阻依次连接形成偏置电路;N个修调检测单元,每个修调检测单元包括第三MOS管、第四MOS管,以及修调熔丝,第三MOS管、第四MOS管、修调熔丝依次连接与偏置电路形成镜像电路,第三MOS管和第四MOS管之间作为检测节点输出检测信号;第一MOS管、第二MOS管、第三MOS管、第四MOS管中的一个或多个分别通过开关连接一个或多个第五MOS管;当芯片进行修调检测时,开关置为状态一,当芯片处于工作模式时,开关处于状态二,本申请不仅可以提高芯片修调检测的可靠性,同时还能减小芯片面积。
Description
技术领域
本申请涉及集成电路领域,具体涉及一种芯片修调检测电路及其芯片、电子设备。
背景技术
芯片的生产制造过程中需要对芯片的电气参数进行修调,修调熔丝是芯片用于修改集成电路的标识、功能和电气特性修调。修调熔丝熔断后输出信号0,未被熔断的修调熔丝输出信号1。修调检测的原理是将修调熔丝的电阻Rfuse和一个基准电阻Rref做比较,若Rfuse<Rref,判定修调熔丝未熔断,若Rfuse>Rref,判定修调熔丝已熔断。修调检测时就算基于该原理进行判断,但芯片在实际工作中受电源电压和温度的影响,修调后的电阻Rfuse的阻值在不同电源电压和温度下,也会表现出电阻值上的波动,甚至会出现Rfuse<Rref的情况,从而导致芯片修调后的参数被改变,影响芯片的电气特性。同时,传统的修调检测方式,每一个修调熔丝的检测都需要一个比较电路,将检测电压与基准电压之间进行比较,其原理可参考公开号为CN107992157A,专利名称:一种电熔丝状态读取电路。一个芯片中修调熔丝一般有数十个,这就增大了芯片的面积。
发明内容
本申请的目的在于克服现有技术的不足,提供一种芯片修调检测电路及其芯片、电子设备,可以提高芯片修调检测的可靠性,同时还能减小芯片面积。
本申请的目的是通过以下技术方案来实现的:
本申请第一方面提供一种芯片修调检测电路,包括:
至少一个基准单元,所述基准单元包括第一MOS管、第二MOS管,以及基准电阻,所述第一MOS管、第二MOS管、基准电阻依次连接形成偏置电路;
N个修调检测单元,每个修调检测单元包括第三MOS管、第四MOS管,以及修调熔丝,所述第三MOS管、第四MOS管、修调熔丝依次连接与所述偏置电路形成镜像电路,所述第三MOS管和第四MOS管之间作为检测节点输出检测信号;
所述第一MOS管、第二MOS管、第三MOS管、第四MOS管中的一个或多个分别通过开关连接一个或多个第五MOS管;
当芯片进行修调检测时,所述开关置为状态一,当芯片处于工作模式时,所述开关处于状态二。
本申请中,将修调检测电路设置了两种状态,一种用于出厂前或芯片投入使用前的测试阶段,一种是出厂后的工作阶段,并通过开关进行两种状态的切换,也就是开关的状态一和开关的状态二,其分别对应修调检测和工作模式。在两种状态下,基准单元与修调检测单元所形成的电流镜镜像比例不同,使得修调检测单元的电流不同,当修调熔丝熔断后,检测节点处的电压也不同。基于修调原理,修调熔丝熔断后输出信号0,修调熔丝未熔断输出信号1,而信号0和1之间的临界值所对应的电压即翻转电压,修调就是将修调熔丝熔断后使其电阻值超过临界值所对应的电阻,从而使得检测节点的电压达到检测信号翻转的电压。为了避免工作模式下温度都参数的影响,避免输出信号产生跳变,必须满足熔断后检测节点的电压远离临界值,这样即使芯片工作环境变化,也不会造成检测结果二次翻转从而影响芯片的电气性能。在本申请中,两种状态下同一检测节点使输出结果翻转的临界值(阈值)不同,测试阶段的临界值大于工作阶段,修调检测时,使得修调熔丝需要更高的高阻态,从而提高修调检测的可靠性,使其在工作模式下,即使温度等影响,也不会造成修调检测结果发生二次翻转,保证了芯片的电气性能。
进一步的,所述第一MOS管和第二MOS管以及第三MOS管和第四MOS管互为PMOS管和NMOS管,所述第一MOS管和第三MOS管,以及第二MOS管和第四MOS管同为PMOS管或NMOS管。
进一步的,当所述第一MOS管、第二MOS管、第三MOS管、第四MOS管中的一个通过开关连接一个或多个第五MOS管时,所述开关的状态一和状态二互为闭合和断开。
进一步的,所述基准电阻的阻值等于所述修调熔丝熔断前的阻值,或基准电阻的阻值等于所述修调熔丝达到熔断标准的阻值。
优选的,还包括一个反相器,所述反相器与所述检测节点连接,反相器的输出信号作为所述检测信号。通过反相器处理后的信号,能进一步保证检测信号的可靠性。
进一步的,所述开关置为状态一时,偏置电路和镜像电路的镜像比为K1,所述开关处于状态二时,偏置电路和镜像电路的镜像比为K2,其中,K1≠K2。
优选的,所述第五MOS管通过开关以并联的方式连接,第五MOS的作用主要是改变基准单元和修调检测单元之间的镜像电流比例,其原理是调节电流镜中MOS管的宽长比,本申请中优选以并列的方式连接,也可以选择串联的方式。
优选的,所述第五MOS管通过开关连接第一MOS管或第二MOS管。在一颗芯片中,修调检测单元一般为多个,基准单元一般是共用的,因此调节基准单元MOS管的数量可以在最大限度上节约芯片面积。
本申请第二方面提供一种芯片,所述芯片包括如第一方面所述的芯片修调检测电路。
本申请第三方面提供一种电子设备,所述电子设备包括如第二方面所述的芯片。
本申请的有益效果是:和现有技术相比,本申请通过对修调检测电路设置两种状态,使其存在两个翻转电压,且修调检测阶段的翻转电压高于芯片工作状态下的翻转电压,从而防止工作模式下修调参数发生变化,保证了芯片的电气特性,同时本申请中通过检测节点自身电压作为输出结果,不需要额外增加比较电路,进一步降低了芯片面积。
附图说明
图1是本申请芯片修调检测电路原理图;
图2是本申请实施例一提供的芯片修调检测电路示意图;
图3是本申请实施例二提供的芯片修调检测电路示意图;
图4是本申请实施例三提供的芯片修调检测电路示意图;
图5是本申请实施例四提供的芯片修调检测电路示意图;
图6是本申请实施例五提供的芯片修调检测电路示意图;
图7是本申请实施例六提供的芯片修调检测电路示意图。
具体实施方式
下面结合具体实施例进一步详细描述本申请的技术方案,但本申请的保护范围不局限于以下所述。
参考图1所示,提供了一种芯片修调检测电路,包括至少一个基准单元和N个修调检测单元,基准单元和修调检测单元之间构成电流镜结构,N个修调检测单元构成N个电流镜,也就是N个修调检测信号,其中,基准单元为共用,N≥1。芯片在出厂前或投入使用之前,一般需要对芯片的参数进行修调,修调的原理是通过熔断修调熔丝Rfuse来改变电气性能,在这个过程中可能需要数个、数十个修调熔丝Rfuse的熔断操作,也就是N的取值一般是远远大于1的。
参考图1所示的,基准单元包括第一MOS管、第二MOS管,以及基准电阻Rref,第一MOS管、第二MOS管、基准电阻Rref依次连接形成偏置电路。修调检测单元包括第三MOS管、第四MOS管,以及修调熔丝Rfuse,第三MOS管、第四MOS管、修调熔丝Rfuse依次连接与偏置电路形成镜像电路。第一MOS管、第二MOS管、第三MOS管、第四MOS管构成电流镜结构,形成一个镜像输出,偏置电路和镜像电路之间形成一个镜像比,镜像比由第一MOS管、第二MOS管、第三MOS管、第四MOS管的尺寸所决定,也就是第一MOS管、第二MOS管、第三MOS管、第四MOS管的宽长比。
区别于现有技术的检测方式,现有技术中是通过比较电路采样偏置电路和镜像电路的电压进行比较,通过比较电路比较两个采样点之间的电压,从而进行修调检测,这就使得每一个修调单元就需要一个比较电路,增加了芯片面积。本实施例中,仅有一个采样节点,无需比较电路即可判断修调熔丝Rfuse是否熔断。参考图1所示的,在第三MOS管和第四MOS管之间选一个节点作为检测节点输出检测信号,通过判断该节点在不同状态下的电压大小,即可判断修调熔丝Rfuse是否熔断。
以图2所示实施例进行检测原理说明,假设N1、N2比例为1:1,P1、P2比例为3:1,Rref等于修调熔丝Rfuse未修调的电阻,假设Rref上端电压为V1,Rfuse上端电压为V2,假设Rref电流为I。Vbn和Vbp使得N1和P1工作在饱和区。
当修调熔丝Rfuse未修调时,由于P1/P2=3,可以认为P2流过的电流约为I/3,此时V2<V1,即N2的Vgs大于N1的Vgs且N2流过的电流更小,所以N2的Vds必须十分小,进入线性区才能使得电路平衡,即Vout必须十分低,非常接近Rfuse*I/3这个电压。而未修调的Rfuse十分小,所以Vout也十分低。
当修调熔丝Rfuse修调后,Rfuse的阻值变的很大,甚至是断路,此时N2的Vgs变的很小,等效电阻变得很大或者说电流能力变得很弱,即使流过较小的电流时,Vds也必须非常高,即Vout也必须非常高。为了使电路平衡,P2电流可能小于I/3甚至进入线性区,这时它的等效电阻非常小,所以Vout会接近VDD。
修调熔丝Rfuse熔断前,检测节点的电压Vout低于翻转阈值,可以认为是0,当修调熔丝Rfuse修调后,其阻值很大,甚至断路,Vout接近VDD,高于翻转阈值,数字电路中可以认为是1。
当接入P5以后,假设(P1+P5)与P2的比例为4:1,P2流过的电流约为I/4,当修调熔丝Rfuse修调后,相较于P2流过的电流约为I/3的情况下,在相同的修调效果下,Vout会更低,不足以使检测结果翻转,要使Vout增大,Rfuse的阻值就必须变的更大,从而对修调熔丝Rfuse修调有更高的要求,避免了传统模式下因环境参数影响造成的修调参数波动。
显而易见的,由于本实施例中是通过调节电流镜的镜像比例,使得同一检测节点,在两种模式下的翻转阈值不同,从而输出不同的检测结果。不需像现有技术一样采用比较电路对基准单元和修调检测单元的采样信号进行比较,从而节省了比较电路,N个修调单元就节省了N个比较电路,大幅降低了芯片的面积。具体以图1为例,本申请在第一MOS管、第二MOS管、第三MOS管、第四MOS管中的一个或多个分别通过开关连接一个或多个第五MOS管。当芯片进行修调检测时,开关置为状态一,此时电流镜的镜像比为K1,也就是偏置电路和镜像电路的电流比为K1。当芯片处于工作模式时,开关处于状态二,此时电流镜的镜像比为K2,偏置电路和镜像电路的电流比为K2,其中,K1≠K2。即调节修调检测和工作模式下电流镜的镜像比,使得修调检测信号翻转的临界值不同,假设工作模式下临界值为F1,则修调检测信号大于F1后检测结果就会翻转,也就是修调检测信号只要大于F1即可,也就是修调检测信号只要大于F1后就认定修调熔丝Rfuse烧录成功,芯片的工作参数在正常范围内。修调检测时,信号翻转的临界值为F2,其中,F2>F1,修调检测信号必须大于F2检测结果才会翻转,此时判定修调熔丝Rfuse烧录成功,否则判定为修调熔丝Rfuse烧录失败,该芯片则不合格。这样即使工作模式下受环境等影响,检测信号发生波动,也不至于低于F1,保证了修调参数的可靠性,使得芯片始终工作在参数合格的状态下。其中,第一MOS管和第二MOS管以及第三MOS管和第四MOS管互为PMOS管和NMOS管,第一MOS管和第三MOS管,以及第二MOS管和第四MOS管同为PMOS管或NMOS管,以下通过几个具体实施例示例性的进行说明。
实施例一
参考图2所示,一种芯片修调检测电路,包括由PMOS管P1、P5、NMOS管N1、基准电阻Rref组成的基准单元,以及N个由PMOS管P2、NMOS管N2、修调熔丝Rfuse组成的修调单元。其中,P1和P5并联,P1、P5接电源VDD,P1和N1连接,N1接基准电阻Rref,基准电阻Rref接地。P2接电源VDD,P2和N2连接,N2接修调熔丝Rfuse,修调熔丝Rfuse接地。P1、P2、P5共栅端电压Vbp,N1和N2共栅端电压Vbn,P1、P2、N1、N2构成电流镜,P5通过开关S与P1并联,P2和N2之间作为修调信号的检测节点输出修调检测信号Vout。开关S断开,电流镜的镜像比例K1,开关S闭合,电流镜的镜像比例K2,修调熔丝Rfuse在相同的熔断状态下,电流镜的镜像比例为K1和K2时,修调检测信号Vout的翻转阈值不同。电流镜的镜像比例为K1时,修调检测信号为Vout1,电流镜的镜像比例为K2时,修调检测信号为Vout2,其中Vout2>Vout1,将开关S闭合的状态设置为芯片修调检测状态,开关S断开设为芯片工作状态,这就使得检测时,要达到修调结果使修调信号翻转,就需要更高的电压,即要求修调熔丝Rfuse烧断后的阻值更大。
实施例二
参考图3所示,一种芯片修调检测电路,包括由PMOS管P1、P5、NMOS管N1、基准电阻Rref组成的基准单元,以及N个由PMOS管P2、NMOS管N2、修调熔丝Rfuse组成的修调单元。区别于实施例一,在本实施例中,修调检测信号Vout不是直接输出的,而是经过了一个反相器A1后输出,反相器A1的作用是提高修调检测信号Vout的稳定性。根据图3可以看出,修调熔丝Rfuse熔断前,检测节点的电压Vout低于A1翻转阈值,可以认为是0,当修调熔丝Rfuse熔断后,NMOS管N2的漏端为高阻态,使得检测节点的电压Vout升高并接近VDD,可以认为是1。增加反相器A1后,将修调结果的表征量进行了翻转,比如原本是信号1表示修调熔丝Rfuse熔断,增加反相器A1以后,信号0表示修调熔丝Rfuse熔断。
实施例三
参考图4所示,一种芯片修调检测电路,包括由PMOS管P1、P5、NMOS管N1、基准电阻Rref组成的基准单元,以及N个由PMOS管P2、NMOS管N2、修调熔丝Rfuse组成的修调单元。区别于实施例一,在本实施例中,PMOS管P2与P5连接,即本实施例中是通过调节修调单元中MOS管的个数实现镜像比例的调节,这种方式虽然也能提高修调检测的可靠性,但缺点在于每一个修调单元都要增加至少一个MOS管,会导致芯片的面积增加。
实施例四
参考图5所示,一种芯片修调检测电路,包括由PMOS管P1、NMOS管N1、N5、基准电阻Rref组成的基准单元,以及N个由PMOS管P2、NMOS管N2、修调熔丝Rfuse组成的修调单元。区别于实施例一,本实施例中是在NMOS管N1通过开关并联了一个NMOS管N5,其本质仍然是改变了电流镜的镜像比,使得检测节点的修调检测信号Vout在不同状态下翻转阈值不同。
实施例五
参考图6所示,一种芯片修调检测电路,包括由PMOS管P1、NMOS管N1、N5、基准电阻Rref组成的基准单元,以及N个由PMOS管P2、NMOS管N2、修调熔丝Rfuse组成的修调单元。区别于实施例一,本实施例中,基准电阻Rref和修调熔丝Rfuse接在电源侧。
实施例六
参考图7所示,一种芯片修调检测电路,包括由PMOS管P1、P51、NMOS管N1、N51、基准电阻Rref组成的基准单元,以及N个由PMOS管P2、P52、NMOS管N2、N52、修调熔丝Rfuse组成的修调单元。在本实施例中,通过开关S1、S2、S3、S4给PMOS管P1、P2,NMOS管N1、N2分别连接了一个同类型的第五MOS管,通过调节开关S1、S2、S3、S4的闭合状态即可实现电流镜比例的调节,在本实施例中开关S1、S2、S3、S4有多种组合方式,而图2-6所示实施例中,由于只有一个开关,开关的状态一和状态二互为闭合和断开。在本实施例中,则可以是多种组合方式,只需满足状态一和状态二开关的闭合个数或位置不同即可。本实施例所提高的示例性电路只是一直可能性的举例,在实际应用中由于该方式会占用较大的芯片面积,一般不采用。
优选的,在上述的实施例中,基准电阻Rref的阻值等于修调熔丝Rfuse熔断前的阻值,以在修调单元产生准确的镜像电流。
可选的,在另一些实施例中,基准电阻Rref的阻值等于修调熔丝Rfuse达到熔断标准的阻值。或者是,基准电阻Rref的阻值与修调熔丝Rfuse的阻值可在一定范围内变化,也就是基准电阻Rref的阻值可以任意取值,但在实际操作中,还是以基准电阻Rref的阻值与修调熔丝Rfuse的阻值匹配居多。
优选的,一种芯片修调检测电路,还包括一个反相器A1,参考图3、图6所示的实施例,反相器A1与检测节点连接,反相器A1的输出信号作为检测信号Vout。未加反相器A1时,修调熔丝Rfuse熔断后,检测信号Vout是一个高电平信号,但本领域惯用的是修调熔丝Rfuse熔断用数字信号0表示,因此增加一个反相器A1,不仅能保证信号的稳定,在逻辑运算上也更适用系统。
优选的,第五MOS管通过开关以并联的方式连接。参考图1-7所示的实施例中,第五MOS管均以并联的方式连接。显而易见的,除了并联的方式以外,本领域技术人员应知道,采用串联的方式也能实现类似的技术效果。
优选的,第五MOS管通过开关连接第一MOS管或第二MOS管,对于连接的解释应理解为一种物理状态,而不是动作状态,不表示第五MOS管接入的动作。也就是在修调模式或工作模式下,第五MOS管都是连接在电路中的,但不同模式下开关的闭合状态不同,例如修调模式下闭合开关,此时连接可以解释为将第五MOS管接入电路,即电流镜中增加了一个第五MOS管。也可以是在修调模式下断开开关,此时的连接应理解为将第五MOS管断开,也就是在电流镜中减少了一个第五MOS管。
如实施例六所展示的,本申请提供的方案虽然可以在电流镜的任意MOS管连接第五MOS管以改变电流镜的镜像比,但由于在修调单元中增加会导致芯片面积的增加,因此一般是在基准单元中连接第五MOS管,以实现更好的减小芯片面积,降低成本。本实施例的核心在于使修调模式下使检测信号Vout的翻转阈值高于芯片工作模式下,实现的手段可以是在,修调模式下是增加P1或N2的MOS个数,或者是减少N1和P2的个数。也可以是同时增加P1的个数并减少N1的个数等。其本质是调节MOS管的宽长比,因此采用串联或并联的方式均可实现本申请所声称的技术效果。
本实施例第二方面提供一种芯片,芯片包括了本申请的芯片修调检测电路,本实施例的芯片是广义的芯片,但凡需要修调的芯片均可适用本申请所提供的芯片修调检测电路。
本实施例第三方面还提供一种电子设备,该电子设备包括带有芯片修调检测电路的芯片,该电子设备可以是显示设备,例如一种由驱动芯片控制的LED显示屏,或者是一种由驱动芯片控制的LED灯,或者是一种电源,电源中含有过压保护芯片。
以上所述仅是本申请的优选实施方式,应当理解本申请并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围,则都应在本申请所附权利要求的保护范围内。
Claims (10)
1.芯片修调检测电路,其特征在于,包括:
至少一个基准单元,所述基准单元包括第一MOS管、第二MOS管,以及基准电阻,所述第一MOS管、第二MOS管、基准电阻依次连接形成偏置电路;
N个修调检测单元,每个修调检测单元包括第三MOS管、第四MOS管,以及修调熔丝,所述第三MOS管、第四MOS管、修调熔丝依次连接与所述偏置电路形成镜像电路,所述第三MOS管和第四MOS管之间作为检测节点输出检测信号;
所述第一MOS管、第二MOS管、第三MOS管、第四MOS管中的一个或多个分别通过开关连接一个或多个第五MOS管;
当芯片进行修调检测时,所述开关置为状态一,当芯片处于工作模式时,所述开关处于状态二;其中,芯片进行修调检测时使所述检测信号翻转的临界值大于芯片处于工作模式时使所述检测信号翻转的临界值。
2.根据权利要求1所述的芯片修调检测电路,其特征在于,所述第一MOS管和第二MOS管以及第三MOS管和第四MOS管互为PMOS管和NMOS管,所述第一MOS管和第三MOS管,以及第二MOS管和第四MOS管同为PMOS管或NMOS管。
3.根据权利要求1所述的芯片修调检测电路,其特征在于,当所述第一MOS管、第二MOS管、第三MOS管、第四MOS管中的一个通过开关连接一个或多个第五MOS管时,所述开关的状态一和状态二互为闭合和断开。
4.根据权利要求1所述的芯片修调检测电路,其特征在于,所述基准电阻的阻值等于所述修调熔丝熔断前的阻值,或基准电阻的阻值等于所述修调熔丝达到熔断标准的阻值。
5.根据权利要求1所述的芯片修调检测电路,其特征在于,还包括一个反相器,所述反相器与所述检测节点连接,反相器的输出信号作为所述检测信号。
6.根据权利要求1所述的芯片修调检测电路,其特征在于,所述开关置为状态一时,偏置电路和镜像电路的镜像比为K1,所述开关处于状态二时,偏置电路和镜像电路的镜像比为K2,其中,K1≠K2。
7.根据权利要求1所述的芯片修调检测电路,其特征在于,所述第五MOS管通过开关以并联的方式连接。
8.根据权利要求1所述的芯片修调检测电路,其特征在于,所述第五MOS管通过开关连接第一MOS管或第二MOS管。
9.一种芯片,其特征在于,所述芯片包括如权利要求1-8任一项所述的芯片修调检测电路。
10.一种电子设备,其特征在于,所述电子设备包括如权利要求9所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211309910.9A CN115373462B (zh) | 2022-10-25 | 2022-10-25 | 芯片修调检测电路及其芯片、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211309910.9A CN115373462B (zh) | 2022-10-25 | 2022-10-25 | 芯片修调检测电路及其芯片、电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115373462A CN115373462A (zh) | 2022-11-22 |
CN115373462B true CN115373462B (zh) | 2023-01-24 |
Family
ID=84072812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211309910.9A Active CN115373462B (zh) | 2022-10-25 | 2022-10-25 | 芯片修调检测电路及其芯片、电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115373462B (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5353028A (en) * | 1992-05-14 | 1994-10-04 | Texas Instruments Incorporated | Differential fuse circuit and method utilized in an analog to digital converter |
JP5160164B2 (ja) * | 2007-08-06 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | ヒューズ回路 |
CN102749575B (zh) * | 2011-04-18 | 2015-10-07 | 安凯(广州)微电子技术有限公司 | 电子熔丝状态读取装置 |
CN107528576A (zh) * | 2016-06-22 | 2017-12-29 | 许亚夫 | 一种高性能开关电源芯片修调电路 |
CN208520962U (zh) * | 2018-05-30 | 2019-02-19 | 东莞赛微微电子有限公司 | 一种熔丝状态检测装置 |
CN112260677B (zh) * | 2020-10-19 | 2023-09-12 | 中国电子科技集团公司第二十四研究所 | 一种熔丝修调系统及方法 |
CN114647272A (zh) * | 2020-12-18 | 2022-06-21 | 圣邦微电子(北京)股份有限公司 | 修调熔丝读取电路 |
CN216252687U (zh) * | 2021-04-14 | 2022-04-08 | 昂赛微电子(上海)有限公司 | 熔丝修调电路 |
CN114637359A (zh) * | 2022-03-25 | 2022-06-17 | 北京集创北方科技股份有限公司 | 修调电路、驱动装置、芯片和电子设备 |
-
2022
- 2022-10-25 CN CN202211309910.9A patent/CN115373462B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115373462A (zh) | 2022-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
US6462609B2 (en) | Trimming circuit of semiconductor apparatus | |
CN100435337C (zh) | 具有可电编程的熔丝的半导体集成电路 | |
US8058921B2 (en) | Fuse circuits | |
US7986024B2 (en) | Fuse sensing scheme | |
CN103187097A (zh) | 电熔丝巨集 | |
US7254080B2 (en) | Fuse circuit and electronic circuit | |
US6552946B2 (en) | Address generating circuit | |
US7342434B2 (en) | Semiconductor device including capacitor having decoupling capacity | |
CN210925501U (zh) | 一次可编程存储器的读写电路 | |
EP2434544A1 (en) | Integrated circuit | |
GB2449609A (en) | Circuit arrangement comprising a non-volatile memory cell, and method | |
JP5266920B2 (ja) | ヒューズ素子読み出し回路 | |
US7525368B2 (en) | Fuse circuit | |
CN115373462B (zh) | 芯片修调检测电路及其芯片、电子设备 | |
US7668033B2 (en) | Fuse circuit | |
CN108572315A (zh) | 一种熔丝状态检测装置 | |
CN209843701U (zh) | 低功耗高可靠性激光熔丝电路 | |
CN112863584A (zh) | 一次可编程存储器的读写电路 | |
CN114597856B (zh) | 传感器麦克风及其内置校准电路的保护电路、方法 | |
US7403432B2 (en) | Differential read-out circuit for fuse memory cells | |
US20230178161A1 (en) | Method for determining a status of a fuse element | |
CN116453965A (zh) | 半导体电路以及半导体元件 | |
JPH10256486A (ja) | 半導体入力回路 | |
CN117394508B (zh) | 一种电池保护封装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |