CN108572315A - 一种熔丝状态检测装置 - Google Patents

Abstract

本申请公开了一种熔丝状态检测装置，包括：并联的电流源、标准电阻和熔丝；第一电流镜，与电流源、标准电阻和熔丝耦接，用于将电流源提供的电流镜像到标准电阻和熔丝各自所在的支路；比较电路，包括第一开关元件和第二开关元件。熔丝状态包括熔断状态或未熔断状态，比较电路在熔丝处于熔断状态或未熔断状态下的输出电平相反，从而判断出熔丝当前所处的状态。通过上述方式，本申请能够降低读取熔丝状态时所需的电流。

Description

一种熔丝状态检测装置

技术领域

本申请涉及半导体技术领域，特别是涉及一种熔丝状态检测装置。

背景技术

半导体技术领域中为了调整芯片的性能或参数(例如，调整电压或者电流基准源等)，常常通过修调熔丝的方式来达到调整的目的，熔丝的类型包括金属、多晶硅等。

熔丝状态包括熔断状态和未熔断状态，传统判断熔丝状态的电路如图1所示，该电路包括熔丝10、与熔丝10串联的NMOS管(N型金属氧化物半导体)12，熔丝10与NMOS管12耦接处定义为节点A，NMOS管12的控制端120接收读取Read信号；当需要读取熔丝10状态时，读取Read信号为高电平信号，NMOS管12导通；若熔丝10处于未熔断状态，熔丝10本身的电阻很小，节点A处输出高电平；若熔丝10处于熔断状态，熔丝10的电阻非常大，节点A处输出低电平。

本申请的发明人在长期研发过程中发现，由于有些熔丝10，例如多晶硅熔丝，在熔断后的电阻分布较广，为保证准确读取熔丝10的状态，图1中NMOS管12的等效电阻值不能过大；当熔丝10处于未熔断状态时，此时NMOS管12导通，NMOS管12的等效电阻值和熔丝10的电阻很小，这将导致熔丝10与NMOS管12所在的支路电流很大，这对电源电流输出能力要求较高。

发明内容

本申请主要解决的技术问题是提供一种熔丝状态检测装置，能够降低读取熔丝状态时所需的电流。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种熔丝状态检测装置，包括：并联的电流源、标准电阻和熔丝，所述电流源或所述标准电阻或所述熔丝的第一端接收第一电源电压，所述电流源或所述标准电阻或所述熔丝的第二端接收第二电源电压，所述第一电源电压与所述第二电源电压不相等；第一电流镜，与所述电流源、所述标准电阻和所述熔丝耦接，用于将所述电流源提供的电流镜像到所述标准电阻和所述熔丝各自所在的支路；比较电路，包括第一开关元件和第二开关元件，其中，所述第一开关元件位于所述标准电阻所在的支路上，其第一通路端与所述标准电阻的第二端耦接，其第二通路端接收所述第二电源电压；所述第二开关元件位于所述熔丝所在的支路上，其第一通路端与所述熔丝的第二端耦接，其第二通路端接收所述第二电源电压，其控制端与所述第一开关元件的控制端耦接；其中，所述熔丝状态包括熔断状态或未熔断状态，所述第二开关元件的所述第二通路端在所述熔丝处于熔断状态或未熔断状态下的输出电平相反，从而判断出所述熔丝当前所处的状态。

本申请的有益效果是：区别于现有技术的情况，本申请所提供的熔丝状态检测装置包括：电流源、标准电阻、熔丝、第一电流镜和比较电路，其中，电流源、标准电阻和熔丝并联，第一电流镜将电流源提供的电流镜像到标准电阻和熔丝所在的支路，比较电路包括第一开关元件和第二开关元件，第一开关元件位于标准电阻所在的支路上，其第一通路端与标准电阻的第二端耦接，其第二通路端接收第二电源电压；第二开关元件位于熔丝所在的支路上，其第一通路端与熔丝的第二端耦接，其第二通路端接收第二电源电压，其控制端与第一开关元件的控制端耦接；本申请所提供的方案利用标准电阻与熔丝的阻值相比较，当熔丝处于未熔断状态时，熔丝的阻值小于标准电阻的阻值，第二开关元件的第二通路端输出第一电平，当熔丝处于熔断状态时，熔丝的阻值大于标准电阻的阻值，第二开关元件的第二通路端输出第二电平，第一电平和第二电平相反，从而可以判断出熔丝当前所处的状态；本申请所提供的利用标准电阻与熔丝的阻值进行比较的方法，电流源无需提供大电流，可以设定为较小的值，从而可以降低读取熔丝状态时所需的电流。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是传统熔丝状态检测装置一实施方式的电路示意图；

图2是本申请熔丝状态检测装置一实施方式的电路示意图；

图3是本申请熔丝状态检测装置另一实施方式的电路示意图；

图4是本申请熔丝状态检测装置另一实施方式的电路示意图；

图5是本申请熔丝状态检测装置另一实施方式的电路示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图2，图2为本申请熔丝状态检测装置一实施方式的电路示意图，该熔丝状态检测装置包括：

电流源20，用于提供电流，电流源20的第一端200接收第一电源电压V1，电流源20的第二端202接收第二电源电压V2，第一电源电压V1和第二电源电压V2不相等。

熔丝22，与电流源20并联，熔丝22的第一端220接收第一电源电压V1，熔丝22的第二端222接收第二电源电压V2；在一个应用场景中，熔丝22的材质可以是金属，也可以是多晶硅等，本申请对此不作限定。

标准电阻24，与熔丝22并联，标准电阻24的第一端240接收第一电源电压V1，标准电阻24的第二端242接收第二电源电压V2；在一个应用场景中，标准电阻24的阻值R1、熔丝22处于未熔断状态下的阻值R2、熔丝22处于熔断状态下的最小阻值R3，满足以下关系：R2＜R1≤R3；一般而言，熔丝22在出厂时厂家会提供熔丝22未熔断的阻值R2以及熔断后的阻值范围，根据熔断后的阻值范围可以获取其最小阻值R3。为保证读取的熔丝22的状态正确，R1的取值可尽可能接近R3的值，例如，R1的取值等于R3。

比较电路26，包括第一开关元件T1和第二开关元件T2，其中，第一开关元件T1位于标准电阻24所在的支路上，其第一通路端a与标准电阻24的第二端242耦接，其第二通路端b接收第二电源电压V2；第二开关元件T2位于熔丝22所在的支路上，其第一通路端d与熔丝22的第二端222耦接，其第二通路端e接收第二电源电压V2，其控制端f与第一开关元件T1的控制端c耦接；

第一电流镜28，与电流源20、标准电阻24和熔丝22耦接，用于将电流源20提供的电流镜像到标准电阻24和熔丝22各自所在的支路；在一个应用场景中，第一电流镜28可以将电流以1:1复制到标准电阻24和熔丝22各自所在的支路，在其他应用场景中，第一电流镜28也可将电流以其他比例复制到标准电阻24和熔丝22各自所在的支路，只要满足第一电流镜28使标准电阻24和熔丝22各自所在的支路的电流相等的条件即可。

其中，熔丝22的状态包括熔断状态和未熔断状态，第二开关元件T2的第二通路端e在熔丝22处于熔断状态或未熔断状态下的输出电平相反，从而判断出熔丝22当前所处的状态。

具体而言，在一个实施方式中，第一电流镜28包括三个开关元件，分别为第三开关元件T3、第四开关元件T4、第五开关元件T5。其中，第三开关元件T3位于电流源20所在的支路，其第一通路端g与电流源20的第二端202耦接，其第二通路端h接收第二电源电压V2，其控制端i与其第一通路端g耦接；第四开关元件T4位于标准电阻24所在的支路，其第一通路端j与第一开关元件T1的第二通路端b耦接，其第二通路端k接收第二电源电压V2，其控制端l与第三开关元件T3的控制端i耦接；第五开关元件T5位于熔丝22所在的支路，其第一通路端m与第二开关元件T2的第二通路端e耦接，其第二通路端n接收第二电源电压V2，其控制端o与第三开关元件T3的控制端i耦接；第五开关元件T5的第一通路端m与第二开关元件T2的第二通路端e的连接处定义为第一节点B，熔丝22处于熔断状态或未熔断状态下时第一节点B的输出电平相反。

在一个应用场景中，如图2所示，第一开关元件T1、第二开关元件T2为PMOS管，第三开关元件T3、第四开关元件T4、第五开关元件T5为NMOS管，第一电源电压V1大于第二电源电压V2，在本实施例中，第一电源电压V1为电源正电压Vdd，第二电源电压为电源负电压Vss。第一开关元件T1与第二开关元件T2的控制端c、f与第一开关元件T1的漏极b连接，第一开关元件T1和第二开关元件T2导通；第三开关元件T3、第四开关元件T4、第五开关元件T5工作并将电流源20提供的电流镜像到标准电阻24和熔丝22所在的支路，且标准电阻24和熔丝22所在的支路电流相等。

(a)当熔丝22处于未熔断状态时，熔丝22的电阻小于标准电阻24的电阻，熔丝22上产生的电压降小于标准电阻24上产生的电压降，此时第一开关元件T1的第一通路端a的电压比第二开关元件T2的第一通路端d的电压低，这样的话就导致第一开关元件T1的控制端c与第一通路端a的电压差的绝对值小于第二开关元件T2的控制端f与第一通路端d的电压差的绝对值，由于第二开关元件T2为PMOS管，这可以理解为第二开关元件T2的控制端f的电压相当于被拉低，第二开关元件T2的第二通路端e输出高电平，即第一节点B输出高电平；

(b)当熔丝22处于熔断状态，熔丝22的电阻大于标准电阻24的电阻，熔丝22上产生的电压降大于标准电阻24上产生的电压降，此时第一开关元件T1的第一通路端a的电压比第二开关元件T2的第一通路端d的电压高，这样的话就导致第一开关元件T1的控制端c与第一通路端a的电压差的绝对值大于第二开关元件T2的控制端f与第一通路端d的电压差的绝对值，由于第二开关元件T2为PMOS管，这可以理解为第二开关元件T2的控制端f的电压相当于被拉高，第二开关元件T2的第二通路端e输出低电平，即第一节点B输出低电平。

在另一个应用场景中，请参阅图3，图3为本申请熔丝检测装置另一实施方式的电路示意图。第一开关元件T1′、第二开关元件T2′为NMOS管，第三开关元件T3′、第四开关元件T4′、第五开关元件T5′为PMOS管，第一电源电压V1′小于第二电源电压V2′，在本实施例中，第一电源电压V1′为电源负电压Vss，第二电源电压V2′为电源正电压Vdd。第一开关元件T1′与第二开关元件T2′的控制端c′、f′与第一开关元件T1′的漏极b′连接，第一开关元件T1′和第二开关元件T2′导通；第三开关元件T3′、第四开关元件T4′、第五开关元件T5′工作并将电流源20提供的电流镜像到标准电阻24和熔丝22所在的支路，且标准电阻24和熔丝22所在的支路电流相等。

(a)当熔丝22处于未熔断状态时，熔丝22的电阻小于标准电阻24的电阻，熔丝22上产生的电压降小于标准电阻24上产生的电压降，此时第一开关元件T1′的第一通路端a′的电压比第二开关元件T2′的第一通路端d′的电压高，这样的话就导致第一开关元件T1′的控制端c′与第一通路端a′的电压差小于第二开关元件T2′的控制端f′与第一通路端d′的电压差，由于第二开关元件T2′为NMOS管，这可以理解为第二开关元件T2′的控制端f′的电压相当于被拉高，第二开关元件T2′的第二通路端e′输出低电平，即第一节点B输出低电平；

(b)当熔丝22处于熔断状态，熔丝22的电阻大于标准电阻24的电阻，熔丝22上产生的电压降大于标准电阻24上产生的电压降，此时第一开关元件T1′的第一通路端a′的电压比第二开关元件T2′的第一通路端d′的电压低，这样的话就导致第一开关元件T1′的控制端c′与第一通路端a′的电压差大于第二开关元件T2′的控制端f′与第一通路端d′的电压差，由于第二开关元件T2′为NMOS管，这可以理解为第二开关元件T2′的控制端f′的电压相当于被拉低，第二开关元件T2′的第二通路端e′输出高电平，即第一节点B输出高电平。

通过上述实施方式可以看出，本申请所提供的使用标准电阻24与熔丝22的阻值进行比较的方法，电流源20无需提供大电流，可以设定为较小的值，从而达到降低读取熔丝22状态时所需的电流的目的。

请参阅图4，图4为本申请熔丝状态检测装置另一实施方式的电路示意图。图4是在图2提供的熔丝状态检测装置的基础上引入保护电路，以使得在熔丝状态检测完成后关闭电流源20、标准电阻24、熔丝22所在的支路上的电流。保护电路包括：第六开关元件T6，位于电流源20所在的支路，其第一通路端p与电流源20的第二端202耦接，其第二通路端q接收第二电源电压V2，其控制端r接收读取Read信号；第七开关元件T7，位于标准电阻24所在的支路，其第一通路端s与标准电阻24的第二端242耦接，其第二通路端t接收第二电源电压V2，其控制端u接收读取Read信号；第八开关元件T8，其第一通路端v接收第一电源电压V1，其第二通路端w与第一开关元件T1的控制端c耦接，其控制端x接收读取Read信号。在本实施例中，上述第六开关元件T6、第七开关元件T7为NMOS管，第八开关元件T8为PMOS管。

请继续参阅图4，为使用户能够确定熔丝22当前的状态，本实施例所提供的熔丝状态检测装置还包括状态锁存器42，状态锁存器42可以缓存第一节点B输出的数字逻辑电平，以使用户根据该数据逻辑电平确定熔丝22的状态。在本实施例中，状态锁存器42包括第一输入端420、第二输入端422和输出端424；其中，第一输入端420接收第一节点B的输出电平；第二输入端422接收读取Read信号；读取Read信号处于脉冲时段，输出端424输出此时第一节点B输出的电平；读取Read信号处于非脉冲时段，输出端424输出上一个脉冲周期读取Read信号处于脉冲时段时第一节点B输出的电平。

当读取Read信号处于非脉冲时段，即该熔丝状态检测装置处于无需检测熔丝22的阶段，第一节点B可能输入一浮空的电压至状态锁存器42的第一输入端420，这可能会导致状态锁存器42内部产生静态电流。为避免该情况的发生，请继续参阅图4，本申请所提供的熔丝状态检测装置还包括第九开关元件T9，其第一通路端y接收第一电源电压V1，其第二通路端z与电流源20的第二端202耦接，其控制端接收读取Read信号。在本实施例中，第九开关元件T9为PMOS管。当读取Read信号处于非脉冲时段时，状态锁存器42的第一输入端420接收的电平恒定，从而避免状态锁存器42内部产生静态电流。

请继续参阅图4，下面详细介绍图4所提供的熔丝状态检测装置的工作流程。

在图4中，第一开关元件T1、第二开关元件T2、第八开关元件T8、第九开关元件T9为PMOS管，第三开关元件T3、第四开关元件T4、第五开关元件T5、第六开关元件T6、第七开关元件T7为NMOS管，第一电源电压V1大于第二电源电压V2，例如，第一电源电压V1为电源正电压Vdd，第二电源电压V2为电源负电压Vss。读取Read信号为高电平和低电平组成的脉冲信号，读取Read信号中高电平对应其脉冲。读取Read信号处于脉冲时段(即高电平)，装置处于熔丝状态检测阶段；读取Read信号处于非脉冲时段(即低电平)，装置处于熔丝状态检测完成阶段。

具体而言，当读取Read信号高电平信号，装置处于熔丝状态检测阶段，第六开关元件T6、第七开关元件T7导通，第八开关元件T8、第九开关元件T9截止，第三开关元件T3、第四开关元件T4、第五开关元件T5将电流源20提供的电路镜像到标准电阻24和熔丝22所在的支路，且标准电阻24和熔丝22所在的支路上的电流相等；熔丝22处于未熔断状态，熔丝22的电阻小于标准电阻24的电阻，第一节点B输出高电平(具体分析过程见上方实施例，在此不再赘述)；熔丝22处于熔断状态，熔丝22的电阻大于标准电阻24的电阻，第一节点B输出低电平(具体分析过程见上方实施例，在此不再赘述)；

当读取Read信号为低电平信号，装置处于熔丝状态检测完成阶段，第六开关元件T6、第七开关元件T7截断，以使得电流源20和标准电阻24所在的支路电流为零；第八开关元件T8导通并将第一电源电压V1(即，Vdd)传输至第二开关元件T2的控制端f以及第一开关元件T1的控制端c，由于第一开关元件T1、第二开关元件T2为PMOS管，进而使得第一开关元件T1、第二开关元件T2断开，熔丝22所在的支路的电流为零；第九开关元件T9导通，并将第一电源电压V1(即。Vdd)传输至第五开关元件T5的控制端o，第五开关元件T5的控制端o的电压恒定为第一电源电压V1(即，Vdd)，第五开关元件T5的第一通路端m(即第一节点B)输出一恒定的低电平至状态锁存器42，状态锁存器42内部静态电流为零。

请参阅图5，图5为本申请熔丝状态检测装置另一实施方式的电路示意图。图5是在图3提供的熔丝状态检测装置的基础上引入保护电路(第六开关元件T6′、第七开关元件T7′、第八开关元件T8′)、状态锁存器52、第九开关元件T9′。

在图5中，第一开关元件T1′、第二开关元件T2′、第八开关元件T8′、第九开关元件T9′为NMOS管，第三开关元件T3′、第四开关元件T4′、第五开关元件T5′、第六开关元件T6′、第七开关元件T7′为PMOS管，第一电源电压V1小于第二电源电压V2，例如，第一电源电压V1为电源负电压Vss，第二电源电压V2为电源正电压Vdd。读取Read信号为高电平和低电平组成的脉冲信号，Read信号处于脉冲时段(即低电平)，装置处于熔丝状态检测阶段；读取Read信号处于非脉冲时段(即高电平)，装置处于熔丝状态检测完成阶段。

具体而言，当读取Read信号为低电平信号，装置处于熔丝状态检测阶段，第八开关元件T8′、第九开关元件T9′截止，第六开关元件T6′、第七开关元件T7′导通，第三开关元件T3′、第四开关元件T4′、第五开关元件T5′将电流源20提供的电路镜像到标准电阻24和熔丝22所在的支路，且标准电阻24和熔丝22所在的支路电流相等；熔丝22处于未熔断状态，熔丝22的电阻小于标准电阻24的电阻，第一节点B′输出低电平(具体分析过程见上方实施例，在此不再赘述)；熔丝22处于熔断状态，熔丝22的电阻大于标准电阻24的电阻，第一节点B′输出高电平(具体分析过程见上方实施例，在此不再赘述)；

当读取Read信号为高电平信号，装置处于熔丝状态检测完成阶段，第六开关元件T6′、第七开关元件T7′截断，以使得电流源20和标准电阻24所在的支路电流为零；第八开关元件T8′导通并将第一电源电压V1(即Vss)传输至第二开关元件T2′的控制端f′，由于第一开关元件T2′、第二开关元件T2′为NMOS管，进而使得第一开关元件T1′、第二开关元件T2′断开，熔丝22所在的支路的电流为零；第九开关元件T9′导通，并将第一电源电压V1(即，Vss)传输至第五开关元件T5′的控制端o′，第五开关元件T5′的控制端o′的电压恒定为第一电源电压V1(即，Vss)，第五开关元件T5′的第一通路端m′(即第一节点B′)输出一恒定的高电平至状态锁存器52，状态锁存器52内部静态电流为零。

总而言之，本申请所提供的使用标准电阻与熔丝的阻值进行比较的方法，电流源无需提供大电流，可以设定为较小的值，从而达到降低读取熔丝状态时所需的电流的目的。另外，本申请所提供的熔丝状态检测装置还包括保护电路，该保护电路使得当无需读取熔丝状态时，使电流源、标准电阻和熔丝所在的支路电流为零，即在检测完成后，关断检测装置内部的静态电流。

以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种熔丝状态检测装置，其特征在于，包括：

并联的电流源、标准电阻和熔丝，所述电流源或所述标准电阻或所述熔丝的第一端接收第一电源电压，所述电流源或所述标准电阻或所述熔丝的第二端接收第二电源电压，所述第一电源电压与所述第二电源电压不相等；

第一电流镜，与所述电流源、所述标准电阻和所述熔丝耦接，用于将所述电流源提供的电流镜像到所述标准电阻和所述熔丝各自所在的支路；

比较电路，包括第一开关元件和第二开关元件，其中，所述第一开关元件位于所述标准电阻所在的支路上，其第一通路端与所述标准电阻的第二端耦接，其第二通路端接收所述第二电源电压；所述第二开关元件位于所述熔丝所在的支路上，其第一通路端与所述熔丝的第二端耦接，其第二通路端接收所述第二电源电压，其控制端与所述第一开关元件的控制端耦接；

其中，所述熔丝状态包括熔断状态或未熔断状态，所述第二开关元件的所述第二通路端在所述熔丝处于熔断状态或未熔断状态下的输出电平相反，从而判断出所述熔丝当前所处的状态。

2.根据权利要求1所述的装置，其特征在于，所述第一电流镜包括：

所述第三开关元件，位于所述电流源所在的支路，其第一通路端与所述电流源的第二端耦接，其第二通路端接收所述第二电源电压，其控制端与其第一通路端耦接；

所述第四开关元件，位于所述标准电阻所在的支路，其第一通路端与所述第一开关元件的第二通路端耦接，其第二通路端接收第二电源电压，其控制端与所述第三开关元件的控制端耦接；

所述第五开关元件，位于所述熔丝所在的支路，其第一通路端与所述第二开关元件的第二通路端耦接，其第二通路端接收所述第二电源电压，其控制端与所述第三开关元件的控制端耦接；

其中，检测所述熔丝状态时，所述第一电流镜使得所述标准电阻和所述熔丝所在的支路上流过的电流相等，所述第五开关元件的第一通路端与所述第二开关元件的第二通路端的连接处定义为第一节点，所述熔丝处于熔断状态或未熔断状态下时所述第一节点的输出电平相反。

3.根据权利要求2所述的装置，其特征在于，所述装置还包括保护电路，所述保护电路用于在所述熔丝状态检测完成后关闭所述电流源、所述标准电阻、所述熔丝所在的支路上的电流；所述保护电路包括：

第六开关元件，位于所述电流源所在的支路，其第一通路端与所述电流源的第二端耦接，其第二通路端接收第二电源电压，其控制端接收读取信号；

第七开关元件，位于所述标准电阻所在的支路，其第一通路端与所述标准电阻的第二端耦接，其第二通路端接收第二电源电压，其控制端接收所述读取信号；

第八开关元件，其第一通路端接收第一电源电压，其第二通路端与所述第一开关元件的控制端耦接，其控制端接收所述读取信号。

4.根据权利要求3所述的装置，其特征在于，所述装置还包括：

状态锁存器，包括第一输入端、第二输入端和输出端；其中，所述第一输入端接收所述第一节点的输出电平；所述第二输入端接收所述读取信号；所述读取信号处于脉冲时段，所述输出端输出此时所述第一节点输出的电平；所述读取信号处于非脉冲时段，所述输出端输出上一个脉冲周期所述读取信号处于脉冲时段时所述第一节点输出的电平。

5.根据权利要求4所述的装置，其特征在于，所述装置还包括：

第九开关元件，其第一通路端接收第一电源电压，其第二通路端与所述电流源的所述第二端耦接，其控制端接收所述读取信号，以使得所述读取信号处于非脉冲时段时，所述状态锁存器的所述第一输入端接收的电平恒定。

6.根据权利要求5所述的装置，其特征在于，所述第一、第二、第八、第九开关元件为PMOS管，所述第三、第四、第五、第六、第七开关元件为NMOS管，所述第一电源电压大于所述第二电源电压，所述读取信号中高电平对应其脉冲。

7.根据权利要求6所述的装置，其特征在于，

所述读取信号高电平信号，所述装置处于所述熔丝状态检测阶段，所述第六、第七开关元件导通，所述第八、第九开关元件截止，所述第三、第四、第五元件将所述电流源提供的电路镜像到所述标准电阻和所述熔丝所在的支路；所述熔丝处于未熔断状态，所述熔丝的电阻小于所述标准电阻的电阻，所述第二开关元件的第二通路端输出高电平；所述熔丝处于熔断状态，所述熔丝的电阻大于所述标准电阻的电阻，所述第二开关元件的第二通路端输出低电平；

所述读取信号为低电平信号，所述装置处于所述熔丝状态检测完成阶段，所述第六、第七开关元件截断，以使得所述电流源和所述标准电阻所在的支路电流为零；所述第八开关元件导通并将所述第一电源电压传输至所述第二开关元件的控制端，以使得所述第二开关元件断开，所述熔丝所在的支路的电流为零；所述第九开关元件导通并将所述第一电源电压传输至所述第五开关元件的控制端，以使得所述第一节点输出一恒定的电压值。

8.根据权利要求5所述的装置，其特征在于，所述第一、第二、第八、第九开关元件为NMOS管，所述第三、第四、第五、第六、第七开关元件为PMOS管，所述第一电源电压小于所述第二电源电压，所述读取信号中低电平对应其脉冲。

9.根据权利要求8所述的装置，其特征在于，

所述读取信号为低电平信号，所述装置处于所述熔丝状态检测阶段，所述第八、第九开关元件截止，所述第六、第七开关元件导通，所述第三、第四、第五开关元件将所述电流源提供的电路镜像到所述标准电阻和所述熔丝所在的支路；所述熔丝处于未熔断状态，所述熔丝的电阻小于所述标准电阻的电阻，所述第二开关元件的第二通路端输出低电平；所述熔丝处于熔断状态，所述熔丝的电阻大于所述标准电阻的电阻，所述第二开关元件的第二通路端输出高电平；

所述读取信号为高电平信号，所述装置处于所述熔丝状态检测完成阶段，所述第六、第七开关元件截断，以使得所述电流源和所述标准电阻所在的支路电流为零；所述第八开关元件导通并将所述第一电源电压传输至所述第二开关元件的控制端，以使得所述第二开关元件断开，所述熔丝所在的支路的电流为零；所述第九开关元件导通并将所述第一电源电压传输至所述第五开关元件的控制端，以使得所述第一节点输出一恒定的电压值。

10.根据权利要求1所述的装置，其特征在于，

所述标准电阻的阻值R1、所述熔丝处于未熔断状态下的阻值R2、所述熔丝处于熔断状态下的最小阻值R3，满足以下关系：R2＜R1≤R3。