CN109933120A - 一种电压切换电路及芯片 - Google Patents
一种电压切换电路及芯片 Download PDFInfo
- Publication number
- CN109933120A CN109933120A CN201910180999.5A CN201910180999A CN109933120A CN 109933120 A CN109933120 A CN 109933120A CN 201910180999 A CN201910180999 A CN 201910180999A CN 109933120 A CN109933120 A CN 109933120A
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- drain electrode
- voltage
- tube
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了电压切换电路及芯片，该电压切换电路包括第一输入端、第一使能端、第二使能端、输出端、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，第一PMOS管的源极和第二PMOS管的源极均与第一输入端连接；第一PMOS管的漏极经第一NMOS管与电压切换电路的接地端连接，第一PMOS管的栅极与第二PMOS管的漏极连接；第二PMOS管的漏极经第二NMOS管与接地端连接，第二PMOS管的栅极与第一PMOS管的漏极连接；第一NMOS管的栅极与第一使能端连接，第二NMOS管的栅极与第二使能端连接。
Description
技术领域
本发明涉及电路设计技术领域，更具体地，涉及一种电压切换电路及芯片。
背景技术
反熔丝(Anti-fuse)为一种一次性可编程非挥发性内存(OTP)，广泛应用于各种芯片中。例如可以是传感器芯片、显示驱动器芯片、电源管理芯片、无线射频辨识芯片组(RFID)等。通过在芯片中设置反熔丝，可以提高芯片产量、确保芯片的高效能及提供设计上的弹性。反熔丝具极高阻抗(大于1G欧姆)特性，但是，反熔丝在经一大于6.6V的编程电压进行高压编程之后，其结构发生崩溃，使得反熔丝的阻抗大幅降低至5K～500K的范围。
因此，在反熔丝内存数组的外围电路中，必须有一个高电平切换电路，针对欲编程的反熔丝子数组施加6.6V的高电平电源，再经由行列译码器来决定要编程的反熔丝胞。对于不编程的反熔丝子数组，则施加0V的低电平电源，使其在编程的过程中不会发生崩溃现象。
图1为2*2反熔丝数组的电路结构示意图。电压切换电路HV Switch1输出电压为6.6V，电压切换电路HV Switch2的输出电压为0V。当节点A与节点C为高电平输入、节点B与节点D为低电平输入时，Cell 1的对地开关被选择而开启，反熔丝C1因承受6.6V的高跨压而产生崩溃，编程成功。当节点A与节点C为低电平输入、而节点B与节点D为高电平输入时，Cell 4的对地开关被选择而开启，反熔丝C4因承受0V的低跨压而不会发生崩溃，因此未被编程。由此可知，使用在反熔丝电路中的电压切换电路必须要能承受VPP＝0V～大于6.6V的广电压范围。对一般的半导体制程来说，此电压范围已经超过晶圆厂所保证的安全范围，电路的可靠度将受到严重挑战甚至发生损害。
传统上的作法为使用LDMOS管这种高耐压MOS管来做电压切换电路设计，如图2所示。当PROG为高电平时LDMOS管M1将被开启，电流将从VPP流经R1，透过选择适当的R1值，来决定N1节点的电压使得PMOS管M2可正常开启输出VOUT＝VIN1＝6.6V，当PROG为低电平时M2关闭，此时VM电压将升至6.6V，M2因为是耐高压LDMOS管组件因此可承受VDS＝6.6V。但使用LDMOS需要额外的光罩使得成本提升，而且在电路开启时也会有直流功率损耗，不适用于现今低成本低功耗的芯片设计概念。
图3为另一种传统的设计方式的电路原理图。串迭多颗MOS并使用一个用于输入3.3V电压信号的输入端VIN2来连接NMOS管MN1、NMOS管MN2、PMOS管MP4的栅极，使得电路中每颗MOS管在操作时VGD、VGS、VDS均能落在安全范围中。但此做法直流功率损耗的问题仍旧存在，且NMOS管MN1可能在EN为低电平0V时承受超过4V的VDS，NMOS管MN2可能在EN为高电平时承受超过4V的VDS。
而且上述两种传统做法的输出电压只有0V与6.6V两种，一般反熔丝电路在读取模式时需要另一较低的读取电压源(例如VIN2＝3.3V)施加于反熔丝胞，因此需要额外加装VREAD切换电路让反熔丝电路在读取模式时能正常运行。
发明内容
本发明实施例的一个目的是提供一种低功耗的电压切换电路的技术方案。
根据本发明的第一方面，提供了一种电压切换电路，包括第一输入端、第一使能端、第二使能端、输出端、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极均与所述第一输入端连接；所述第一PMOS管的漏极经所述第一NMOS管与所述电压切换电路的接地端连接，所述第一PMOS管的栅极与所述第二PMOS管的漏极连接；所述第二PMOS管的漏极经所述第二NMOS管与所述接地端连接，所述第二PMOS管的栅极与所述第一PMOS管的漏极连接；所述第一NMOS管的栅极与所述第一使能端连接，所述第二NMOS管的栅极与所述第二使能端连接。
可选的，所述电压切换电路还包括第二输入端和电压选择器，所述电压选择器被设置为将所述第一输入端输入的电压信号和所述第二输入端输入的电压信号中的电压值较大的电压信号输出至第一连接点，所述第一连接点与所述第一PMOS管的源极和所述第二PMOS管的源极连接。
可选的，所述电压选择器包括第三PMOS管和第四PMOS管，所述第三PMOS管的源极与所述第一输入端连接，所述第三PMOS管的栅极与所述第二输入端连接，所述第三PMOS管的漏极与所述第一连接点连接；所述第四PMOS管的源极与所述第二输入端连接，所述第四PMOS管的栅极与所述第一输入端连接，所述第四PMOS管的漏极与所述第一连接点连接。
可选的，所述电压切换电路还包括第一保护模块，所述第一保护模块被设置为拉高所述第一PMOS管的源极的电压、或所述第二PMOS管的源极的电压，使得所述第一PMOS管的栅极和漏极之间的压差、及所述第二PMOS管的栅极和漏极之间的压差均小于或等于预设的第一压差阈值。
可选的，所述第一保护模块包括分压单元、第五PMOS管和第六PMOS管，所述分压单元被设置为将所述第一连接点的电压信号进行分压处理后输出至第二连接点；所述第五PMOS管的源极与所述第一PMOS管的漏极连接，所述第五PMOS管的栅极与所述第二连接点连接，所述第五PMOS管的漏极与所述第一NMOS管的漏极连接；所述第六PMOS管的源极与所述第二PMOS管的漏极连接，所述第六PMOS管的栅极与所述第二连接点连接，所述第六PMOS管的漏极与所述输出端连接。
可选的，所述分压单元包括第七PMOS管和第八PMOS管，所述第七PMOS管的源极与所述第一连接点连接，所述第七PMOS管的栅极和漏极均与所述第二连接点连接；所述第八PMOS管的源极与所述第二连接点连接，所述第八PMOS管的栅极和漏极均与所述接地端连接。
可选的，所述电压切换电路还包括第二保护模块，所述第二保护模块被设置为拉低所述第一NMOS管的漏极的电压、或所述第二NMOS管的漏极的电压，使得所述第一NMOS管的漏极和源极之间的压差、及所述第二NMOS管的漏极和源极之间的压差均小于或等于预设的第二压差阈值。
可选的，所述第二保护模块包括低阈值的第三NMOS管和低阈值的第四NMOS管，所述第三NMOS管的源极与所述第一NMOS管的漏极连接，所述第三NMOS管的漏极与所述第五PMOS管的漏极连接，所述第三NMOS管的栅极与所述第二连接点连接；所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的漏极与所述第六PMOS管的漏极、及所述输出端连接，所述第四NMOS管的栅极与所述第二连接点连接。
可选的，所述电压切换电路还包括反相器，所述反相器连接在所述第一使能端和所述第二使能端之间。
根据本发明的第二方面，提供了一种芯片，包括根据本发明第一方面所述的电压切换电路。
可选的，所述芯片还包括反熔丝，所述反熔丝连接在所述电压切换电路的输出端和接地端之间。
本发明的一个有益效果在于，通过本实施例的电压切换电路，可以通过第一使能端EN1和第二使能端EN2输入相应的使能信号，使得输出端VOUT输出0V低电平的电压信号或者是由第一输入端VIN1输入的电压信号。而且，该电压切换电路中没有设置电阻等耗能元件，因此，该切换电路在切换后的状态下，没有功率损耗。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为现有的反熔丝阵列的示意图；
图2为现有的电压切换电路的第一个例子的电路原理图；
图3为现有的电压切换电路的第二个例子的电路原理图；
图4为根据本发明实施例的电压切换电路的第一个例子的电路原理图；
图5为根据本发明实施例的电压切换电路的第一个例子的示意性原理框图；
图6为根据本发明实施例的电压切换电路的第二个例子的电路原理图；
图7为根据本发明实施例的电压切换电路的第二个例子的示意性原理框图；
图8为根据本发明实施例的电压切换电路的第三个例子的电路原理图；
图9为根据本发明实施例的电压切换电路的第四个例子的电路原理图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
<电压切换电路>
图4为根据本发明实施例的电压切换电路的电路原理图。
根据图4所示，该电压切换电路包括第一输入端VIN1、第一使能端EN1、第二使能端EN2、输出端VOUT、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2。
第一PMOS管MP1的源极和第二PMOS管MP2的源极均与第一输入端VIN1连接。第一PMOS管MP1的漏极经第一NMOS管MN1与该电压切换电路的接地端GND连接，第一PMOS管MP1的栅极与第二PMOS管MP2的漏极连接。第二PMOS管MP2的漏极经第二NMOS管MN2与接地端GND连接，第二PMOS管MP2的栅极与第一PMOS管MP1的漏极连接。第一NMOS管MN1的栅极与第一使能端EN1连接，第二NMOS管MN2的栅极与第二使能端EN2连接。
第一PMOS管MP1和第二PMOS管MP2构成交叉耦合结构。在第一PMOS管MP1的源极和第二PMOS管MP2的源极输入电压信号的情况下，第一PMOS管MP1的漏极的电平状态和第二PMOS管MP2的漏极的电平状态可以相反。例如，在第一PMOS管MP1的漏极为高电平的情况下，第二PMOS管MP2的漏极为低电平；在第一PMOS管MP1的漏极为低电平的情况下，第二PMOS管MP2的漏极为高电平。
本实施例中的电压值均是相对于接地端GND而言的。高电平可以是大于或等于预设的高电平阈值的电压值。该高电平阈值例如可以是1V，那么，电压值大于或等于1V的电压信号可以是高电平。对应的，本实施例中的低电平例如可以是电压值为0V的电压值。
在如图4所示的实施例中，第一输入端VIN1可以是输入电压值为6.6V或3.3V的电压信号。
在第一使能端EN1输入低电平的使能信号、第二使能端EN2输入高电平的使能信号的情况下，第一NMOS管MN1截止，第二NMOS管MN2导通。输出端VOUT由于第二NMOS管MN2导通，将输出低电平。第一PMOS管MP1的栅极输入低电平导通，第一PMOS管MP1的漏极为高电平。第二PMOS管MP2的栅极输入高电平截止。
在第一使能端EN1输入高电平的使能信号、第二使能端EN2输入低电平的使能信号的情况下，第一NMOS管MN1导通，第二NMOS管MN2截止。第二PMOS管MP2的栅极由于第一NMOS管MN1的导通变为低电平，第二PMOS管MP2导通，第二PMOS管的漏极与源极的电压相同，输出端VOUT的电压与第一输入端VIN1输入的电压相同。
由此可见，通过本实施例的电压切换电路，可以通过第一使能端EN1和第二使能端EN2输入相应的使能信号，使得输出端VOUT输出0V低电平的电压信号或者是由第一输入端VIN1输入的电压信号。而且，该电压切换电路中没有设置电阻等耗能元件，因此，该切换电路在切换后的状态下，没有功率损耗。
进一步地，第一使能端EN1和第二使能端EN2可以是输入电平状态相反的使能信号。例如，可以是在第一使能端EN1输入高电平的使能信号时，第二使能端EN2输入低电平的使能信号；在第一使能端EN1输入低电平的使能信号时，第二使能端EN2输入高电平的使能信号。
因此，在一个例子中，如图5所示，该电压切换电路还可以包括反相器U1，反相器U1可以是连接在第一使能端EN1和第二使能端EN2之间。例如，可以是第一使能端EN1与反相器U1的输入引脚连接，第二使能端EN2与反相器U1的输出引脚连接。再例如，可以是第一使能端EN1与反相器U1的输出引脚连接，第二使能端EN2与反相器U1的输入引脚连接。那么，仅在反相器U1的输入引脚连接的使能端输入第一使能信号，另一使能端将可以通过反相器U1输入与该第一使能信号相反的第二使能信号。
这样，通过反相器U1来实现第一使能端EN1和第二使能端EN2相反的电平状态，可以通过一个使能信号控制该电压切换电路实现输出电压信号的切换，便于控制，还可以避免误操作的发生。
在一个例子中，如图5所示，该电压切换电路还可以包括第二输入端VIN2和电压选择器U2，电压选择器U2被设置为将第一输入端VIN1输入的电压信号和第二输入端VIN2输入的电压信号中的电压值较大的电压信号输出至第一连接点P1，第一连接点P1与第一PMOS管MP1的源极和第二PMOS管MP2的源极连接。
在第一输入端VIN1输入的电压信号的电压值大于第二输入端VIN2输入的电压信号的电压值的情况下，该电压选择器U2可以是将第一输入端VIN1输入的电压信号输出至第一连接点P1。在第二输入端VIN2输入的电压信号的电压值大于第一输入端VIN1输入的电压信号的电压值的情况下，该电压选择器U2可以是将第二输入端VIN2输入的电压信号输出至第一连接点P1。
例如，第一输入端VIN1可以是输入3.3V的电压信号，第二输入端VIN2可以是输入6.6V或者0V的电压信号。那么，在第二输入端VIN2输入6.6V的电压信号的情况下，电压选择器U2可以是将6.6V的电压信号输出至第一连接点P1。在第二输入端VIN2输入0V的电压信号的情况下，电压选择器U2可以是将3.3V的电压信号输出至第一连接点P1。这样，在第一输入端VIN1和第二输入端VIN2输入电压信号的情况下，第一PMOS管MP1和第二PMOS管MP2的源极可以输入6.6V或者3.3V的电压信号。
在一个例子中，该电压选择器U2可以包括如图6所示的第三PMOS管MP3和第四PMOS管MP4。第三PMOS管MP3的源极与第一输入端VIN1连接，第三PMOS管MP3的栅极与第二输入端VIN2连接，第三PMOS管MP3的漏极与第一连接点P1连接；第四PMOS管MP4的源极与第二输入端VIN2连接，第四PMOS管MP4的栅极与第一输入端VIN1连接，第四PMOS管MP4的漏极与第一连接点P1连接。
仅通过第三PMOS管MP3和第四PMOS管MP4实现电压选择器U2的高电压信号的选择功能，可以进一步降低该电压切换电路的功耗。
而且，通过本实施例的电压切换电路，能够实现三种电压信号(例如电压值可以为6.6V、3.3V、0V)的切换输出，可以增加该电压切换电路的使用范围。在现今制程不断演进的包含反熔丝的芯片中能够有更灵活的搭配运用，不需再额外搭配电路。
在第一连接点P1的电压值为6.6V的情况下，如果第一NMOS管导通，会将第一PMOS管MP1的漏极的电压拉低至0V，进而第二PMOS管MP2导通会将第一PMOS管MP1的栅极的电压值拉高至6.6V，那么，第一PMOS管MP1的栅极和漏极之间的压差为6.6V。如果第二NMOS管导通，会将第二PMOS管MP2的电压会被拉低至0V，进而第一PMOS管MP1导通会将第二PMOS管MP2的栅极电压拉高至6.6V，那么，第二PMOS管MP2的栅极和漏极之间的压差为6.6V。
PMOS管的栅极和漏极之间的压差过大，会使得PMOS管永久性损坏的机会大幅增加。因此，该电压切换电路还可以包括如图5所示的第一保护模块U3，第一保护模块U3被设置为拉高第一PMOS管MP1的源极的电压、或第二PMOS管MP2的源极的电压，使得第一PMOS管MP1的栅极和漏极之间的压差、及第二PMOS管MP2的栅极和漏极之间的压差均小于或等于预设的第一压差阈值。
其中，第一压差阈值可以是根据第一PMOS管MP1和第二PMOS管MP2的栅极和漏极之间可承受的压差来确定。例如，该第一压差阈值可以是3.3V。
具体的，该第一保护模块U3可以包括如图7所示的分压单元U31、第五PMOS管MP5和第六PMOS管MP6，分压单元U31被设置为将第一连接点P1的电压信号进行分压处理后输出至第二连接点P2。在第一连接点P1的电压值为6.6V的情况下，第二连接点P2的电压值可以为3.3V。在第一连接点P1的电压值为3.3V的情况下，第二连接点P2的电压值可以为1.65V。
第五PMOS管MP5的源极与第一PMOS管MP1的漏极连接，第五PMOS管MP5的栅极与第二连接点P2连接，第五PMOS管MP5的漏极与第一NMOS管MN1的漏极连接。第六PMOS管MP6的源极与第二PMOS管MP2的漏极连接，第六PMOS管MP6的栅极与第二连接点P2连接，第六PMOS管MP6的漏极与输出端VOUT连接。
例如，在第一连接点P1的电压值为6.6V，第二PMOS管MP2的漏极为高电平(即电压值为6.6V)，第一PMOS管MP1的漏极为低电平(即电压值为0V)的情况下，如果第一使能端EN1输入低电平，第二使能端EN2输入高电平，第一NMOS管MN1截止，第二NMOS管导通，使得第二PMOS管MP2的漏极的电压值被下拉至略高于第二连接点P2的电压值3.3V时，第六PMOS管MP6截止，使得第二PMOS管MP2的漏极的电压停留在略高于3.3V的值上，而不会被下拉至0V。此时，第二PMOS管MP2的栅极和漏极之间的压差小于3.3V。因此，可以保护第二PMOS管MP2不会因为栅极和漏极之间电压过大造成损坏。
在第一连接点P1的电压值为6.6V，第二PMOS管MP2的漏极为电平(即电压值为0V)，第一PMOS管MP1的漏极为高电平(即电压值为6.6V)的情况下，如果第一使能端EN1输入低电平，第二使能端EN2输入高电平，第一NMOS管MN1截止，第二NMOS管导通，使得不会对该电压切换电路造成影响。
在第一连接点P1的电压值为6.6V，第二PMOS管MP2的漏极为高电平(即电压值为6.6V)，第一PMOS管MP1的漏极为低电平(即电压值为0V)的情况下，如果第一使能端EN1输入高电平，第二使能端EN2输入低电平，第一NMOS管MN1导通，第二NMOS管截止，使得不会对该电压切换电路造成影响。
在第一连接点P1的电压值为6.6V，第二PMOS管MP2的漏极为低电平(即电压值为0V)，第一PMOS管MP1的漏极为高电平(即电压值为6.6V)的情况下，如果第一使能端EN1输入高电平，第二使能端EN2输入低电平，第一NMOS管MN1导通，第二NMOS管截止，使得第一PMOS管MP1的漏极的电压值被下拉至略高于第二连接点P2的电压值3.3V时，第五PMOS管MP5截止，使得第一PMOS管MP1的漏极的电压停留在略高于3.3V的值上，而不会被下拉至0V。此时，第一PMOS管MP1的栅极和漏极之间的压差小于3.3V。因此，可以保护第一PMOS管MP1不会因为栅极和漏极之间电压过大造成损坏。
在一个例子中，该分压单元U31可以包括两个电阻，这两个电阻串联连接在第一连接点P1和接地端GND之间，且两个电阻之间的电位点与第二连接点连接。
在另一个例子中，如图8所示，该分压单元U31还可以包括第七PMOS管MP7和第八PMOS管MP8，第七PMOS管MP7的源极与第一连接点P1连接，第七PMOS管MP7的栅极和漏极均与第二连接点P2连接；第八PMOS管MP8的源极与第二连接点P2连接，第八PMOS管MP8的栅极和漏极均与接地端GND连接。
本实施例中通过两个PMOS管来实现分压单元，由于PMOS管相对于电阻具有低功耗、尺寸小的特性，可以减小分压单元的尺寸，降低分压单元的功耗。
在第一连接点P1的电压值为6.6V，第二PMOS管MP2的漏极为高电平(即电压值为6.6V)，第一PMOS管MP1的漏极为低电平(即电压值为0V)的情况下，如果第一使能端EN1输入低电平，第二使能端EN2输入高电平，第二PMOS管MP2的漏极的电压值被下拉至略高于第二连接点P2的电压值3.3V，那么，第一PMOS管MP1的栅极的电压值与第二PMOS管MP2的漏极的电压值相同，均为略高于3.3V，第一PMOS管MP1的源极的电压值为6.6V，第一PMOS管MP1导通。此时，第五PMOS管MP5的源极电压值为6.6V，第五PMOS管MP5的栅极的电压值为3.3V，第五PMOS管MP5导通，使得第五PMOS管MP5的漏极的电压值为6.6V，因此，第一NMOS管MN1的漏极的电压值为6.6V，第一NMOS管MN1的源极的电压值为0V，第一NMOS管MN1的漏极和源极之间的压差为6.6V。
在第一连接点P1的电压值为6.6V，第二PMOS管MP2的漏极为低电平(即电压值为0V)，第一PMOS管MP1的漏极为高电平(即电压值为6.6V)的情况下，如果第一使能端EN1输入高电平，第二使能端EN2输入低电平，第一PMOS管MP1的漏极的电压值被下拉至略高于第二连接点P2的电压值3.3V，那么，第二PMOS管MP2的栅极的电压值与第一PMOS管MP1的漏极的电压值相同，均为略高于3.3V，第二PMOS管MP2的源极的电压值为6.6V，第二PMOS管MP2导通。此时，第六PMOS管MP6的源极电压值为6.6V，第六PMOS管MP6的栅极的电压值为3.3V，第六PMOS管MP6导通，使得第六PMOS管MP6的漏极的电压值为6.6V，因此，第二NMOS管MN2的漏极的电压值为6.6V，第二NMOS管MN2的源极的电压值为0V，第二NMOS管MN2的漏极和源极之间的压差为6.6V。
NMOS管的漏极和源极之间的压差过大，会使得NMOS管永久性损坏的机会大幅增加。因此，该电压切换电路还可以包括如图5所示的第二保护模块U4。第二保护模块U4被设置为拉低第一NMOS管MN1的漏极的电压、或第二NMOS管MN2的漏极的电压，使得第一NMOS管MN1的漏极和源极之间的压差、及第二NMOS管MN2的漏极和源极之间的压差均小于或等于预设的第二压差阈值。
其中，第二压差阈值可以是根据第一NMOS管MN1和第二NMOS管MN2的漏极和源极之间可承受的压差来确定。例如，该第二压差阈值可以是3.3V。
具体的，第二保护模块U4可以包括如图9所示的低阈值的第三NMOS管MN3和低阈值的第四NMOS管MN4。第三NMOS管MN3的源极与第一NMOS管MN1的漏极连接，第三NMOS管MN3的漏极与第五PMOS管MP5的漏极连接，第三NMOS管MN的栅极与第二连接点P2连接。第四NMOS管MN4的源极与第二NMOS管MN2的漏极连接，第四NMOS管MN4的漏极与第六PMOS管MP6的漏极、及输出端VOUT连接，第四NMOS管MN4的栅极与第二连接点P2连接。
第三NMOS管MN3和第四NMOS管MN4可以是Native NMOS管，Native NMOS管的特性为NMOS管的阈值电压略小于0。采用Native NMOS管来实现第二保护模块U4，可以提供更加优越的电路可靠性。而且，Native NMOS管存在于一般半导体制程中，不用额外光罩费用，因此可以大幅降低生产成本。
例如，在第一连接点P1的电压值为6.6V，第二PMOS管MP2的漏极为高电平(即电压值为6.6V)，第一PMOS管MP1的漏极为低电平(即电压值为0V)的情况下，如果第一使能端EN1输入低电平，第二使能端EN2输入高电平，第二PMOS管MP2的漏极的电压值被下拉至略高于第二连接点P2的电压值3.3V，第一PMOS管MP1和第五PMOS管MP5导通，第五PMOS管MP5的漏极的电压值为6.6V。第三NMOS管MN3的阈值电压为Vth3≈0V，第三NMOS管MN3的栅极的电压值VG3为3.3V，那么，第三NMOS管MN3的源极的电压值VS3＝VG3-Vth3，且VS3接近3.3V。因此，第一NMOS管MN1的漏极和源极之间的压差、及第三NMOS管MN3的漏极和源极之间的压差均为3.3V。因此，可以保护第一NMOS管MN1不会因为漏极和源极之间电压过大造成损坏。而且，第三NMOS管MN3也不会因为漏极和源极之间电压过大造成损坏。
再例如，在第一连接点P1的电压值为6.6V，第二PMOS管MP2的漏极为低电平(即电压值为0V)，第一PMOS管MP1的漏极为高电平(即电压值为6.6V)的情况下，如果第一使能端EN1输入高电平，第二使能端EN2输入低电平，第一PMOS管MP1的漏极的电压值被下拉至略高于第二连接点P2的电压值3.3V，第二PMOS管MP2和第六PMOS管MP6导通，第六PMOS管MP6的漏极电压值为6.6V。第四NMOS管MN4的阈值电压为Vth4≈0V，第四NMOS管MN4的栅极的电压值VG4为3.3V，那么，第四NMOS管MN4的源极的电压值VS4＝VG4-Vth4，且VS4接近3.3V。因此，第二NMOS管MN2的漏极和源极之间的压差、及第四NMOS管MN4的漏极和源极之间的压差均为3.3V。因此，可以保护第二NMOS管MN2不会因为漏极和源极之间电压过大造成损坏。而且，第四NMOS管MN4也不会因为漏极和源极之间电压过大造成损坏。
这样，通过本实施例的电压切换电路，可以保证每个MOS管都工作在安全范围内，不会因为栅极和漏极之间的压差、或者漏极和源极之间的压差过大而造成损坏。
<芯片>
本发明还提供了一种芯片，该芯片可以包括前述的电压切换电路。该芯片例如可以是传感器芯片、显示驱动器芯片、电源管理芯片、无线射频辨识芯片组(RFID)等。
在一个例子中，该芯片还可以包括反熔丝，反熔丝可以是连接在电压切换电路的输出端VOUT和接地端GND之间。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本发明的范围由所附权利要求来限定。
Claims (10)
1.一种电压切换电路，其特征在于，包括第一输入端、第一使能端、第二使能端、输出端、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极均与所述第一输入端连接；所述第一PMOS管的漏极经所述第一NMOS管与所述电压切换电路的接地端连接，所述第一PMOS管的栅极与所述第二PMOS管的漏极连接；所述第二PMOS管的漏极经所述第二NMOS管与所述接地端连接，所述第二PMOS管的栅极与所述第一PMOS管的漏极连接；所述第一NMOS管的栅极与所述第一使能端连接，所述第二NMOS管的栅极与所述第二使能端连接。
2.根据权利要求1所述的电压切换电路，其特征在于，所述电压切换电路还包括第二输入端和电压选择器，所述电压选择器被设置为将所述第一输入端输入的电压信号和所述第二输入端输入的电压信号中的电压值较大的电压信号输出至第一连接点，所述第一连接点与所述第一PMOS管的源极和所述第二PMOS管的源极连接。
3.根据权利要求1所述的电压切换电路，其特征在于，所述电压选择器包括第三PMOS管和第四PMOS管，所述第三PMOS管的源极与所述第一输入端连接，所述第三PMOS管的栅极与所述第二输入端连接，所述第三PMOS管的漏极与所述第一连接点连接；所述第四PMOS管的源极与所述第二输入端连接，所述第四PMOS管的栅极与所述第一输入端连接，所述第四PMOS管的漏极与所述第一连接点连接。
4.根据权利要求1所述的电压切换电路，其特征在于，所述电压切换电路还包括第一保护模块，所述第一保护模块被设置为拉高所述第一PMOS管的源极的电压、或所述第二PMOS管的源极的电压，使得所述第一PMOS管的栅极和漏极之间的压差、及所述第二PMOS管的栅极和漏极之间的压差均小于或等于预设的第一压差阈值。
5.根据权利要求4所述的电压切换电路，其特征在于，所述第一保护模块包括分压单元、第五PMOS管和第六PMOS管，所述分压单元被设置为将所述第一连接点的电压信号进行分压处理后输出至第二连接点；所述第五PMOS管的源极与所述第一PMOS管的漏极连接，所述第五PMOS管的栅极与所述第二连接点连接，所述第五PMOS管的漏极与所述第一NMOS管的漏极连接；所述第六PMOS管的源极与所述第二PMOS管的漏极连接，所述第六PMOS管的栅极与所述第二连接点连接，所述第六PMOS管的漏极与所述输出端连接。
6.根据权利要求5所述的电压切换电路，其特征在于，所述分压单元包括第七PMOS管和第八PMOS管，所述第七PMOS管的源极与所述第一连接点连接，所述第七PMOS管的栅极和漏极均与所述第二连接点连接；所述第八PMOS管的源极与所述第二连接点连接，所述第八PMOS管的栅极和漏极均与所述接地端连接。
7.根据权利要求5所述的电压切换电路，其特征在于，所述电压切换电路还包括第二保护模块，所述第二保护模块被设置为拉低所述第一NMOS管的漏极的电压、或所述第二NMOS管的漏极的电压，使得所述第一NMOS管的漏极和源极之间的压差、及所述第二NMOS管的漏极和源极之间的压差均小于或等于预设的第二压差阈值。
8.根据权利要求7所述的电压切换电路，其特征在于，所述第二保护模块包括低阈值的第三NMOS管和低阈值的第四NMOS管，所述第三NMOS管的源极与所述第一NMOS管的漏极连接，所述第三NMOS管的漏极与所述第五PMOS管的漏极连接，所述第三NMOS管的栅极与所述第二连接点连接；所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的漏极与所述第六PMOS管的漏极、及所述输出端连接，所述第四NMOS管的栅极与所述第二连接点连接。
9.根据权利要求1所述的电压切换电路，其特征在于，所述电压切换电路还包括反相器，所述反相器连接在所述第一使能端和所述第二使能端之间。
10.一种芯片，其特征在于，包括根据权利要求1-9中任一项所述的电压切换电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910180999.5A CN109933120A (zh) | 2019-03-11 | 2019-03-11 | 一种电压切换电路及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910180999.5A CN109933120A (zh) | 2019-03-11 | 2019-03-11 | 一种电压切换电路及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109933120A true CN109933120A (zh) | 2019-06-25 |
Family
ID=66986650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910180999.5A Pending CN109933120A (zh) | 2019-03-11 | 2019-03-11 | 一种电压切换电路及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109933120A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110320957A (zh) * | 2019-08-05 | 2019-10-11 | 北京中科银河芯科技有限公司 | 一种电压选择电路 |
| CN112825002A (zh) * | 2019-11-21 | 2021-05-21 | 中芯国际集成电路制造(上海)有限公司 | 基准电流源电路 |
| TWI772137B (zh) * | 2020-08-10 | 2022-07-21 | 聯發科技股份有限公司 | 高速電路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559464A (en) * | 1993-07-06 | 1996-09-24 | Seiko Epson Corporation | Signal voltage level conversion circuit and output buffer circuit |
| US6642769B1 (en) * | 2002-07-23 | 2003-11-04 | Faraday Technology Corporation | High speed voltage level shifter with a low input voltage |
| US20110096068A1 (en) * | 2009-10-22 | 2011-04-28 | Yoon-Kyung Choi | Level shifter |
| CN106251815A (zh) * | 2015-06-12 | 2016-12-21 | 硅工厂股份有限公司 | 电平移位器和源极驱动器集成电路 |
| CN207638634U (zh) * | 2018-01-09 | 2018-07-20 | 深圳市锐骏半导体股份有限公司 | 一种nmos管高端开关驱动电路 |
-
2019
- 2019-03-11 CN CN201910180999.5A patent/CN109933120A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559464A (en) * | 1993-07-06 | 1996-09-24 | Seiko Epson Corporation | Signal voltage level conversion circuit and output buffer circuit |
| US6642769B1 (en) * | 2002-07-23 | 2003-11-04 | Faraday Technology Corporation | High speed voltage level shifter with a low input voltage |
| US20110096068A1 (en) * | 2009-10-22 | 2011-04-28 | Yoon-Kyung Choi | Level shifter |
| CN106251815A (zh) * | 2015-06-12 | 2016-12-21 | 硅工厂股份有限公司 | 电平移位器和源极驱动器集成电路 |
| CN207638634U (zh) * | 2018-01-09 | 2018-07-20 | 深圳市锐骏半导体股份有限公司 | 一种nmos管高端开关驱动电路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110320957A (zh) * | 2019-08-05 | 2019-10-11 | 北京中科银河芯科技有限公司 | 一种电压选择电路 |
| CN112825002A (zh) * | 2019-11-21 | 2021-05-21 | 中芯国际集成电路制造(上海)有限公司 | 基准电流源电路 |
| CN112825002B (zh) * | 2019-11-21 | 2022-10-25 | 中芯国际集成电路制造(上海)有限公司 | 基准电流源电路 |
| TWI772137B (zh) * | 2020-08-10 | 2022-07-21 | 聯發科技股份有限公司 | 高速電路 |
| US11632110B2 (en) | 2020-08-10 | 2023-04-18 | Mediatek Inc. | High speed circuit with driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109933120A (zh) | 一种电压切换电路及芯片 | |
| US7271988B2 (en) | Method and system to protect electrical fuses | |
| CN102655409B (zh) | 二级式后端驱动器 | |
| CN100547926C (zh) | 接高及接低电路、系统及相关的半导体装置 | |
| CN103091526B (zh) | 电压检测电路 | |
| CN104145391B (zh) | 用于差分输入/输出接口的电涌保护 | |
| CN101626154A (zh) | 集成电路esd全芯片防护电路 | |
| CN109799374A (zh) | 感测放大器 | |
| CN103269217B (zh) | 输出缓冲器 | |
| US7764108B2 (en) | Electrical fuse circuit | |
| CN101620889B (zh) | 熔丝感应电路 | |
| CN106300248B (zh) | 一种电流控制方式的欠压保护电路 | |
| CN107294516A (zh) | 一种无静态功耗的上电复位电路 | |
| CN107240913A (zh) | 静电放电保护 | |
| CN104020339A (zh) | 一种可编程电流检测电路 | |
| CN208971379U (zh) | 一种防过冲保护电路 | |
| CN207074996U (zh) | 接口电路和电子设备 | |
| CN108932408A (zh) | 一种使能信号控制电路及一种芯片 | |
| CN108768382A (zh) | 输入缓冲器及具有其的芯片 | |
| US20120250235A1 (en) | Interface module with protection circuit and electronic device | |
| CN112764451B (zh) | 一种提高逻辑输入端口耐压的保护电路 | |
| CN100505102C (zh) | 熔丝修整电路与其操作方法 | |
| CN103219044A (zh) | 非易失性存储装置的读出电路 | |
| CN110401168A (zh) | 抗干扰电路及空调器 | |
| CN108255753A (zh) | I/o接收机及其接收电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200604 Address after: 261061 building 10, Geer phase II Industrial Park, No. 102, Ronghua Road, Ronghua community, Xincheng street, high tech Zone, Weifang City, Shandong Province Applicant after: Weifang goer Microelectronics Co.,Ltd. Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268 Applicant before: GOERTEK Inc. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190625 |