CN112825002A - 基准电流源电路 - Google Patents

基准电流源电路 Download PDF

Info

Publication number
CN112825002A
CN112825002A CN201911171501.5A CN201911171501A CN112825002A CN 112825002 A CN112825002 A CN 112825002A CN 201911171501 A CN201911171501 A CN 201911171501A CN 112825002 A CN112825002 A CN 112825002A
Authority
CN
China
Prior art keywords
voltage
pmos
drain
electrode
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911171501.5A
Other languages
English (en)
Other versions
CN112825002B (zh
Inventor
张帅
刘飞
唐华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911171501.5A priority Critical patent/CN112825002B/zh
Publication of CN112825002A publication Critical patent/CN112825002A/zh
Application granted granted Critical
Publication of CN112825002B publication Critical patent/CN112825002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

一种基准电流源电路，所述基准电流源电路电流产生电路，包括：第一PMOS管，与所述第一PMOS管串联连接的第一NMOS管，与所述第一PMOS管栅极连接的第二PMOS管，以及与所述第二PMOS管串联连接的第二NMOS管；第一电压调整电路，与所述电流产生电路连接，适于在所述第二PMOS管的漏极电压变化时，通过调整所述第二NMOS管的源极电压，使得所述第一PMOS管漏极的电压值与所述第二PMOS管漏极的电压值相等；第二电压调整电路，与所述电流产生电路连接，适于在所述第二PMOS管的漏极电压变化时，通过调整所述第一NMOS管的源极电压，使得所述第一PMOS管漏极的电压值与所述第二PMOS管漏极的电压值相等。应用上述方案，可以改善基准电流源的灵敏度特性。

Description

基准电流源电路
技术领域
本发明的实施例电流源技术领域，具体涉及一种基准电流源电路。
背景技术
在跨导放大器及运算放大器等常用模拟集成电路中，基准电流源是很重要的组成部分。基站电流源可以为模拟集成电路中的其它其他电路提供偏置电流。
在实际应用中，需要尽量避免基准电流源中出现电流不匹配的情况，以使得基准电流源的输出电流保持稳定，由此才能后满足对基准电流源灵敏度特性的要求。
然而，现有的基准电流源的灵敏度特性仍然较差。
发明内容
本发明解决的技术问题是如何改善基准电流源的灵敏度特性。
为解决上述技术问题，本发明实施例提供一种基准电流源电路，所述基准电流源电路，包括：电流产生电路，包括：第一PMOS管，与所述第一PMOS管串联连接的第一NMOS管，与所述第一PMOS管栅极连接的第二PMOS管，以及与所述第二PMOS管串联连接的第二NMOS管；第一电压调整电路，与所述电流产生电路连接，适于在所述第二PMOS管的漏极电压变化时，通过调整所述第二NMOS管的源极电压，使得所述第一PMOS管漏极的电压值与所述第二PMOS管漏极的电压值相等；第二电压调整电路，与所述电流产生电路连接，适于在所述第二PMOS管的漏极电压变化时，通过调整所述第一NMOS管的源极电压，使得所述第一PMOS管漏极的电压值与所述第二PMOS管漏极的电压值相等。
可选地，所述第一电压调整电路，输入端与所述第二PMOS管漏极连接，输出端与所述第一NMOS管的栅极及源极连接，适于检测所述第二PMOS管漏极的电压，并将所述第二PMOS管漏极电压的变化反馈至所述第一NMOS管的栅极，同时调整所述第二NMOS管源极的电压，以调整所述第一PMOS管的漏极电压。
可选地，所述第一电压调整电路，包括：第三PMOS管及第三NMOS管；其中：
所述第三PMOS管的栅极与所述第二PMOS管的漏极连接；所述第三PMOS管的漏极与所述第三NMOS管的栅极和漏极连接；所述第三PMOS管的源极与电源电压输出端连接；所述第三NMOS管的源极与所述第二NMOS管的源极连接。
可选地，所述第二电压调整电路，输入端与所述第二PMOS管漏极连接，输出端与所述第二NMOS管的栅极及源极连接，适于检测所述第二PMOS管漏极的电压，并将所述第二PMOS管漏极电压的变化反馈至所述第二NMOS管的栅极，同时调整所述第一NMOS管源极的电压，以调整所述第二PMOS管的漏极电压。
可选地，所述第二电压调整电路包括：第四PMOS管及第四NMOS管；其中：
所述第四PMOS管的栅极与所述第二PMOS管的漏极连接；所述第四PMOS管的漏极与所述第四NMOS管的栅极和漏极连接；所述第四PMOS管的源极与电源电压输出端连接；所述第四NMOS管的源极与所述第一NMOS管的源极连接。
可选地，所述基准电流源电路中，所有PMOS管的宽长比相同。
可选地，所述基准电流源电路中，所有NMOS管的宽长比相同。
可选地，所述基准电流源电路中，所有MOS管的宽长比相同，且均为5:1。
可选地，所述第一PMOS管的栅极与漏极连接；所述第一PMOS管的源极及所述第二PMOS管的源极均与电源电压输出端连接。
可选地，所述电流产生电路还包括：第一三极管，第一电阻及第二三极管；其中：所述第一三极管的基极与集电极，与所述第一NMOS管的源极连接；所述第一三极管的发射极接地；所述第一电阻的一端与所述第二NMOS管的源极连接，另一端与所述第二三极管的基极与集电极连接；所述第二NMOS管的发射极接地。
可选地，所述第二三极管的数量为两个以上，且尺寸相同；所述两个以上的所述第二三极管之间并联连接。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
采用上述方案，通过第一电压调整电路来调整电流产生电路中第二NMOS管源极的电压，同时，通过第二电压调整电路来调整电流产生电路中第一NMOS管源极的电压，也就是同时通过不同的电压调整电路来分别对第一NMOS管及第二NMOS管源极的电压进行调整，可以使得第一PMOS管漏极的电压值与第二PMOS管漏极的电压值相等，由此可以在电源电压发生变化时，更好地保持基准电流源电路输出电流的稳定性，有效改善基准电流源的灵敏度特性。
附图说明
图1是一种基准电流源的电路结构示意图；
图2是本发明实施例中一种基准电流源的电路结构示意图；
图3是对图1及图2中示出的基准电流源进行灵敏度特性仿真的结果示意图。
具体实施方式
图1为现有技术中一种基准电流源的电路结构示意图。参照图1，所述基准电流源电路1包括NMOS管M1、M2及M5，PMOS管M3、M4及M6，一个三极管Q1以及若干个并联连接的三极管Q2。
其中，NMOS管M1，NMOS管M2，PMOS管M3及PMOS管M4构成电流镜，PMOS管M3及PMOS管M4的栅极连接，源极均与电源电压输出端Vdd连接。PMOS管M3的漏极与NMOS管M1的漏极连接，PMOS管M4的漏极与NMOS管M2的漏极连接。PMOS管M3的栅极和漏极连接，构成二极管。NMOS管M1的栅极与NMOS管M2的栅极连接。NMOS管M1的漏极与三极管Q1的基极和集电极连接。NMOS管M2的漏极与电阻R1连接。电阻R1的另一端与三极管Q2的基极和集电极连接。
NMOS管M5的栅极与漏极，与NMOS管M2的栅极连接。NMOS管M5的源极与NMOS管M2的源极连接。PMOS管M6的栅极与PMOS管M4的漏极连接。PMOS管M6的漏极与NMOS管M5的漏极连接。PMOS管M6的源极与电源电压VDD连接。
PMOS管M6可以检测PMOS管M4漏极的电压(即D点的电压)，并经NMOS管M5将PMOS管M4的漏极电压变化反馈回NMOS管M2的栅极，从而实现对PMOS管M4漏极的电压的调整，使得VC＝VD，消除电流不匹配，改善基准电流源电路的电流灵敏度特性。
然而，在上述基准电流源电路1中，在PMOS管M4漏极的电压因电源电压变化而发生变化时，由于NMOS管M5的源极与NMOS管M2的源极连接，会使得流过电阻R1的电流的变化量会大于NMOS管M1源极电流的变化量，NMOS管M1及PMOS管M3所在的支路，与NMOS管M2及PMOS管M4所在的支路，二者电流不匹配，会使得基准电流源电路1输出电流的灵敏度值较高，难以满足对基准电流源灵敏度特性的要求。
针对上述问题，本发明实施例提供了一种基准电流源电路，在所述基准电流源电路中，同时通过不同的电压调整电路来分别对第一NMOS管及第二NMOS管源极的电压进行调整，可以使得第一PMOS管漏极的电压值与第二PMOS管漏极的电压值相等，由此可以在电源电压发生变化时，更好地保持基准电流源电路输出电流的稳定性，有效改善基准电流源的灵敏度特性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
参照图2，本发明实施例提供了一种基准电流源电路2，所述基准电流源电路2可以包括：电流产生电路21，第一电压调整电路22及第二电压调整电路23。其中：
所述电流产生电路21，适于输出电流。所述电流产生电路21可以包括：第一PMOS管P1，与所述第一PMOS管P1串联连接的第一NMOS管N1，与所述第一PMOS管P1栅极连接的第二PMOS管P2，以及与所述第二PMOS管P2串联连接的第二NMOS管N2。
所述第一电压调整电路22，与所述电流产生电路21连接，适于在所述第二PMOS管P2的漏极电压变化时，通过调整所述第一NMOS管N1的源极电压，使得所述第一PMOS管P1漏极的电压值VD与所述第二PMOS管P2漏极的电压值相等。
第二电压调整电路23，与所述电流产生电路21连接，适于在所述第二PMOS管P2的漏极电压变化时，通过调整所述第二NMOS管N2的源极电压，使得所述第二NMOS管N2漏极的电压值VD与所述第一PMOS管P1漏极的电压值VC相等，即使得VC＝VD。
在实际应用中，随着器件尺寸的缩小，短沟道效应会使得基准电流源电路2中出现电流不匹配的现象。所谓电流不匹配，即电流产生电路21中，流过A点的电流值IA与流过B点的电流值IB不相等。IA≠IB，表明基准电流源电路2的输出电流值IB出现了波动。而IA≠IB，其根本原因是VC≠VD，即C点的电压值和D点的电压值不相等。因此，为了改善基准电流源电路2的灵敏度特性，需要尽可能地使得VC＝VD。
在具体实施中，电流产生电路21可以采用多种电路结构，只要能够在VC＝VD时，IA＝IB即可。
在本发明的一实施例中，所述第一PMOS管P1的栅极与漏极连接。所述第一PMOS管P1的源极及所述第二PMOS管P2的源极均与电源电压输出端Vdd连接。
在本发明的一实施例中，所述电流产生电路21还包括：第一三极管X1，第一电阻R2及第二三极管X2。其中：
所述第一三极管X1的基极与集电极，与所述第一NMOS管N1的源极连接。所述第一三极管X1的发射极接地Vss。所述第一电阻R2的一端与所述第二NMOS管N2的源极连接，另一端与所述第二三极管X2的基极与集电极连接。所述第二NMOS管N2的发射极接地Vss。
在本发明的一实施例中，所述第二三极管X2的数量为两个以上，且尺寸相同。所述两个以上的所述第二三极管之间并联连接。也就是说，并联的多个第二三极管X2的基极与集电极，均与第一电阻R2连接，发射极接地Vss。
在具体实施中，所述第一电压调整电路22可以采用多种电路结构，具体不作限制，只要能够通过控制所述第一NMOS管N1的开关，来调整所述第一PMOS管P1漏极的电压，使得所述第一PMOS管P1漏极的电压值VD与所述第二PMOS管P2漏极的电压值VC相等。
在本发明的一实施例中，所述第一电压调整电路22的输入端可以与所述第二PMOS管P2漏极连接，输出端与所述第一NMOS管N1的栅极及源极连接。所述第一电压调整电路22适于检测所述第二PMOS管P2漏极的电压，并将所述第二PMOS管P2漏极电压的变化反馈至所述第一NMOS管N1的栅极，同时调整所述第二NMOS管N2源极的电压，以调整所述第一PMOS管P1的漏极电压。
为了调整所述第一PMOS管P1的漏极电压，在本发明的一实施例中，所述第一电压调整电路22可以包括：第三PMOS管P3及第三NMOS管N3。
其中：
所述第三PMOS管P3的栅极与所述第二PMOS管P2的漏极连接；所述第三PMOS管P3的漏极与所述第三NMOS管N3的栅极和漏极连接；所述第三PMOS管P3的源极与电源电压输出端连接；所述第三NMOS管N3的源极与所述第二NMOS管N2的源极连接。
在本发明的一实施例中，所述第二电压调整电路23的输入端可以与所述第二PMOS管P2漏极连接，输出端与所述第二NMOS管N2的栅极连接。所述第二电压调整电路23适于检测所述第二PMOS管P2漏极的电压，并将所述第二PMOS管P2漏极电压的变化反馈至所述第二NMOS管N2的栅极，以调整所述第二PMOS管P2的漏极电压。
为了调整所述第二PMOS管P2的漏极电压，所述第二电压调整电路23可以包括：第四PMOS管P4及第四NMOS管N4。其中：
所述第四PMOS管P4的栅极与所述第二PMOS管P2的漏极连接；所述第四PMOS管P4的漏极与所述第四NMOS管N4的栅极和漏极连接；所述第四PMOS管P4的源极与电源电压输出端连接；所述第四NMOS管N4的源极与所述第一NMOS管N1的源极连接。
当VD变化时，并使得第三PMOS管P3的漏极通过第三NMOS管N3的源极向第二NMOS管N2的源极输入电流，而同时，第四PMOS管P4的漏极通过第四NMOS管N4的源极向第一NMOS管的源极输入电流。此时，第一NMOS管N1及第一PMOS管P1所在的支路，与第二NMOS管N2及第二PMOS管P2所在的支路的电流值相等，即两支路的电流匹配，最终使得VC＝VD。
在本发明的实施例中，第一NMOS管N1的衬底、第二NMOS管N2的衬底、第三NMOS管N3的衬底以及第四NMOS管N4的衬底，均接地Vss。第一PMOS管P1的衬底、第二PMOS管P2的衬底、第三PMOS管P3的衬底及第四PMOS管P4的衬底均与电源电压输出端Vdd连接。
在现有技术中，基准电流源电路中PMOS管及NMOS管的宽长比通常为10：1，由此使得基准电流源电路的总电流较大，也就使得基准电流源电路的总功耗较大。
本发明的一实施例中，为了降低功耗基准电流源电路2的功耗，可以设定所有PMOS管的宽长比相同，即第一PMOS管P1、第二PMOS管P2、第三PMOS管P3及第四PMOS管P4的宽长比均相同。
本发明的另一实施例中，为了降低功耗基准电流源电路2的功耗，也可以设定所有NMOS管的宽长比相同，即第一NMOS管N1、第二NMOS管N2、第三NMOS管N3以及第四NMOS管N4的宽长比均相同。
在本发明的又一实施例中，为了降低功耗基准电流源电路2的功耗，可以设定基准电流源电路2中所有MOS管的宽长比相同，且均为5:1。
若第四PMOS管P4及第四NMOS管N4所在的支路为支路1，第三PMOS管P3及第三NMOS管N3所在的支路为支路3，第二PMOS管P2及第二NMOS管N2所在的支路为支路2，以及第一PMOS管P1及第一NMOS管N1所在的支路为支路1，当基准电流源电路2中所有MOS管的宽长比相同时，各个支路的电流值均相同，均未I。
在电源电压相同的情况下，若所有MOS管的宽长比均为5:1的情况下，相当于每个支路的电流值减小了一半，整个基准电流源电路2的总电流为4I，由此可以有效降低基准电流源电路2的功耗。
图3为对图1及图2中基准电流源电路的灵敏度特性进行仿真所得到的仿真结果示意图。
参照图3，横轴表示电源电压值，纵轴表示基准电流源电路输出的电流值，曲线L1表示图1中示出的基准电流源电路的灵敏度特性曲线，曲线L2表示图2中示出的基准电流源电路的灵敏度特性曲线。
从图3可以看出，随着电源电压值Vdd的变化，图1中示出的基准电流源电路所输出的电流值缓慢上升，而图2中示出的基准电流源电路的电流值基本不变，故图2中示出的基准电流源电路的灵敏度特性较好。
由上述内容可以看出，本发明实施例中的基准电流源电路，为了弥补短沟道效应带来的电流不匹配，降低输出电流的电源灵敏度，引入第一电压调整电路及第二电压调整电路，来调整第一PMOS管及第二PMOS管的漏极电压。另外，通过使得基准电流源电路中所有MOS管的宽长比相同，可以使得电路结构对称，进而可以通过调整MOS管的宽长比，改善基准电流源电路的功耗。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种基准电流源电路，其特征在于，包括：
电流产生电路，包括：第一PMOS管，与所述第一PMOS管串联连接的第一NMOS管，与所述第一PMOS管栅极连接的第二PMOS管，以及与所述第二PMOS管串联连接的第二NMOS管；
第一电压调整电路，与所述电流产生电路连接，适于在所述第二PMOS管的漏极电压变化时，通过调整所述第二NMOS管的源极电压，使得所述第一PMOS管漏极的电压值与所述第二PMOS管漏极的电压值相等；
第二电压调整电路，与所述电流产生电路连接，适于在所述第二PMOS管的漏极电压变化时，通过调整所述第一NMOS管的源极电压，使得所述第一PMOS管漏极的电压值与所述第二PMOS管漏极的电压值相等。
2.如权利要求1所述的基准电流源电路，其特征在于，所述第一电压调整电路，输入端与所述第二PMOS管漏极连接，输出端与所述第一NMOS管的栅极及源极连接，适于检测所述第二PMOS管漏极的电压，并将所述第二PMOS管漏极电压的变化反馈至所述第一NMOS管的栅极，同时调整所述第二NMOS管源极的电压，以调整所述第一PMOS管的漏极电压。
3.如权利要求2所述的基准电流源电路，其特征在于，所述第一电压调整电路，包括：第三PMOS管及第三NMOS管；其中：
所述第三PMOS管的栅极与所述第二PMOS管的漏极连接；所述第三PMOS管的漏极与所述第三NMOS管的栅极和漏极连接；所述第三PMOS管的源极与电源电压输出端连接；所述第三NMOS管的源极与所述第二NMOS管的源极连接。
4.如权利要求1所述的基准电流源电路，其特征在于，所述第二电压调整电路，输入端与所述第二PMOS管漏极连接，输出端与所述第二NMOS管的栅极及源极连接，适于检测所述第二PMOS管漏极的电压，并将所述第二PMOS管漏极电压的变化反馈至所述第二NMOS管的栅极，同时调整所述第一NMOS管源极的电压，以调整所述第二PMOS管的漏极电压。
5.如权利要求4所述的基准电流源电路，其特征在于，所述第二电压调整电路包括：第四PMOS管及第四NMOS管；其中：
所述第四PMOS管的栅极与所述第二PMOS管的漏极连接；所述第四PMOS管的漏极与所述第四NMOS管的栅极和漏极连接；所述第四PMOS管的源极与电源电压输出端连接；所述第四NMOS管的源极与所述第一NMOS管的源极连接。
6.如权利要求1所述的基准电流源电路，其特征在于，所述基准电流源电路中，所有PMOS管的宽长比相同。
7.如权利要求1所述的基准电流源电路，其特征在于，所述基准电流源电路中，所有NMOS管的宽长比相同。
8.如权利要求1所述的基准电流源电路，其特征在于，所述基准电流源电路中，所有MOS管的宽长比相同，且均为5:1。
9.如权利要求1至8任一项所述的基准电流源电路，其特征在于，所述第一PMOS管的栅极与漏极连接；所述第一PMOS管的源极及所述第二PMOS管的源极均与电源电压输出端连接。
10.如权利要求9所述的基准电流源电路，其特征在于，所述电流产生电路还包括：第一三极管，第一电阻及第二三极管；其中：
所述第一三极管的基极与集电极，与所述第一NMOS管的源极连接；所述第一三极管的发射极接地；
所述第一电阻的一端与所述第二NMOS管的源极连接，另一端与所述第二三极管的基极与集电极连接；
所述第二NMOS管的发射极接地。
11.如权利要求10所述的基准电流源电路，其特征在于，所述第二三极管的数量为两个以上，且尺寸相同；所述两个以上的所述第二三极管之间并联连接。
CN201911171501.5A 2019-11-21 2019-11-21 基准电流源电路 Active CN112825002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911171501.5A CN112825002B (zh) 2019-11-21 2019-11-21 基准电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911171501.5A CN112825002B (zh) 2019-11-21 2019-11-21 基准电流源电路

Publications (2)

Publication Number Publication Date
CN112825002A true CN112825002A (zh) 2021-05-21
CN112825002B CN112825002B (zh) 2022-10-25

Family

ID=75907733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911171501.5A Active CN112825002B (zh) 2019-11-21 2019-11-21 基准电流源电路

Country Status (1)

Country Link
CN (1) CN112825002B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004227102A (ja) * 2003-01-20 2004-08-12 Renesas Technology Corp 定電流回路
US20060138582A1 (en) * 2004-12-28 2006-06-29 Hynix Semiconductor, Inc. Digital temperature sensing device using temperature depending characteristic of contact resistance
CN103412597A (zh) * 2013-07-18 2013-11-27 电子科技大学 一种电流基准电路
CN104615184A (zh) * 2015-01-12 2015-05-13 华中科技大学 一种cmos基准电流和基准电压产生电路
CN104796127A (zh) * 2015-04-10 2015-07-22 西安电子科技大学 用于红外接近感测器的红外发光二极管驱动电路
CN104977970A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放高电源抑制比带隙基准源电路
CN105116954A (zh) * 2015-09-07 2015-12-02 卓捷创芯科技（深圳）有限公司 一种宽输入电压范围和高精度输出的自偏置带隙基准电路
WO2016015523A1 (zh) * 2014-07-30 2016-02-04 国家电网公司 一种具有低失调电压高psrr的带隙基准源
CN205139760U (zh) * 2015-12-04 2016-04-06 许昌学院 一种直流变换器控制电路的稳压供电电路
CN106371490A (zh) * 2015-07-20 2017-02-01 姚远 一种高精度电流基准电路设计
CN106406410A (zh) * 2016-06-21 2017-02-15 西安电子科技大学 一种自偏置结构带隙基准源电路
CN109933120A (zh) * 2019-03-11 2019-06-25 歌尔股份有限公司 一种电压切换电路及芯片

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004227102A (ja) * 2003-01-20 2004-08-12 Renesas Technology Corp 定電流回路
US20060138582A1 (en) * 2004-12-28 2006-06-29 Hynix Semiconductor, Inc. Digital temperature sensing device using temperature depending characteristic of contact resistance
CN103412597A (zh) * 2013-07-18 2013-11-27 电子科技大学 一种电流基准电路
WO2016015523A1 (zh) * 2014-07-30 2016-02-04 国家电网公司 一种具有低失调电压高psrr的带隙基准源
CN104615184A (zh) * 2015-01-12 2015-05-13 华中科技大学 一种cmos基准电流和基准电压产生电路
CN104796127A (zh) * 2015-04-10 2015-07-22 西安电子科技大学 用于红外接近感测器的红外发光二极管驱动电路
CN104977970A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放高电源抑制比带隙基准源电路
CN106371490A (zh) * 2015-07-20 2017-02-01 姚远 一种高精度电流基准电路设计
CN105116954A (zh) * 2015-09-07 2015-12-02 卓捷创芯科技（深圳）有限公司 一种宽输入电压范围和高精度输出的自偏置带隙基准电路
CN205139760U (zh) * 2015-12-04 2016-04-06 许昌学院 一种直流变换器控制电路的稳压供电电路
CN106406410A (zh) * 2016-06-21 2017-02-15 西安电子科技大学 一种自偏置结构带隙基准源电路
CN109933120A (zh) * 2019-03-11 2019-06-25 歌尔股份有限公司 一种电压切换电路及芯片

Also Published As

Publication number Publication date
CN112825002B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
US7049889B2 (en) Differential stage voltage offset trim circuitry
JP6204772B2 (ja) カスコード増幅器
EP1195004B1 (en) Voltage limiting bias circuit for reduction of hot electron degradation effects in mos cascode circuits
CN108369428B (zh) 跨电阻器施加受控电压的温度补偿参考电压生成器
KR100241202B1 (ko) 전류미러회로
US9525391B2 (en) Fully differential class A/AB amplifier and method thereof
CN110825155B (zh) 零温度系数参考电压及电流源产生电路
CN206671935U (zh) 一种具有输入电流补偿电路的双极型晶体管放大器
US20230236616A1 (en) Constant Current Source Calibration Circuit, Constant Current Source Drive circuit, Drive chip, and Electronic Device
US20100148857A1 (en) Methods and apparatus for low-voltage bias current and bias voltage generation
CN115756053A (zh) 带隙基准电路
CN106953609A (zh) 低电压低功率可变增益放大器
US20090184752A1 (en) Bias circuit
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
CN110687950B (zh) 源跟随器电路和缓冲电路
CN113934250A (zh) 一种具有低温度系数和高电源抑制比高低压转换电路
Ledesma et al. Comparison of new and conventional low voltage current mirrors
CN112825002B (zh) 基准电流源电路
CN111427406B (zh) 带隙基准电路
US8179194B2 (en) System and method for a reference generator
US20140361835A1 (en) Current Mirror
CN112558672A (zh) 基准电流源及包含基准电流源的芯片
US10824182B2 (en) Semiconductor integrated circuit and power supply device
TW202201162A (zh) 形成半導體裝置之方法及電路
CN108227814B (zh) 一种源跟随电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant