具体实施方式
可变增益放大器的基本原理
可变增益放大器(VGA)通常用于电子器件中。可以基于增益系数对可变增益放大器的输入进行放大,以产生放大输出。增益系数可以通过控制电压来改变或控制。一般来说,可变增益放大器可以提供具有可电子设置的电压增益的信号调节。可变增益放大器用于各种遥感和通信设备。应用范围从超声波、雷达、激光雷达、无线通信和语音分析已经利用可变增益来增强动态性能。VGA可以调节具有宽动态范围的信号。例如,到无线接收的输入信号可以从微伏到伏特。VGA可以应用于通信、有线电视、医疗设备和工业应用中找到。
在许多高速通信应用(包括光通信)中,可变增益放大器用于输入信号幅度归一化或用于线性均衡。许多VGA是级联实现的,其中一个VGA的输出连接到另一个VGA的输入。需要许多VGA的应用使得系统和块级功耗成为将所提供的产品区分到市场的关键设计参数之一。
理解传统双极吉尔伯特乘法器电路的缺点
由于高频输入信号内容,VGA带宽需求强制使用双极器件用于这种应用。传统上,使用双极吉尔伯特乘法器电路。图1示出了传统的双极吉尔伯特乘法器电路。该电路具有两个射极跟随器QEF0和QEF1,两个放大器晶体管QA0和QA1,以及四个增益晶体管QG01,QG00,QG10和QG11。电路的差分输入是INM和INP,电路的差分输出是OUTP和OUTM。图中所示的拓扑只能实现正的有符号乘法因子,但也可以通过将输出晶体管QG00和QG10分别交叉连接到输出节点OUTM和OUTP来实现正和负乘法因子。电路操作如下,射极跟随器QEF0和QEF1分别将输入信号INM和INP缓冲到节点NEF0和NEF1。然后,使用QA0,RD0,RD1和QA1将缓冲的输入信号转换为差分电流。假设QA0和QA1的跨导远大于RD0和RD1的电导,差分电流是QA0和QA1的集电极电流差的一半,可以表示如下:
ΔVIN等于(VINP-VINM),并且负反馈电阻器RD0和RD1等于0.5RD。QA0和QA1,ICQA1和ICQA0的集电极电流可分别表示为:
ICQA1=IB+IΔ ICQQ0=IB-IΔ
然后,QA0和QA1的集电极电流分别被晶体管对QG00,QG01和QG10,QG11分压。QG11和QG01,ICQG11和ICQG01的集电极电流分别驱动输出节点,集电极电流可表示如下:
VT是热电压。因此,传统吉尔伯特乘法器电路的增益因子或增益系数,即K,是:
可以通过适当地调整增益控制电压V1来设置期望的增益因子。如图1所示,V1是连接到QG00和QG10的基极端的电压源。电压源V0设置直流(DC)工作点以产生用于放大器晶体管QA0和QA1工作的适当的电压余量。增益因子K在区间(0-1)内有界。对于等于0的V1,增益K为0.5。通过使用电阻器RO0和RO1将QG01和QG11的集电极电流转换为输出电压来获得输出信号,即电压OUTP和OUTM的差。假设输出电阻等于RO,传统Gilbert乘法器电路的传递函数可以写为:
退化电容器CD0和CD1在高频处产生峰化以进一步扩展乘法器带宽。现有技术的吉尔伯特乘法器电路的最小电源电压要求(即VCCmin)可以表示如下:
双极晶体管基极-发射极电压表示为VBE,电流源的顺应电压(产生偏置电流的电流源IB的顺应电压)表示为VCIB,峰-峰输出信号电压(差分输出节点处的峰-峰电压)表示为VOUTpp,并且峰-峰输入信号(差分输入节点处的峰-峰电压)表示为VINpp。对于高速设计,选择大于0伏特(V)的双极晶体管的基极-集电极电压差VBC以减小寄生集电极-基极电容是一种常见的设计实践。在计算最小电源电压要求时,假定对于等于0V的VBC满足带宽要求。因此VBC被视为等于VBE。如果所需的VBC较大,额外的电压应加到VCCmin。假设输入和输出峰-峰信号摆幅为300毫伏(mV),VBE和VCIB分别等于800mV和400mV,最小可实现电源电压电平为2.3V。实际上,VCCmin通常大于2.3V。较高的电源电压电平通常意味着较大的功耗(所有其他因素保持不变)。
修改的电路拓扑:低电压低功率可变增益放大器
为了降低最小电源电压要求,重新设计乘法器以利用不同的拓扑,使得可以提供可变增益放大功能,而不需要堆叠诸如图1所示的QG01和QA0的晶体管。结果,净空要求降低。修改的电路拓扑不是平凡的。
图2示出根据本公开的一些实施例的低电压低功率可变增益放大器。修改的电路拓扑结合了图1中所示的放大器晶体管(QA0和QA1)和增益晶体管(QG00,QG01,QG10和QG11),并使用两对浮动电压源[VG01,VG00]和[VG10,VG11]。双极晶体管的工作点和无源部件值与图1中所示的拓扑相同。因此,两个放大器的交流(AC)响应是相同的。浮动电压源的信号带宽可以匹配(或大于)期望的信号带宽。修改电路的最小电源要求被大大放宽。
放大器包括接收差分输入电压的差分输入节点INM和INP以及用于输出差分输出电压的差分输出节点OUTP和OUTM,其中差分输出电压是由放大器的可变增益设置放大的差分输入电压。放大器具有第一差分电压节点NEF0和NEF1,其基于第一固定电压变化分别缓冲或跟随差分输入节点INM和INP处的差分输入电压。在该示例中,NEF0和NEF1分别是发射极跟随器的发射极节点QEF0和QEF1。INM驱动晶体管QEF0的基极,并且发射极节点NEF0跟随INM,具有一个基极-发射极电压VBE的电压降(即,第一固定电压变化)。INP驱动晶体管QEF1的基极,发射极节点NEF1跟随INP,具有一个基极-发射极电压VBE的电压降(即,第一固定电压变化)。
放大器通过控制被一对电流分支划分的电流来改变其增益。换言之,可以控制该对电流分支以允许一定百分比的电流流过一个分支(即,输出分支)相对于另一个分支(即,不是输出分支)。被分频的电流具有基于INM和INP处的输入电压的分量。放大器的可变增益设置将至少基于这样的百分比。放大器包括驱动差分输出节点的第一电流分支,例如驱动OUTP的QG01和驱动OUTM的QG11。此外,放大器包括分别与各自的第一电流分支(例如,QG01,QG11)配对的第二电流分支(例如,QG00和QG10),以根据系数K将偏置电流IB和表示差分输入电压的差分电流IΔ。放大器的总体可变增益设置取决于系数K。
为了控制系数K,放大器包括具有相同的第一预定电压变化/位移的第一浮动电压源VG01,VG11和具有相同的第二预定电压变化/位移的第二电压源VG00,VG10。浮动电压源通过在第一预定电压改变/移位和第二电压改变/移位之间施加电压差VG来控制上述电流分配。两个相同的第一浮置电压源和第二电压源对被实现用于电路的两侧。为了正确操作,由浮动电压源VG01和VG11实现的电压移位/改变是相同的,并且由浮动电压源VG00和VG10实现的电压移位/改变是相同的。VG01=VG11,VG00=VG10。电压差VG为VG01-VG00=VG11-VG10。
第一浮动电压源VG01,VG11中的每一个耦接在第一差分电压节点(NEF0或NEF1)中的相应一个与第一电流分支(分别为晶体管QG01或QG11的基极)中的相应一个之间,以提供第一预定电压变化。例如,VG01连接在NEF0和QG01的基极之间。VG11连接在NEF1和QG11的基极之间。第二浮动电压源VG00,VG10中的每一个分别耦接在第一差分电压节点(NEF0或NEF1)中的相应一个与第二电流分支(QG00或QG10)中的相应一个之间,以在相同方向上提供第二预定变化作为第一预定电压变化。例如,VG00连接在NEF0和QG00的基极之间。VG10连接在NEF1和QG10的基极之间。值得注意的是,浮动电压在从放大器的输入到输出的信号路径中。第一电流分支中的每一个包括双极晶体管QG01或QG11,其基极(或基极端)由相应的第一浮动电压源VG01或VG11驱动。每个第二电流分支包括双极晶体管QG00,QG10,其基极(或基极端)由相应的第二浮动电压源VG00或VG10驱动。
电路拓扑的一个方面是从输入到输出经历的电压偏移的方向。电路拓扑的另一方面是由浮动电压源提供的电压偏移的幅度。具体地设置电压偏移的方向和幅度以确保低余量操作(以放宽VCCmin)。第一预定电压变化(VG10,VG11)和第二预定电压变化(VG00和VG10)对应于大小上但在相反方向上的第一固定电压变化(QEF0的VBE,QEF1的VBE)。因此,VG01,VG11,VG00和VG10可以通过将电压向上偏移一些接近一个VBE来抵消射极跟随器的一个VBE电压降。因此,第一预定电压变化VG01和VG11以及第二预定电压变化VG00和VG10被设置为在相反方向上基本上偏移一个基极-发射极电压VBE。由图2的拓扑中的浮动电压源提供的电压移位的相反方向与图1的拓扑中看到的两个VBE电压降相反(即,由于在相同方向上的QEF0和QA0的电压降,以及由于QEF1和QA1在相同方向上的电压降)。结果,电路可以以降低的电源电压要求操作并且大大降低功耗。一般来说,第一预定电压变化VG01和VG11以及第二预定电压变化VG00和VG10被设置为在相反方向上小于一个基极-发射极电压VBE,以改善失真或带宽。虽然不是优选的,但是第一预定电压变化VG01和VG11和第二预定电压变化V。
电路拓扑的另一方面是通过在放大器的信号路径中的浮动电压来设置放大器的可变增益。第一预定电压变化和第二预定电压变化VG=VG01-VG00=VG11-VG10之间的差VG设置系数以提供放大器的可变增益。晶体管QG00,QG01,QG10和QG11的基极处的电压差控制电流分支对之间的电流分配,其中电流具有表示输入电压VINM的分量(在此称为差电流)和VINP在节点INM和INP。
浮动电压源的约束和功能是唯一的。第一和第二预定电压变化/移位被适当地选择以不仅减小最小电源电压,而且还实现放大器的可变增益系数。不提供这些浮动电压源以减少放大器的噪声或失真(例如,用于微调目的)。在一个示例中,第一和第二预定电压变化/偏移在几百毫伏(mV)的数量级,例如1VBE或700-900mV。电压差VG可以在一百毫伏(mV)的数量级上。例如,电压差VG(即,编程电压)可以在-150mV至150mV之间。
虽然所示的拓扑仅实现正的有符号乘法因子,但本发明也预见通过将输出晶体管QG00和QG10分别交叉连接到输出节点OUTM和OUTP来实现正和负乘法因子。
低电压低功率可变增益放大系统
在系统级,低电压低功率可变增益放大器包括第一输入缓冲器202,第二输入缓冲器204,输出级206,两组浮动电压源(标记为VG01,VG00,VG10,VG11)作为第一增益设置级和第二增益设置级。包括晶体管QEF0的第一输入缓冲器跟随差分输入(INM)中的第一个。包括晶体管QEF1的第二输入缓冲器204跟随差分输入(INP)中的第二个。包括晶体管QG01,QG00,QG10和QG11以及节点NA0和NA1的输出级复制了节点NA0和NA1处的差分输入的电压差,并将复制的电压差转换为差分电流IΔ,增益设置。第一增益设置级控制输出级,该级包括第一浮动电压源VG01和第二浮动电压源VG00,用于将第一输入缓冲器(节点NEF0)的输出移位第一预定电压变化(VG01),第二预定电压变化(VG00)。以相同的方式,第二增益设置级控制输出级,该级包括第三浮置电压源VG11和第四浮置电压源VG10,用于将第二输入缓冲器(节点NEF1)的输出移位第一预定电压(VG11)和第二预定电压变化(VG10)。第一预定电压变化和第二预定电压变化之间的差VG设置施加到偏置电流IB和差电流IΔ的增益设置K,以提供放大器的可变增益。
图3示出根据本公开的一些实施例的低电压低功率可变增益放大器的一侧。具体地,该图示出了图2中所示的电路的左侧。一般来说,相同的电路在右侧被复制,因此为了简单起见未示出。图3所示的半电路包括具有晶体管QEF(射极跟随器),作为增益设置级302的一对浮动电压源VG1,VG0和具有输出级304的输出级(或输出级的一半)304的输入缓冲器202。晶体管QG1,QG0和节点NA)。根据本文描述的实施例设置浮动电压源的电压偏移/改变以提供放大器的可变增益。具有浮动电压源VG1,VG0的增益设置级302的各种示例性实现在图5-7(相对于图3所示的半电路)中详细示出。
注意,示例性实现具有用于在低频处传送输入信号并设置增益因子的低频DC路径。这些实施方式还具有通过耦合电容器的高频路径,以在高频下传送输入信号。这些变化在DC信号路径实现方面不同。一般来说,实施方案包括可编程电流源(本文中称为I1和I0)以产生浮动电压源。注意,可编程电流源远小于本文拓扑中看到的偏置电流IB。当不针对速度以及对可编程电压源的其它部分(例如,电阻器值)的适当设置选择可编程电流源时,可编程电流源可以在几十到几百微安(uA)的数量级上,此时偏置电流IB为几毫安(mA)的数量级。例如,偏置电流IB可以是1-5mA,并且可编程电流源I1和I0可以是10-300uA。
在没有传统吉尔伯特乘法器电路的放大器晶体管的情况下产生差电流
为了正确操作,电压VG01被设置为与VG11相同,并且电压VG00被设置为与VG10相同。返回参考图2,射极跟随器QEF0和QEF1分别将输入信号INM和INP缓冲到节点NEF0和NEF1。缓冲的输入信号然后被电压移位以驱动晶体管QG00,QG01,QG10和QG11的基极端。双极晶体管对QG00-QG01和QG10-QG11形成最大电路,以在节点NA0和NA1上产生电压。由于电路左侧的VG01和VG00的电压变化/偏移必须与电路右侧的VG11和VG10的电压变化/偏移相同,所以电压从INM和INP节点到NA1和NA0节点也必须分别相同。因此,电路的两侧将相应的输入电压VINM或VINP复制到相应的NA0或NA1节点,以将输入电压差转换为差电流IΔ。差电流IΔ因此表示节点INM和INP处的输入电压VINM和VINP。
假设晶体管QG00-QG01和QG10-QG11的跨导的总和比RD0和RD1的电导大得多(因为图2的偏置电流IB与图1的拓扑相同,所以等效跨导是对于两个拓扑是相同的),差电流IΔ可以表示如下:
ΔVIN等于(VINP-VINM),并且负反馈电阻器RD0和RD1等于0.5RD。
再次参考图2,电路包括在第一电流分支QG01中的晶体管的发射极处的第一节点NA0以及在晶体管的发射极处的第二电流分支QG00中的第一电流分支QG00和第二节点NA1在第一电流分支QG11的第二电流分支和第二电流分支QG10的第二电流分支。通过第一浮动电压源VG01,VG00,VG10,VG11以及第一和第二电流分支QG01,QG00,QG10,在第一节点NA0和第二节点NA1处复制差分输入电压VINP-VINM的电压差,和QG11。值得注意的是,没有使用放大晶体管(图1的QA0和QA1)来复制输入电压。该电路还包括在第一节点NA0和第二节点NA1之间的电阻RD0和RD1。差电流IΔ是在第一节点NA0和第二节点NA1处被电阻RD=RD0+RD1分压的电压差。
在一些实施例中,电路包括通过第一差分电压节点NEF0,NEF1,第一和第二浮动电压源VG01,VG00,VG10复制差分输入电压的电压差ΔVIN的第二差分电压节点NA0和NA1,VG11,以及第一和第二电流分支QG01,QG00,QG10和QG11c差分电流IΔ由第二差分电压节点NA0和NA1之间的电阻RD=RD0+RD1上的复制电压差产生。
在一些实施例中,差电流IΔ由跨越电阻RD=RD0+RD1的复制电压差产生。重复的电压差基于(1)偏移包括第一预定电压变化和第二预定电压变化(例如,VG01和VG00)的固定量的差分输入电压INM中的第一个,以及(2)第二偏移相同固定量(例如,VG11和VG00)的差分输入电压(INP)中的一个。值得注意的是,即使通过浮动电压源(VG01,VG00,VG11,VG00)也可以复制输入电压差,因为该对浮动电压源在电路的两侧提供相同的电压变化/移位。
有利地,图2中所示的电路可以产生与第一预定电压变化(VG01或VG11)和第二预定电压变化(VG00或VG10)之间的差VG无关的差电流IΔ。
在一些实施例中,第一预定电压变化和第二预定电压变化之间的差为大约一百毫伏。短语不同,VG可以是大约+100mV或-100mV,例如在-150mV至+150mV的范围内。一般来说,第一预定电压变化和第二预定电压变化在1VBE(例如,700-900mV)的量级。
再参考图2,晶体管QG00-QG01和晶体管QG10-QG11(具有偏置电流IB和差分电流IΔ分量)的发射极电流的总和可以表示如下:
IEQG10+IEQG11=IB+IΔ IEQG00+IEQG01=IB-IΔ
QG01和QG11的集电极电流驱动到输出节点。假设VG00-VG01=VG10-VG11=VG,集电极电流可表示如下:
VT是热电压。因此,增益因子或系数,即K,可以表示为:
可以通过适当地调整增益控制电压VG来设置期望的增益因子。增益因子K在区间(0-1)内有界。对于VG等于0,增益K为0.5。作为电压OUTP和OUTM的差的输出信号通过使用电阻器RO0和RO1将QG01和QG11的集电极电流转换为输出电压来获得。假设输出电阻等于RO,传递函数可写为:
退化电容器CD0和CD1在高频处产生峰值,以进一步扩展乘法器带宽。
增益因子或增益系数K控制代表流过第一电流分支的差分输入电压(例如,IB+IΔ或IB-IΔ)的偏置电流IB和差分电流IΔ的量(例如,QG01,QG11朝向输出节点OUTP,OUTM)以及偏流IB的余量和表示流过第二开关元件的差分输入电压(例如IB+IΔ或IB-IΔ)的差电流IΔ第二电流分支(例如,QG00,QG11),以实现放大器的可变增益。当利用适当的VG适当地设置浮动电压时,可以改变增益系数K。
降低的最小电源电压
图2中所示的可变增益放大器的最小电源电压(即VCCmin)要求可以表示如下:
双极晶体管基极-发射极电压表示为VBE,电流源IB的顺从电压表示为VCIB,峰-峰输出信号(差分输出节点处的峰-峰电压)为表示为VOUTpp,并且峰-峰输入信号(差分输入节点处的峰-峰电压)表示为VINpp。换句话说,放大器具有最小电源电压要求VCCmin,其包括一个基极-发射极电压VBE,产生偏置电流VCIB的电流源的顺从电压,在差分输入节点1/2VINPP处的峰-峰电压的一半,以及差分输出节点1/2VOUTPP的峰-峰电压的一半。
注意,出于比较图1和图2的拓扑(在一些情况下,所需的额外电压净空大约为75mV)的目的,忽略了用于增益编程的额外电压净空要求。在计算图2所示的可变增益放大器的最小电源电压,即VCCmin的要求时,假定对于等于0V的VBC满足带宽要求。因此VBC被视为等于VBE。如果所需的VBC较大,额外的电压可以添加到VCCmin。对于输入和输出峰-峰信号摆幅为300mV的示例,VBE和VCIB分别等于800mV和400mV,最小可实现电源电压电平为1.5V,同时保持电流电平类似于传统吉尔伯特乘法器电路。在该示例中,第一电流分支和第二电流分支包括双极晶体管器件QG01,QG00,QG10和QG11,并且放大器可以用低至1.5伏的电源电压正常操作。此外,相对于具有2.3V的VCCmin的传统吉尔伯特乘法器电路,图2中的电路的功率节省为35%。
低电压低功率可变增益放大方法
图4是示出根据本公开的一些实施例的低电压低功率可变增益放大方法的流程图。箭头意在说明,并且方法的各个部分的顺序和可能的并行/顺序性质可以变化。
在部分402中,在以第一预定电压偏移(VG01)移位差分输入对(INM)中的第一个之后,在第一电压(NEF0的电压)下驱动第一晶体管(QG01)的基极。第一晶体管(QG01)耦合到差分输出对(OUTP)中的第一个。在部分404中,以第二预定电压偏移(VG00)移位的第一电压(NEF0的电压)驱动第二晶体管(QG00)的基极。在部分406中,由移位了第一预定电压偏移(VG01=VG11)的差分输入对(INP)中的第二个之后,以第二电压(NEF1处的电压)驱动第二晶体管(QG11)的基极,其中第三晶体管(QG11)耦合到差分输出对(OUTM)中的第二个。在部分408中,第四晶体管(QG10)的基极由偏移第二预定电压偏移(VG00=VG10)的第二电压(NEF1的电压)驱动。在部分410中,基于差分输入对的电压差(ΔVIN=VINP-VINM)产生差电流(IΔ)。在部分412中,在第一晶体管(QG01)和第二晶体管(QG00)之间以及第三晶体管(QG11)和第四晶体管之间,基于第一预定电压偏移(VG01=VG11)和第二预定电压偏移(VG00=VG10)之间的差(VG=VG01-VG00=VG11-VG10),划分偏置电流和差电流(IB+IΔ或IB-IΔ)。
在一些实施例中,产生差电流IΔ包括独立于第一预定电压偏移(VG01=VG11)和第二预定电压偏移(VG01=VG11)之间的差值(VG=VG01-VG00=VG11-VG10)电压漂移(VG00=VG10)。
在一些实施例中,该方法还包括使用相同的一组电压偏移复制差分输入对的电压差(ΔVIN=VINP-VINM),(1)来自差分中的第一个的第一路径输入对到第一晶体管和第二晶体管的发射极,以及(2)从差分输入对中的第二个到第三晶体管和第四晶体管的发射极的第二路径。换句话说,包括该对浮置电压源的相同组的电压偏移在电路的两侧上相同地实现。例如,相同的一组电压偏移包括第一预定电压偏移(VG01=VG11)和第二预定电压偏移(VG00=VG10)。
在一些实施例中,第一预定电压偏移(VG01=VG11)和第二预定电压偏移(VG00=VG10)之间的差(VG=VG01-VG00=VG11-VG10)对应于增益系数(K)的可变增益放大器。
有利地,提供预定电压偏移的浮动电压源用于实现放大器的可变增益。此外,由于电路的两侧经过相同的电压偏移(即使浮动电压源在信号路径中),也可以独立于差值VG生成差值电流IΔ。换句话说,基于ΔVIN=VINP-VINM产生差电流。增益控制与图1的输入和增益晶体管QA0和QA1组合不再需要。
在一些实施例中,第一预定电压偏移(VG01=VG11)和第二预定电压偏移(VG00=VG10)处于从差分对中的第一个到第一电压的电压偏移的相反方向例如基本上偏移1VBE,或优选偏移小于1VBE)。因此,实现这些电压偏移的浮动电压源可以抵消1VBE的电压降,以放宽最小电源电压要求。
在一些实施例中,该方法还包括使用输出电阻器RO0和RO1将第一晶体管(QG01)和第三晶体管(QG11)的集电极电流转换为差分输出对(OUTP和OUTM)处的电压。集电极电流包括差分电流IΔ分量,并且可以施加增益系数K以控制集电极电流,从而控制差分输出对(OUTP和OUTM)处的电压。
浮动电压源:示例1
图5展示根据本发明的一些实施例的浮动电压源的示范性实施方案。为了固定从输入节点IN到NEF的电压降,可以固定QEF的偏置电流IBEF或等效地固定编程电流源I1和I0的和。编程电流源I1和I0可以定义为:
I0≡IBP+0.5IΔ I1≡IBP-0.5IΔ
IBP是常数部分,IΔ是编程电流的变化部分(不与差电流混淆)。编程电流源I1和I0的总和为ITOT:
ITOT=I1+I0=2IBP
IBEF=IQEF+ITOT
IBEF,QEF的偏置电流是通过晶体管QEF和ITOT的电流的总和。增益编程电压,即VG可以表示为:
VG=VG0-VG1=BFVS(I0-I1)=RFVSIΔ
可以与电容器CFVS的值一起确定电阻器RFVS的值以实现期望的AC性能(零频率)。可以选择与QG0,QG1晶体管的rπ输入电阻相比足够小的RFVS值,使得由于由RFVS和rπ形成的电阻分压器导致的DC增益衰减在可接受的范围内。一旦确定了RFVS的值,就可以确定IBP以设置QG1和QG0的期望DC工作电压电平。可以通过适当地选择IΔ(编程电流的变化部分)来独立地设置编程电压VG。注意,期望增益因子和编程电流IΔ的变化部分之间的关系不是线性的。
浮动电压源:示例2
图6展示根据本发明的一些实施例的浮动电压源的另一示范性实施方案。对于提供快速PNP双极晶体管的技术,可以如图6所示实现浮动电压源。值得注意的是,包括PNP晶体管QEF2作为浮动电压源的一部分。该实现的信号路径带宽大于图5中所示的拓扑。编程电流源I1和I0可以被定义为:
I0≡0.5IΔ I1≡-0.5IΔ
因此,
IQEF2=IBEF2+I0+I1=IBEF2
可以与电容器CFVS的值一起确定电阻器RFVS的值以实现期望的AC性能(零频率)。该实现允许选择较大的RFVS值以将信号路径上的零频率拉到较低频率。与QG0,QG1晶体管的rπ输入电阻相比,可以选择足够小的RFVS值,使得由于由RFVS和rπ形成的电阻分压而导致的DC增益衰减在可接受的范围内。可以选择偏置电流IBEF和IBEF2以设置QG1和QG0的期望DC工作电压电平。增益编程电压,即VG可以表示为:
VG=VG0-VG1=RFVS(I0-I1)=RFVSIΔ
对于该示例,期望的增益因子和编程电流IΔ的变化部分之间的关系也不是线性的。
浮动电压源:实施例3
图7展示根据本发明的一些实施例的浮动电压源的又一示范性实施方案。为了线性化增益控制,可以实现如图7所示的浮动电压源。尽管所示的拓扑结构与常规PN结二极管(如果可用的话)适当地操作,但是可以利用肖特基二极管来利用其低正向电压降,用于设置晶体管QG0,QG1的工作偏置电压的额外灵活性。为了固定从输入节点IN到NEF的电压降,可以固定QEF的偏置电流IBEF或等效地将编程电流源I1和I0的和:
ITOT=I1+I0
IBEF=IQEF+ITOT
增益电压,即VG,即电压差VG0和VG1可以表示如下:
将上述代入到先前概述的K的等式中:
基于上述关于增益因子K的等式,可以利用偏置电流I1线性地控制增益。由于I1和I0的和等于ITOT,并且它们必须是正符号的,以便保持二极管正向偏置,增益K在区间(0-1)内有界。可以使用RFV和ITOT来适当地设置晶体管QG0,QG1的DC工作电压电平。电阻器RISO用于将二极管的阳极端子上的寄生电容与高频信号路径隔离。这些电阻应选择足够低,以便由于QG0,QG1的基极电流,由RISO两端的电压降产生的增益设置误差在可接受的水平内。可以将隔离电阻包括在图5-6中所示的拓扑中。与QG0,QG1晶体管的rπ输入电阻相比,RFVS和RISO的和可以选择得足够小,使得由于电阻分压器引起的DC增益衰减在可接受的范围内。注意,正向偏置二极管电容的值是其偏置电流的函数。因此,二极管电容随着增益设置而改变。改变二极管电容对信号路径的群延迟的不利影响可以通过适当地选择RFVS电阻值来减弱。
可编程电流源
图8示出根据本公开的一些实施例的用于浮动电压源的示例性可编程电流源I1和I0。参考电流IBREF与参考电阻器RREF一起产生电压VREF。使用由放大器A1,晶体管Q11,晶体管Q01,并联R0-RN和放大器A0,晶体管Q10,晶体管Q00,可并联电阻器组形成的反馈回路在节点NA1和NA0上再生该电压-RN。NA0和NA1上的参考电压通过由PRGI0[N∶0]和PRGI1[N∶0]确定的电源端子的等效电阻转换为电流。所产生的电流然后被Q11-Q01和Q10-Q00晶体管对除以2,以馈送正和负信号路径的I1和I0电流。
正和负半电流发生器共享相同的放大器,使得在集电极处的信号摆动可以被再循环以便于放大器设计。所使用的放大器(A0和A1)可以是具有NMOS输入对的折叠级联高增益放大器。单位增益带宽频率可以选择为低,以便减少引入的噪声。这又有益于放大器的功率消耗要求。
输出电流可以表示为f
索引x是0或1,分别表示连接到晶体管QG0或QG1的基极的电流源。REQ0和REQ1是由编程信号PRGI0[N:0]和PRGI1[N:0]确定的等效电阻。
变化和实现
一般来说,本文所公开的低压低功率可变增益放大器可以提供具有可电子设置的电压增益的信号调节。可变增益放大器用于各种遥感和通信设备。从蜂窝基础设施,手机,超声波,雷达,激光雷达,光通信,无线通信和语音分析等应用中利用可变增益来增强动态性能。VGA可以调节具有宽动态范围的信号。例如,到无线接收的输入信号可以从微伏到伏特。VGA可以在通信,有线电视,医疗设备和工业应用中找到。
在上述实施例的讨论中,电容器,电阻器,放大器,二极管,晶体管和/或其它组件可以容易地被替换,替换或以其它方式修改以适应特定的电路需要。此外,应当注意,互补电子器件(例如,PNP双极晶体管与NPN双极晶体管)的使用为实现本公开的教导提供了同样可行的选择。各种实现方式等效于使用互补晶体管器件的所公开的实现,因为各种实现方式将以基本相同的方式执行基本上相同的功能,以产生基本上相同的结果。对于本领域普通技术人员来说,互补或等效的配置将被认为可以与本文描述的实施例互换。
在一个示例实施例中,图中的任何数量的电路可以在相关联的电子设备的板上实现。板可以是能够保持电子设备的内部电子系统的各种部件,并且还提供用于其他外围设备的连接器的通用电路板。更具体地,板可以提供电连接,系统的其他部件可以通过该电连接电通信。基于特定配置需求,处理需求,计算机设计等,任何合适的处理器(包括数字信号处理器,微处理器,支持芯片组等),计算机可读非暂时性存储器元件等可以适当地耦合到板。诸如外部存储器,附加传感器,用于音频/视频显示的控制器以及外围设备的其它组件可以作为插入卡,经由电缆附接到板或者集成到板本身中。
在另一示例实施例中,附图的电路可以被实现为独立模块(例如,具有被配置为执行特定应用或功能的相关组件和电路的设备)或实现为应用中的插件模块电子设备的特定硬件。注意,本公开的特定实施例可以部分地或整体地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字,模拟,混合信号和通常的射频功能:所有这些可以提供在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM),其具有位于单个电子封装内的多个分离的IC,并且被配置为通过电子封装彼此紧密地相互作用。
还必须注意,这里概述的所有规格,尺寸和关系(例如,晶体管,电阻器,电容器,二极管等的数量)仅仅是为了示例和教导的目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下,可以相当大地改变这样的信息。该规范仅适用于一个非限制性示例,因此,它们应当被这样解释。在前面的描述中,已经参考特定的处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求的范围的情况下,可对这些实施例进行各种修改和改变。因此,描述和附图被认为是说明性的而不是限制性的。
注意,利用本文提供的大量示例,可以根据两个,三个,四个或更多个电子部件来描述交互。然而,这仅仅是为了清楚和示例的目的。应当理解,系统可以以任何合适的方式合并。沿着类似的设计替代方案,附图的任何所示的部件,模块和元件可以以各种可能的配置组合,所有这些都明显在本说明书的广泛范围内。在某些情况下,可以通过仅参考有限数量的电气元件来更容易地描述给定的一组流的一个或多个功能。应当理解,图中的电路及其教导是容易扩展的,并且可以容纳大量部件,以及更复杂/复杂的布置和配置。因此,所提供的示例不应限制可能应用于无数其它架构的电路的范围或抑制电路的广泛教导。
注意,在本说明书中,包括在“一个实施例”、“示例性实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其它实施例”、“替代实施例”等中的各种特征(例如,元件、结构、模块、组件、步骤、操作、特性等)旨在表示任何这样的特征包括在本公开的一个或多个实施例中,或者可以不必在相同的实施例中组合。
还重要的是注意,与可变增益放大器相关的功能仅示出可由诸如图4所示的系统执行或在其内执行的一些可能的功能。这些操作中的一些可以在适当的地方被删除或移除,或者这些操作可以被显着地修改或改变而不背离本公开的范围。此外,这些操作的定时可以显着改变。前面的操作流程已经被提供用于示例和讨论的目的。
本文描述的实施例提供了基本的灵活性,因为在不脱离本公开的教导的情况下可以提供任何合适的布置、时间顺序、配置和定时机制。本领域技术人员可以确定许多其它改变、替代、变化、改变和修改,并且本公开旨在涵盖落入所附权利要求的范围内的所有这样的改变、替换、变化、更改和修改、声明。注意,本文所描述的所有可选特征还可以相对于本文所述的方法或过程来实现,并且实施例中的细节可以在一个或多个实施例中的任何地方使用。