TWI718651B - 偏壓電路系統與偏壓方法 - Google Patents

偏壓電路系統與偏壓方法 Download PDF

Info

Publication number
TWI718651B
TWI718651B TW108131563A TW108131563A TWI718651B TW I718651 B TWI718651 B TW I718651B TW 108131563 A TW108131563 A TW 108131563A TW 108131563 A TW108131563 A TW 108131563A TW I718651 B TWI718651 B TW I718651B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
node
bias
coupled
Prior art date
Application number
TW108131563A
Other languages
English (en)
Other versions
TW202102965A (zh
Inventor
楊軍
劉劍
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW202102965A publication Critical patent/TW202102965A/zh
Application granted granted Critical
Publication of TWI718651B publication Critical patent/TWI718651B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

偏壓電路系統包含模擬電路與移位電路。模擬電路用以模擬處理電路系統的一電路結構，其中處理電路系統用以被偏壓訊號偏壓，以根據複數個輸入訊號產生複數個輸出訊號。移位電路用以提升模擬電路中的第一節點與第二節點之間的電位差，其中第一節點用以追蹤該些輸出訊號的輸出共模電壓，且第二節點用以輸出偏壓訊號。

Description

偏壓電路系統與偏壓方法
本案是有關於一種偏壓電路系統，且特別是有關於提供偏壓給差動輸入對電路的偏壓電路系統與偏壓方法。
偏壓電路對於類比電路的操作為十分重要的元件。透過偏壓電路提供的偏壓，類比電路可被設定於正確的操作區域(例如電晶體的飽和區)內，以執行事先設定好的相關操作(放大訊號、電壓電流轉換等等)。現有的偏壓電路多以電流鏡電路實施。然而，在類比電路所需的偏壓過低或是輸入共模電壓太高等等情形下，現有的偏壓電路本身的設定也可能會錯誤而提供不正確的偏壓，進而導致類比電路的操作失效。
為了解決上述問題，本案的一態樣係於提供一種偏壓電路系統，其包含模擬電路與移位電路。模擬電路用以模擬處理電路系統的一電路結構，其中處理電路系統用以被偏壓訊號偏壓，以根據複數個輸入訊號產生複數個輸出訊號。移位電路用以提升模擬電路中的第一節點與第二節點之間的電位 差，其中第一節點用以追蹤該些輸出訊號的一輸出共模電壓，且第二節點用以輸出偏壓訊號。
本案的一態樣係於提供一種偏壓方法，其包含下列操作：藉由模擬電路模擬處理電路系統的電路結構，其中處理電路系統用以被偏壓訊號偏壓，以根據複數個輸入訊號產生複數個輸出訊號；以及提升模擬電路中的第一節點與第二節點之間的電位差，其中第一節點用以追蹤該些輸出訊號的輸出共模電壓，且第二節點用以輸出偏壓訊號。
綜上所述，本案一些實施例提供的訊號處理裝置、偏壓電路系統與偏壓方法可透過增加電位差的設置方式提升偏壓電路中電晶體的操作穩定度，並透過模擬待偏壓的電路中的電路結構來偵測節點電壓的動態變化，以提升偏壓訊號的精準度。
100‧‧‧訊號處理裝置
120‧‧‧處理電路系統
140‧‧‧偏壓電路系統
VBN‧‧‧偏壓訊號
VIN、VIP‧‧‧輸入訊號
VON、VOP‧‧‧輸出訊號
142‧‧‧模擬電路
144‧‧‧移位電路
N1、N2‧‧‧節點
R1、R2‧‧‧電阻
T1~T3、TP‧‧‧電晶體
VDD1~VDD3‧‧‧供應電壓
210、220‧‧‧電流源電路
IB1、IB2、IBN‧‧‧電流
RC1、RC2‧‧‧電阻
VT2、VN1、VM3‧‧‧電壓
VCM‧‧‧共模電壓
VSHIFT‧‧‧電位差
M1~M3‧‧‧電晶體
T1-1~T1-2‧‧‧電晶體
400‧‧‧偏壓方法
S410、S420‧‧‧操作
VCM_OUT‧‧‧輸出共模電壓
第1圖為根據本案一些實施例所繪製的訊號處理裝置的示意圖；第2圖為根據本案一些實施例所繪製的訊號處理裝置的電路示意圖；第3圖為根據本案一些實施例所繪製的訊號處理裝置的電路示意圖；以及第4圖為根據本案一些實施例所繪製的一種偏壓方法的流程圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本案所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本案所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為便於理解，下述說明中相同或相似的元件將以相同之符號標示來說明。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
於本文中，用語『電路系統(circuitry)』可泛指包含一或多個電路(circuit)所形成的單一系統。用語『電路』可泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
第1圖為根據本案一些實施例所繪製的訊號處理裝置100的示意圖。於不同實施例中，訊號處理裝置100可應用至各種類型的訊號處理電路，例如為電流模式邏輯(current mode logic,CML)電路、線性等化器、LC諧振電路、差動放大器等等電路。
訊號處理裝置100包含處理電路系統120與偏壓電路系統140。處理電路系統120被偏壓訊號VBN偏壓，並用以根據輸入訊號VIN與輸入訊號VIP產生輸出訊號VOP與輸出訊號VON。於不同應用中，處理電路系統120可為CML電路、放大器電路、等化器電路、或LC諧振電路等等電路的一 部分，但本案並不以上述電路為限。於一些實施例中，處理電路系統120可為使用差動輸入對電路的任一電路。
偏壓電路系統140用以根據輸入訊號VIN與輸入訊號VIP產生偏壓訊號VBN。偏壓電路系統140包含模擬電路142與移位電路144。模擬電路142用以模擬處理電路系統120之電路結構，以追蹤處理電路系統120上的相關變異來產生偏壓訊號VBN。移位電路144用以提升模擬電路142中的節點N1與節點N2之間的電位差，其中節點N1用以追蹤處理電路系統120之輸出端，且節點N2用以輸出偏壓訊號VBN。藉由移位電路144，節點N1的電位與節點N2的電位可更加精確，以提供更精確的偏壓訊號VBN。關於此處的詳細說明可參考後續段落之說明。
參照第2圖，第2圖為根據本案一些實施例所繪製的訊號處理裝置100的電路示意圖。為易於理解，第1圖與第2圖中的類似元件將被指定為相同標號。
於一些實施例中，本文提及的『電路設定』或『電路結構』可泛指對應電晶體之間的尺寸設定、偏壓設定以及彼此之間的連接關係，但本案並不以此為限。
於此例中，處理電路系統120包含多個電阻R1~R2、電晶體M1、電晶體M2與電晶體M3。電阻R1的第一端用以接收供應電壓VDD1，且電阻R1的第二端(即為處理電路系統120的輸出端)耦接至電晶體M1的第一端(例如為汲極)，並用以產生輸出訊號VOP。電晶體M1的第二端(例如為源極)耦接至電晶體M3的第一端。電晶體M1的控制端(例如為閘極)接 收輸入訊號VIN。
電阻R2的第一端用以接收供應電壓VDD1，且電阻R2的第二端(即為處理電路系統120的另一輸出端)耦接至電晶體M2的第一端，並用以產生輸出訊號VON。電晶體M2的第二端耦接至電晶體M3的第一端。電晶體M2的控制端(例如為閘極)接收輸入訊號VIP。於一些實施例中，電晶體M1~M2設定為差動輸入對電路。
電晶體M3的第二端耦接至地，且電晶體M3的控制端用以接收偏壓訊號VBN，以產生一對應電流IBN來偏壓電晶體M1~M2。
於此例中，模擬電路142包含電晶體T1~T2與電流源電路210。電晶體T1~T2以及電流源電路210用以模擬電晶體M1(與/或電晶體M2)與電晶體M3的電路結構，以追蹤電晶體M1(與/或電晶體M2)與電晶體M3上的變異。
詳細而言，電流源電路210的第一端接收供應電壓VDD2，且電流源電路210的第二端耦接至電晶體T1的第一端(即節點N1)。電流源電路210用以提供電流IB1至電晶體T1。電晶體T1的第一端更耦接至移位電路144。電晶體T1的控制端用以接收關聯於輸入訊號VIP與輸入訊號VIN的共模電壓VCM。電晶體T1的第二端耦接至電晶體T2的第一端。電晶體T2的第二端耦接至地。電晶體T2的控制端耦接至節點N2，並用以輸出偏壓訊號VBN。
藉由此設置方式，節點N1上的電壓VN1可用於追蹤電晶體M1及電晶體M2的第一端(即處理電路系統120的輸 出端)之輸出共模電壓VCM_OUT，且電晶體T2的第一端之電壓VT2用於追蹤電晶體M3的第一端之電壓VM3。於一些實施例中，上述的輸出共模電壓VCM_OUT可為輸出訊號VOP與輸出訊號VON之總和的一半，亦即VCM_OUT=0.5×(VOP+VON)。
於一些實施例中，偏壓電路系統140更包含電阻RC1與RC2。電阻RC1的第一端接收輸入訊號VIP，電阻RC2的第一端接收輸入訊號VIN。電阻RC1與RC2兩者的第二端耦接在一起，以產生關聯於輸入訊號VIP與輸入訊號VIN的共模電壓VCM。上述產生共模電壓VCM的實施方式用於示例，且本案並不以此為限。
於一些實施例中，模擬電路142的電路設定相關於處理電路系統120的電路設定。例如，電晶體M3經設定以產生M倍的電流IB1(即電流IBN)。於此條件下，電晶體M3的尺寸(例如寬長比)為電晶體T2之尺寸的M倍，且電晶體M1的尺寸與電晶體M2的尺寸之總和相同於電晶體T1之尺寸的M倍。於一些實施例中，M可為非零正數。
移位電路144包含電晶體T3與電流源電路220。於此例中，電晶體T3操作為一源極追隨器(source follower)。電晶體T3的第一端接收供應電壓VDD3，電晶體T3的第二端與電流源電路220耦接至節點N2，且電晶體T3的控制端耦接至節點N1。電流源電路220耦接至節點N2與地之間，並用以提供電流IB2以偏壓電晶體T3。
在此例中，電晶體T3可提供一電位差VSHIFT於 節點N1以及節點N2之間。如此，節點N1的電壓VN1可穩定高於節點N2上的偏壓訊號VBN一個穩定壓差。電壓VN1可表示為：VN1=VBN+VSHIFT。電位差VSHIFT為電晶體T3的閘極與源極之間的電位差。於一些實施例中，藉由調整電晶體T3的尺寸與/或電流IB2，可調整設定此電位差的數值。
上述以源極追隨器的實施方式示例說明，但本案並不以此為限。於不同實施例中，移位電路144亦可由其他產生壓降的電路實施，例如為二極體電路、電阻電路等等。
理想上，上述各個電晶體T1~T3與電晶體M1~M3皆操作於飽和區，以正確地執行預先設定的相關操作。當電晶體T1~T3與電晶體M1~M3皆操作於飽和區時，節點N1上的電壓VN1可追蹤輸出訊號VOP與輸出訊號VON的輸出共模電壓VCM_OUT。然而，在一些相關技術中，偏壓電路在未使用移位電路144下，偏壓電路內部的一電晶體的節點(例如為節點N1)直接連接至另一電晶體的節點(例如為節點N2)來產生所需偏壓。在這些技術中，電晶體(例如為電晶體T1)的操作區可能會誤變為線性區，而使得其他電晶體的操作條件出現錯誤。舉例而言，在一些特殊情形下(例如在共模電壓VCM較高，且偏壓訊號VBN較低的操作條件)，若未設置移位電路144，電壓VN1會接近於電壓VT2，而使得電晶體T1的兩端跨壓變低而誤操作於線性區(或稱為三極管區(triode region))。於此狀態下，偏壓訊號VBN將不精確，而無法讓電晶體M3產生正確的電流。
相較於上述技術，在本案實施例中，移位電路144 可提升電壓VN1的電位，以確保電晶體T1可正確操作於飽和區。如此，可提高訊號處理裝置100的可靠度以及偏壓訊號VBN的精確度。
於一些實施例中，電晶體T3的第一端可直接接收供應電壓VDD3。於一些實施例中，移位電路144更包含電晶體TP，其設定成為二極體型式(diode-connected)電晶體。電晶體TP的第一端接收供應電壓VDD3，電晶體TP的第二端與控制端耦接至電晶體T3的第一端。電晶體TP可用以避免電晶體T3直接接收到高電壓(即供應電壓VDD3)，進而避免電晶體T3發生閂鎖效應(latch up)。於一些實施例中，電晶體TP亦可由其他元件替代，例如為電阻、電容等等，但本案並不以此為限。
參照第3圖，第3圖為根據本案一些實施例所繪製的訊號處理裝置100的電路示意圖。為易於理解，第1圖至第3圖中的類似元件將被指定為相同標號。
相較於第2圖，於此例中，模擬電路142中的電晶體T1替換為多個電晶體T1-1與T1-2。電晶體T1-1與電晶體T1-2的設定方式用以模擬電晶體M1與電晶體M2的設定方式，以偵測電壓VM3的動態變化。於一些實施例中，電晶體M1之尺寸為電晶體T1-1之尺寸的M倍，且電晶體M2之尺寸為電晶體T1-2之尺寸的M倍。
具體而言，電晶體T1-1的第一端耦接至節點N1，電晶體T1-1的第二端耦接至電晶體T2的第一端，且電晶體T1-1的控制端接收輸入訊號VIN。電晶體T1-2的第一端耦接 至節點N1，電晶體T1-2的第二端耦接至電晶體T2的第一端，且電晶體T1-2的控制端接收輸入訊號VIP。節點N1上的電壓VN1可追蹤輸出訊號VOP與輸出訊號VON的輸出共模電壓VCM_OUT。由於輸入訊號VIN與輸入訊號VIP為交流訊號，電壓VM3會隨著輸入訊號VIN與輸入訊號VIP的暫態切換產生相應變動。
在此例中，透過電晶體T1-1與電晶體T1-2的設置方式，電壓VT2亦可隨著輸入訊號VIN與輸入訊號VIP的暫態切換產生相應變動，以更精確地追蹤電壓VM3。如此一來，當電壓VM3產生變動時，電壓VT2亦會產生出相應變動。響應於電壓VT2的變動，偏壓訊號VBN上亦會有相應變動，以確保電流IBN可以穩定。
上述各實施例以N型電晶體為例說明，但本案並不以上述實施例為限。依據上述實施例的教示，本案其他實施例亦可由P型電晶體實施相對應之電路。因此，各種類型的電晶體的實施方式皆在本案所欲涵蓋的範圍。
於一些實施例中，前述的供應電壓VDD1~VDD3可為相同電壓。於一些實施例中，前述的供應電壓VDD1~VDD3可為不同的電壓。
上述各實施例以金屬氧化物半導體場效電晶體(MOSFET)為例說明，但本案並不以上述實施例為限。依據上述實施例的教示，本案其他實施例亦可由其他類型的場效電晶體實施相對應之電路。因此，各種類型的場效電晶體的實施方式皆在本案所欲涵蓋的範圍。
參照第4圖，第4圖為根據本案一些實施例所繪製的一種偏壓方法400的流程圖。
於操作S410，透過模擬電路142模擬處理電路系統120的電路結構以產生偏壓訊號VBN，其中處理電路系統120被偏壓訊號VBN偏壓，以根據輸入訊號VIP與輸入訊號VIN產生輸出訊號VOP與輸出訊號VON。
於操作S420，透過移位電路144提升模擬電路142中的節點N1與節點N2之間的電位差，其中節點N1追蹤輸出訊號VON與輸出訊號VOP之輸出共模電壓VCM_OUT，且節點N2用於輸出偏壓訊號VBN。
上述操作S410與操作S420之說明可參照前述第1~3圖的各實施例，故不重複贅述。上述偏壓方法400的多個操作僅為示例，並非限於上述示例的順序執行。在不違背本案各實施例的操作方式與範圍下，在偏壓方法400下的各種操作當可適當地增加、替換、省略或以不同順序執行。
綜上所述，本案一些實施例提供的訊號處理裝置、偏壓電路系統與偏壓方法可透過增加電位差的設置方式提升偏壓電路中電晶體的操作穩定度，並透過模擬待偏壓的電路中的電路結構來偵測節點電壓的動態變化，以提升偏壓訊號的精準度。
雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧訊號處理裝置
120‧‧‧處理電路系統
140‧‧‧偏壓電路系統
VBN‧‧‧偏壓訊號
VIN、VIP‧‧‧輸入訊號
VON、VOP‧‧‧輸出訊號
142‧‧‧模擬電路
144‧‧‧移位電路
N1、N2‧‧‧節點

Claims (10)

  1. 一種偏壓電路系統，包含：一模擬電路，用以模擬一處理電路系統的一電路結構，其中該處理電路系統用以被一偏壓訊號偏壓，以根據複數個輸入訊號產生複數個輸出訊號；以及一移位電路，用以提升該模擬電路中的一第一節點與一第二節點之間的一電位差，其中該第一節點用以追蹤該些輸出訊號的一輸出共模電壓，且該第二節點用以輸出該偏壓訊號。
  2. 如請求項1所述的偏壓電路系統，其中該處理電路系統包含一輸入對電路與一第一電晶體，該輸入對電路接收該些輸入訊號並產生該些輸出訊號，該第一電晶體根據該偏壓訊號產生一第一電流偏壓該輸入對電路，且該模擬電路包含：一第二電晶體，耦接至該第一節點，並用以模擬該輸入對電路，其中該第二電晶體的一控制端用以接收關聯於該些輸入訊號的一共模電壓；以及一第三電晶體，耦接至該第二電晶體與地之間，並用以模擬該第一電晶體，其中該第三電晶體的一控制端耦接至該第二節點。
  3. 如請求項2所述的偏壓電路系統，其中該模擬電路更包含： 一第一電流源電路，用以提供一第二電流以偏壓該第二電晶體與該第三電晶體。
  4. 如請求項3所述的偏壓電路系統，其中該第一電流設定為該第二電流的M倍，該第一電晶體之尺寸為該第三電晶體之尺寸的M倍，該輸入對電路中之複數電晶體的尺寸總和為該第二電晶體之尺寸的M倍，且M為一非零正數。
  5. 如請求項1所述的偏壓電路系統，其中該移位電路包含：一第一電晶體，用以提供該電位差，其中該第一電晶體的一第一端用以接收一供應電壓，該第一電晶體的一第二端耦接至該第二節點，且該第一電晶體的一控制端耦接至該第一節點；以及一電流源電路，耦接於該第二節點與地之間，並用以提供一電流至該第一電晶體。
  6. 如請求項5所述的偏壓電路系統，其中該移位電路更包含：一第二電晶體，其中該第二電晶體的一第一端接收該供應電壓，該第二電晶體的一第二端與一控制端耦接至該第一電晶體的該第一端。
  7. 如請求項1所述的偏壓電路系統，其中該處 理電路系統包含一輸入對電路與一第一電晶體，該輸入對電路接收該些輸入訊號並產生該些輸出訊號，該第一電晶體根據該偏壓訊號產生一第一電流偏壓該輸入對電路，且該模擬電路包含：一第二電晶體，其中該第二電晶體的一第一端耦接至該第一節點，該第二電晶體的一控制端用以接收該些輸入訊號中的一第一輸入訊號；一第三電晶體，其中該第三電晶體的一第一端耦接至該第一節點，該第三電晶體的一控制端用以接收該些輸入訊號中的一第二輸入訊號，且該第二電晶體與該第三電晶體用以模擬該輸入對電路的複數個電晶體；以及一第四電晶體，耦接於該第二電晶體的一第二端與該第三電晶體的一第二端與地之間，並用以模擬該第一電晶體，其中該第四電晶體的一控制端耦接至該第二節點。
  8. 一種偏壓方法，包含：藉由一模擬電路模擬一處理電路系統的一電路結構，其中該處理電路系統用以被一偏壓訊號偏壓，以根據複數個輸入訊號產生複數個輸出訊號；以及提升該模擬電路中的一第一節點與一第二節點之間的一電位差，其中該第一節點用以追蹤該些輸出訊號的一輸出共模電壓，且該第二節點用以輸出該偏壓訊號。
  9. 如請求項8所述的偏壓方法，其中該處理電路系統包含一輸入對電路與一第一電晶體，該輸入對電路接 收該些輸入訊號並產生該些輸出訊號，該第一電晶體根據該偏壓訊號產生一第一電流偏壓該輸入對電路，且藉由該模擬電路模擬該處理電路系統的該電路結構包含：藉由該模擬電路的一第二電晶體模擬該輸入對電路，其中該第二電晶體耦接至該第一節點且該第二電晶體的一控制端用以接收關聯於該些輸入訊號的一共模電壓；以及藉由該模擬電路的一第三電晶體模擬該第一電晶體，其中該第三電晶體耦接至該第二電晶體與地之間，且該第三電晶體的一控制端耦接至該第二節點。
  10. 如請求項8所述的偏壓方法，其中該處理電路系統包含一輸入對電路與一第一電晶體，該輸入對電路接收該些輸入訊號並產生該些輸出訊號，該第一電晶體根據該偏壓訊號產生一第一電流偏壓該輸入對電路，且藉由該模擬電路模擬該處理電路系統的該電路結構包含：藉由該模擬電路的一第二電晶體與一第三電晶體模擬該輸入對電路的複數個電晶體，其中該第二電晶體的一第一端耦接至該第一節點，該第二電晶體的一控制端用以接收該些輸入訊號中的一第一輸入訊號，該第三電晶體的一第一端耦接至該第一節點，該第三電晶體的一控制端用以接收該些輸入訊號中的一第二輸入訊號；以及藉由該模擬電路的一第四電晶體模擬該第一電晶體，其中該第四電晶體耦接於該第二電晶體的一第二端與該第三電晶體的一第二端與地之間，且該第四電晶體的一控制端耦接 至該第二節點。
TW108131563A 2019-07-03 2019-09-02 偏壓電路系統與偏壓方法 TWI718651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910594175.2A CN112187249A (zh) 2019-07-03 2019-07-03 偏压电路系统与偏压方法
CN201910594175.2 2019-07-03

Publications (2)

Publication Number Publication Date
TW202102965A TW202102965A (zh) 2021-01-16
TWI718651B true TWI718651B (zh) 2021-02-11

Family

ID=73915173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131563A TWI718651B (zh) 2019-07-03 2019-09-02 偏壓電路系統與偏壓方法

Country Status (3)

Country Link
US (1) US11082045B2 (zh)
CN (1) CN112187249A (zh)
TW (1) TWI718651B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995027358A1 (en) * 1994-03-31 1995-10-12 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift
CN101904100A (zh) * 2007-12-17 2010-12-01 美商豪威科技股份有限公司 用于高速低电压共模驱动器的复制偏置电路
US20120049924A1 (en) * 2010-08-25 2012-03-01 Orise Technology Co., Ltd. Level shifter and related apparatus
WO2013063570A2 (en) * 2011-10-28 2013-05-02 Texas Instruments Incorporated Level shifter
WO2013181437A1 (en) * 2012-05-31 2013-12-05 Qualcomm Mems Technologies, Inc. Voltage converter
US9197199B2 (en) * 2013-03-13 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter for high density integrated circuits
US9209789B1 (en) * 2014-08-13 2015-12-08 Qualcomm Incorporated Apparatus to convert electrical signals from small-signal format to rail-to-rail format
US9385714B2 (en) * 2013-09-30 2016-07-05 Skyworks Solutions, Inc. Self-leveling logic receiver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138179A (ja) * 1982-02-12 1983-08-16 Matsushita Electric Ind Co Ltd 水平偏向・高圧発生装置
JP2011004313A (ja) * 2009-06-22 2011-01-06 Renesas Electronics Corp 半導体集積回路装置
JP5530344B2 (ja) * 2010-12-08 2014-06-25 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを備えた駆動回路
DE102015204590A1 (de) * 2015-03-13 2016-09-15 Dialog Semiconductor B.V. Stromgesteuerter Kristalloszillator
US9748911B2 (en) * 2016-01-08 2017-08-29 Elite Semiconductor Memory Technology Inc. Variable gain amplifying circuit
CN107171650B (zh) * 2016-03-08 2020-04-17 晶豪科技股份有限公司 可变增益放大电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995027358A1 (en) * 1994-03-31 1995-10-12 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift
CN101904100A (zh) * 2007-12-17 2010-12-01 美商豪威科技股份有限公司 用于高速低电压共模驱动器的复制偏置电路
US20120049924A1 (en) * 2010-08-25 2012-03-01 Orise Technology Co., Ltd. Level shifter and related apparatus
WO2013063570A2 (en) * 2011-10-28 2013-05-02 Texas Instruments Incorporated Level shifter
WO2013181437A1 (en) * 2012-05-31 2013-12-05 Qualcomm Mems Technologies, Inc. Voltage converter
US9197199B2 (en) * 2013-03-13 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter for high density integrated circuits
US9385714B2 (en) * 2013-09-30 2016-07-05 Skyworks Solutions, Inc. Self-leveling logic receiver
US9209789B1 (en) * 2014-08-13 2015-12-08 Qualcomm Incorporated Apparatus to convert electrical signals from small-signal format to rail-to-rail format
WO2016025070A1 (en) * 2014-08-13 2016-02-18 Qualcomm Incorporated Apparatus to convert electrical signals from small-signal format to rail-to-rail format

Also Published As

Publication number Publication date
CN112187249A (zh) 2021-01-05
TW202102965A (zh) 2021-01-16
US11082045B2 (en) 2021-08-03
US20210006249A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
US8274331B2 (en) Differential receiver
US8502603B2 (en) Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
US8030972B2 (en) High-speed latched comparator circuit with variable positive feedback
US9350304B2 (en) Quiescent current equalization method, output stage circuit, class AB amplifier and electronic device
US9525937B2 (en) Circuit for suppressing audio output noise and audio output circuit
US20130099825A1 (en) Voltage comparator
KR100967365B1 (ko) 반도체 집적 회로 장치
TWI718651B (zh) 偏壓電路系統與偏壓方法
US8614602B2 (en) Differential amplifier
JP4190543B2 (ja) 比較器
CN110350876A (zh) 前置放大器、前置差分放大器以及集成电路
TWI446716B (zh) 電壓偏移裝置
JP2007097131A (ja) 差動増幅装置
US11171612B2 (en) Gain modulation circuit
TWI535198B (zh) 差分信號驅動器
US8665024B2 (en) Control of minimum current in output transistors of an amplifier output stage
US7999616B2 (en) Method for reducing offset voltage of operational amplifier and the circuit using the same
KR100744028B1 (ko) 차동증폭장치
US10771017B2 (en) Amplifier circuit with low malfunction rate
US8692615B2 (en) Enhanced transconductance circuit
US8044689B2 (en) Semiconductor circuit
CN105375893A (zh) 一种ab类推挽放大器
US7888998B1 (en) Low-voltage CMOS error amplifier with implicit reference
US20140002193A1 (en) Signal amplification circuit and method