CN105375893A - 一种ab类推挽放大器 - Google Patents
一种ab类推挽放大器 Download PDFInfo
- Publication number
- CN105375893A CN105375893A CN201410437232.3A CN201410437232A CN105375893A CN 105375893 A CN105375893 A CN 105375893A CN 201410437232 A CN201410437232 A CN 201410437232A CN 105375893 A CN105375893 A CN 105375893A
- Authority
- CN
- China
- Prior art keywords
- transistor
- node
- grid
- drain electrode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
一种AB类推挽放大器,包括:电流源,产生一定电流;输入级,接收所述定电流、第一输入电压与第二输入电压,并输出第一电流至第一节点以及输出第二电流至第二节点;自我偏压级,包括:第一晶体管,第二晶体管,第三晶体管;以及,第四晶体管,具有漏极连接至第二晶体管的源极,源极接收第一供应电压,栅极连接至第一节点;转换级,具有第一端连接至第一节点,以及第二端;以及输出级,包括:第五晶体管以及第六晶体管。
Description
技术领域
本发明涉及一种放大器,尤其涉及一种具有自我偏压(selfbias)的AB类推挽放大器。
背景技术
参见图1,其为现有的AB类推挽放大器示意图。AB类推挽放大器100包括:一电流源、一输入级(inputstage)110、镜射级(mirrorstage)120、转换级(transferstage)130与输出级(outputstage)140。其中,电流源包括一晶体管Mpbias,其源极连接至一电源电压Vdd、栅极接收一偏压电压Vbias、漏极连接至节点a。再者,根据输入的偏压电压Vbias,电流源可提供一定电流(constantcurrent)Is。
输入级110由晶体管Mp1与晶体管Mp2组成差动对(differentialpair)。晶体管Mp1源极连接至节点a、栅极接收第一输入电压Vin1、漏极连接至节点b;晶体管Mp2源极连接至节点a、栅极接收第二输入电压Vin2、漏极连接至节点c。
镜射极120包括晶体管Mn1与晶体管Mn2。晶体管Mn1漏极与栅极连接至节点b、源极连接至接地电压Gnd;晶体管Mn2漏极与栅极连接至节点c、源极连接至接地电压Gnd。
转换级130包括晶体管Mn3与晶体管Mp3。晶体管Mn3栅极连接至节点b、源极连接至接地电压Gnd,且晶体管Mn3与晶体管Mn1形成一第一电流镜(currentmirror);晶体管Mp3栅极与漏极连接至晶体管Mn3的漏极。
输出级140包括晶体管Mn4与晶体管Mp4。晶体管Mn4栅极连接至节点c、源极连接至接地电压Gnd、漏极连接至输出端Vout,且晶体管Mn4与晶体管Mn2形成一第二电流镜;晶体管Mp4栅极连接至晶体管Mp3的栅极、源极连接至电源电压Vdd、漏极连接至输出端Vout,且晶体管Mp3与晶体管Mp4形成一第三电流镜。
基本上,由第一输入电压Vin1与第二输级电压Vin2的控制,输入级110可将电流源之定电流Is分为第一电流I1与第二电流I2,且I1+I2=Is。
假设晶体管Mn1与晶体管Mn2尺寸相同;晶体管Mn2与晶体管Mn4尺寸相同;晶体管Mp3与晶体管Mp4尺寸相同。则第一电流镜与第三电流镜可将第一电流I1转换为AB类推挽放大器的上拉电流(pullupcurrent)Iup,亦即Iup=I1;而第二电流镜可将第二电流I2转换为AB类推挽放大器的下拉电流(pulldowncurrent)Idown,亦即Idown=I2。
当第一输入电压Vin1大于第二输入电压Vin2时,第一电流I1为零,且第二电流I2等于电流源提供之定电流Is。因此,AB类推挽放大器的上拉电流Iup等于零,下拉电流Idown等于定电流Is。因此,输出电压Vout会转变为接地电压Gnd(第二准位)。
当第一输入电压Vin1小于第二输入电压Vin2时,第二电流I2为零,且第一电流I1等于电流源提供之定电流Is。因此,AB类推挽放大器的下拉电流Idown等于零,上拉电流Iup等于定电流Is。因此,输出电压Vout会转变为电源电压Vdd(第一准位)。
显然图1的AB类推挽放大器输出端Vout的上拉电流Iup与下拉电流Idown的大小由电流源所决定。当电流源所提供的定电流Is决定后,即决定上拉电流Iup与下拉电流Idown的大小。因此,输出端Vout的电压转动率(slewrate)无法有效地提升。
参看图2,其为现有的另一AB类推挽放大器示意图。此AB类推挽放大器在以下期刊中公开:“Alow-dropoutregulatorforSoCwithQ-reduction”,IEEEJ.Solid-Statecircuit,vol.42,no.3,pp.658-664,Mar.2007.6。
此AB类推挽放大器200包括:一电流源、一输入级210、偏压级(biasstage)220、转换级230与输出级240。其中,电流源、输入级210、转换级230与输出级240与图1相同,不再赘述。
偏压极220包括晶体管Mn1与晶体管Mn2。晶体管Mn2漏极与栅极连接至节点c、源极连接至接地电压Gnd;晶体管Mn1漏极连接至节点b、源极连接至接地电压Gnd、闸级连接至晶体管Mn2的栅极。因此,晶体管Mn2与晶体管Mn4形成第一电流镜,晶体管Mp3与晶体管Mp4形成第二电流镜。而晶体管Mn1形成一放大电路(amplifyingcircuit)。
假设晶体管Mn2与晶体管Mn4尺寸相同;晶体管Mp3与晶体管Mp4尺寸相同。则第一电流镜可将第二电流I2转换为AB类推挽放大器的下拉电流Idown,亦即Idown=I2。
当第二输入电压Vin2大于第一输入电压Vin1时,第一电流I1约等于电流源提供的定电流Is。再者,第一电流I1作为放大电路(晶体管Mn1)的偏压电流(biascurrent),使得节点b的电压为I1×(1/gmn1),其中为晶体管Mn1的转导值(transconductance)。再者,节点b的电压输入晶体管Mn3栅极,使得晶体管Mn3产生一第三电流I3,且I3>I1。而经由第二镜射电路,使得AB类推挽放大器的上拉电流Iup等于第三电流I3。因此,输出电压Vout会转变为电源电压Vdd(第一准位)。
当第二输入电压Vin2小于第一输入电压Vin1时,第一电流I1为零,且第二电流I2等于电流源提供之定电流Is。因此,AB类推挽放大器的下拉电流Idown等于定电流Is,上拉电流Iup等于零。因此,输出电压Vout会转变为接地电压Gnd(第二准位)。
由上述说明可知,图2所示现有AB类推挽放大器输出端Vout的上拉电流Iup大于定电流Is。因此,图2的AB类推挽放大器输出端Vout可产生较大的上拉电流Iup,并有效地提升上拉驱动强度(pullupdrivingstrength)。然而,由于下拉电流Idown仍旧等于定电流Is,因此无法改善下拉驱动强度(pulldowndrivingstrength)。
发明内容
本发明的目的在于提出一种AB类推挽放大器,其可改善AB类推挽放大器的上拉驱动强度与下拉驱动强度。
本发明提供一种AB类推挽放大器,包括:一电流源,产生一定电流;一输入级,接收所述定电流、一第一输入电压与一第二输入电压,并输出一第一电流至一第一节点以及输出一第二电流至一第二节点,其中,所述第一电流加上所述第二电流等于所述定电流;一自我偏压级,包括:一第一晶体管,具有一漏极连接至所述第一节点,一栅极连接至所述第二节点;一第二晶体管,具有一漏极连接至所述第二节点,一栅极连接至所述第二节点;一第三晶体管,具有一漏极连接至所述第一晶体管的一源极,一源极接收一第一供应电压,一栅极连接至所述第一节点;以及,一第四晶体管,具有一漏极连接至所述第二晶体管的一源极,一源极接收所述第一供应电压,一栅极连接至所述第一节点;一转换级,具有一第一端连接至所述第一节点,以及一第二端;以及一输出级,包括:一第五晶体管,具有一栅极连接至所述转换级的所述第二端,一源极接收一第二供应电压,一漏极连接至一输出端;以及一第六晶体管,具有一栅极连接至所述第二节点,一源极接收所述第一供应电压,一漏极连接至所述输出端。
由上述的说明可知,本发明提出的AB类推挽放大器,其自我偏压级可改善AB类推挽放大器的上拉驱动强度与下拉驱动强度。
附图说明
图1为现有AB类推挽放大器示意图。
图2为现有另一AB类推挽放大器示意图。
图3为本发明AB类推挽放大器的第一实施例。
图4A至图4C为自我偏压级320的各种等效电路示意图。
图4D为本发明AB类推挽放大器中相关信号示意图。
图5A至图5C为本发明第一实施例连接一补偿电路示意图。
图6为本发明AB类推挽放大器的第二实施例。
【符号说明】
100、200、300、600:AB类推挽放大器
110、210、310、610:输入级
120:镜射级
130、230、330、630:转换级
140、240、340、640:输出级
220:偏压级
320、620:自我偏压级
355:补偿电路
具体实施方式
参看图3,其为本发明AB类推挽放大器的第一实施例。AB类推挽放大器300包括:一电流源、一输入级310、自我偏压级(self-biasstage)320、转换级330与输出级340。其中,电流源包括一晶体管MPbias,其源极连接至一电源电压Vdd、栅极接收一偏压电压Vbias、漏极连接至节点a。再者,根据输入的偏压电压Vbias,电流源可提供一定电流(constantcurrent)Is。
输入级310由晶体管MP1与晶体管MP2组成差动对。晶体管MP1源极连接至节点a、栅极接收第一输入电压Vin1、漏极连接至节点b;晶体管MP2源极连接至节点a、栅极接收第二输入电压Vin2、漏极连接至节点c。
自我偏压级320包括晶体管MN1、晶体管MN2、晶体管MN3与晶体管MN4。晶体管MN1漏极连接至节点b、栅极连接至节点c;晶体管MN2漏极连接至节点c、闸级连接至晶体管MN1的栅极;晶体管MN3漏极连接至晶体管MN1的源极、源极连接至接地电压Gnd、栅极连接至节点b;晶体管MN4漏极连接至晶体管MN2的源极、源极连接至接地电压Gnd、闸级连接至晶体管MN3的栅极。
转换级330包括晶体管MN5与晶体管MP3。晶体管MN5栅极连接至节点b、源极连接至接地电压Gnd;晶体管MP3栅极与漏极连接至晶体管MN5的漏极,源极连接至电源电压Vdd。
输出级340包括晶体管MN6与晶体管MP4。晶体管MN6栅极连接至节点c、源极连接至接地电压Gnd、漏极连接至输出端Vout;晶体管MP4栅极连接至晶体管MP3的栅极、源极连接至电源电压Vdd、漏极连接至输出端Vout,且晶体管MP4与晶体管MP3形成一第一电流镜。
基本上,每个晶体管都具有一组件参数(deviceparameter)K。以晶体管MN1为例,其中,μn为电子迁移率(electronmobility)、Cox为氧化电容值(oxidecapacitance)、Wmn1为晶体管MN1的宽度、Lmn1为晶体管MN1的通道长度(channellength)。
再者,由第一输入电压Vin1与第二输级电压Vin2的控制,输入级110可将电流源的定电流Is分为第一电流I1与第二电流I2,且I1+I2=Is。
请参照图4A至图4C,其为自我偏压级320的各种等效电路示意图。如图4A所示,当第二输入电压Vin2大于第一输入电压Vin1时,第一电流I1大于第二电流I2,且节点b的电压Vb大于节点c的电压Vc。此时,晶体管Mn3与晶体管Mn4接收较高的电压Vb而等效为二个电阻RMN3与RMN4。此时,晶体管Mn1形成一放大电路;而晶体管MN2与晶体管Mn6形成第二电流镜。
因此,上拉电流 下拉电流 其中Kmp3、Kmp4、Kmp5、Kmn6、Kmn2为对应晶体管的组件参数;Vthn5为晶体管MN5的临限电压(thresholdvoltage)。
换言之,图4A中,第二电流I2经由第二电流镜形成下拉电流Idown。再者,第一电流I1使得节点b的电压Vb为而节点b的电压Vb输入晶体管MN5后产生第三电流I3。再者,第三电流I3经由第一电流镜产生上拉电流Iup,且上拉电流Iup大于第一电流I1。其中Vthn1为晶体管MN1的临限电压。
如图4B所示,当第一输入电压Vin1等于第二输入电压Vin时,第一电流I1等于第二电流I2,且节点b的电压Vb等于节点c的电压Vc。此时,晶体管Mn1、晶体管Mn2、晶体管Mn3与晶体管Mn4栅极电压皆相同。
因此,上拉电流Iup等于下拉电流Idown。亦即, 其中Vthn6为晶体管MN6的临限电压。
如图4C所示,当第二输入电压Vin2小于第一输入电压Vin1时,第一电流I1小于第二电流I2,且节点b的电压Vb小于节点c的电压Vc。此时,晶体管Mn1与晶体管Mn1接收较高的电压Vc而等效为二个电阻RMN1与RMN2。此时,晶体管Mn4形成一放大电路;而晶体管MN3与晶体管Mn5形成第三电流镜。
因此,上拉电流下拉电流Idown=Kmn6·(Vc-Vthn6)2。
换言之,图4C中,第一电流I1经由第三电流镜与第一电流镜产生上拉电流Iup。而第二电流I2使得节点c的电压Vc为而节点c的电压Vc输入晶体管MN6后产生下拉电流Idown,且下拉电流Idown大于第二电流I2。其中Vthn2为晶体管MN2的临限电压。
请参照图4D,其为本发明AB类推挽放大器中相关信号示意图。于时间点t1之前,第二输入电压Vin2大于第一输入电压Vin1。此时,节点b的电压Vb大于节点c的电压Vc;下拉电流Idown小于上拉电流Iup。于时间点t1之后,第二输入电压Vin2小于第一输入电压Vin1。此时,节点b的电压Vb小于节点c的电压Vc;下拉电流Idown大于上拉电流Iup。
请参照图5A至图5C,其为本发明第一实施例连接一补偿电路示意图。于第一实施例的AB类推挽放大器中,可于节点b与输出端Vout之间连接一补偿电路355,以提高输入阻抗(inputimpedance)并决定AB类推挽放大器350的带宽(bandwidth)。
如图5B所示,补偿电路355为一电阻Rc与一电容器Cc串接于节点b与输出端Vout之间。或者,如图5C所示,补偿电路355为一电容器Cc串接于节点b与输出端Vout之间。
再者,将第一实施例中的P型晶体管以N晶体管来取代;且N型晶体管以P晶体管来取代也可以成为另一AB类推挽放大器。
请参照图6,其为本发明AB类推挽放大器的第二实施例。AB类推挽放大器600包括:一电流源、一输入级610、自我偏压级620、转换级630与输出级640。其中,电流源包括一晶体管MNbias,其源极连接至一接地电压Gnd、栅极接收一偏压电压Vbias、漏极连接至节点a。再者,根据输入的偏压电压Vbias,电流源可提供一定电流Is。
输入级610由晶体管MN1与晶体管MN2组成差动对。晶体管MN1源极连接至节点a、栅极接收第一输入电压Vin1、漏极连接至节点b;晶体管MN2源极连接至节点a、栅极接收第二输入电压Vin2、漏极连接至节点c。
自我偏压级620包括晶体管MP1、晶体管MP2、晶体管MP3与晶体管MP4。晶体管MP1漏极连接至节点b、栅极连接至节点c;晶体管MP2漏极连接至节点c、闸级连接至晶体管MP1的栅极;晶体管MP3漏极连接至晶体管MP1的源极、源极连接至电源电压Vdd、栅极连接至节点b;晶体管MP4漏极连接至晶体管MP2的源极、源极连接至以电源电压Vdd、闸级连接至晶体管MP3的栅极。
转换级630包括晶体管MP5与晶体管MN3。晶体管MP5栅极连接至节点b、源极连接至电源电压Vdd;晶体管MN3栅极与漏极连接至晶体管MP5的漏极,源极连接至接地电压Gnd。
输出级640包括晶体管MP6与晶体管MN4。晶体管MP6栅极连接至节点c、源极连接至电源电压Vdd、漏极连接至输出端Vout;晶体管MN4栅极连接至晶体管MN3的栅极、源极连接至接地电压Gnd、漏极连接至输出端Vout,且晶体管MN4与晶体管MN3形成电流镜。
基本上,第二实施例的AB类推挽放大器的动作原理与第一实施例类似;并且,第二实施例的AB类推挽放大器中,节点b与输出端Vout之间也可以连接一补偿电路。其详细运作原理不再赘述。
由上述的说明可知,本发明提出的AB类推挽放大器,其自我偏压级620可改善AB类推挽放大器的上拉驱动强度与下拉驱动强度。
综上所述,虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明之精神和范围内,当可作各种之更动与润饰。因此,本发明之保护范围当视后附之申请专利范围所界定者为准。
Claims (10)
1.一种AB类推挽放大器,包括:
一电流源,产生一定电流;
一输入级,用以接收所述定电流、一第一输入电压与一第二输入电压,进而输出一第一电流至一第一节点以及输出一第二电流至一第二节点,其中,所述第一电流加上所述第二电流等于所述定电流;
一自我偏压级,包括:一第一晶体管,具有一第一漏极连接至所述第一节点,一第一栅极连接至所述第二节点;一第二晶体管,具有一第二漏极连接至所述第二节点,一第二栅极连接至所述第二节点;一第三晶体管,具有一第三漏极连接至所述第一晶体管的一第一源极,一第三源极接收一第一供应电压,一第三栅极连接至所述第一节点;以及,一第四晶体管,具有一第四漏极连接至所述第二晶体管的一第二源极,一第四源极接收所述第一供应电压,以及一第四栅极连接至所述第一节点;
一转换级,具有一第一端连接至所述第一节点,以及一第二端;以及
一输出级,包括:一第五晶体管,具有一第五栅极连接至所述转换级的所述第二端,一第五源极接收一第二供应电压,以及一第五漏极连接至一输出端;以及一第六晶体管,具有一第六栅极连接至所述第二节点,一第六源极接收所述第一供应电压,以及一第六漏极连接至所述输出端。
2.如权利要求1所述的AB类推挽放大器,其特征在于,还包括一补偿电路连接于所述第一节点与所述输出端之间。
3.如权利要求2所述的AB类推挽放大器,其特征在于,所述补偿电路包括串接的一电容器与一电阻连接于所述第一节点与所述输出端之间。
4.如权利要求2所述的AB类推挽放大器,其特征在于,所述补偿电路包括串接的一电容器连接于所述第一节点与所述输出端之间。
5.如权利要求1所述的AB类推挽放大器,其特征在于,所述输入级包括:
一第七晶体管,具有一第七源极连接至所述电流源,一第七栅极接收所述第一输入电压,一第七漏极连接至所述第一节点;以及
一第八晶体管,具有一第八源极连接至所述电流源,一第八栅极接收所述第二输入电压,一第八漏极连接至所述第二节点。
6.如权利要求5所述的AB类推挽放大器,其特征在于,所述转换级包括:
一第九晶体管,具有一第九源极接收所述第一供应电压,一第九栅极连接至所述第一节点;以及
一第十晶体管,具有一第十源极连接至所述第二供应电压,以及相互连接的一第十栅极与一第十漏极;
其中,所述第十晶体管的漏极连接至所述第九晶体管的一第九漏极,且所述第十晶体管的栅极连至所述第五栅极。
7.如权利要求6所述的AB类推挽放大器,其特征在于,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管与所述第六晶体管、所述第九晶体管为N型晶体管,以及所述第五晶体管、所述第七晶体管、所述第八晶体管、所述第十晶体管为P型晶体管。
8.如权利要求7所述的AB类推挽放大器,其特征在于,第一供应电压为一接地电压,以及所述第二供应电压为一电源电压。
9.如权利要求6所述的AB类推挽放大器,其特征在于,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管与所述第六晶体管、第九晶体管为P型晶体管,以及所述第五晶体管、所述第七晶体管、所述第八晶体管、所述第十晶体管为N型晶体管。
10.如权利要求9所述的AB类推挽放大器,其特征在于,第一供应电压为一电源电压,以及所述第二供应电压为一接地电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410437232.3A CN105375893B (zh) | 2014-08-29 | 2014-08-29 | 一种ab类推挽放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410437232.3A CN105375893B (zh) | 2014-08-29 | 2014-08-29 | 一种ab类推挽放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105375893A true CN105375893A (zh) | 2016-03-02 |
CN105375893B CN105375893B (zh) | 2018-06-26 |
Family
ID=55377753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410437232.3A Active CN105375893B (zh) | 2014-08-29 | 2014-08-29 | 一种ab类推挽放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105375893B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106301348A (zh) * | 2016-10-28 | 2017-01-04 | 无锡思泰迪半导体有限公司 | 一种准推挽源级跟随器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050040889A1 (en) * | 2003-07-23 | 2005-02-24 | Nec Corporation | Differential amplifier, data driver and display device |
TW200541205A (en) * | 2004-06-15 | 2005-12-16 | Promos Technologies Inc | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels |
US20090224830A1 (en) * | 2007-02-08 | 2009-09-10 | Chang Ho An | Two-stage operational amplifier with class ab output stage |
US20100164626A1 (en) * | 2008-12-29 | 2010-07-01 | Won-Hyo Lee | Boost operational amplifier |
CN101800519A (zh) * | 2009-02-09 | 2010-08-11 | 普诚科技股份有限公司 | 运算放大器及降低运算放大器的偏移电压的方法 |
TW201134089A (en) * | 2010-03-16 | 2011-10-01 | Himax Analogic Inc | Rail-to-rail operational amplifier |
US20110304393A1 (en) * | 2010-06-15 | 2011-12-15 | Intersil Americas Inc. | Class ab output stages and amplifiers including class ab output stages |
-
2014
- 2014-08-29 CN CN201410437232.3A patent/CN105375893B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050040889A1 (en) * | 2003-07-23 | 2005-02-24 | Nec Corporation | Differential amplifier, data driver and display device |
TW200541205A (en) * | 2004-06-15 | 2005-12-16 | Promos Technologies Inc | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels |
US20090224830A1 (en) * | 2007-02-08 | 2009-09-10 | Chang Ho An | Two-stage operational amplifier with class ab output stage |
US20100164626A1 (en) * | 2008-12-29 | 2010-07-01 | Won-Hyo Lee | Boost operational amplifier |
CN101800519A (zh) * | 2009-02-09 | 2010-08-11 | 普诚科技股份有限公司 | 运算放大器及降低运算放大器的偏移电压的方法 |
TW201134089A (en) * | 2010-03-16 | 2011-10-01 | Himax Analogic Inc | Rail-to-rail operational amplifier |
US20110304393A1 (en) * | 2010-06-15 | 2011-12-15 | Intersil Americas Inc. | Class ab output stages and amplifiers including class ab output stages |
Non-Patent Citations (3)
Title |
---|
DAVIDE MARANO,ET AL.: "Self-Biased Dual-Path Push-Pull Output Buffer Amplifier Topology for LCD Driver Applications", 《IEEE INTERNATIONAL SYMPOSIUM OF CIRCUIT & SYSTEM》 * |
SAI KIT LAU,ET AL.: "A Low-Dropout Regulator for SoC With Q-Reduction", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
ZARED KAMAL,ET AL.: "High PSRR Full On-Chip CMOS Low Dropout Voltage Regulator for Wireless Applications", 《INTERNATIONAL JOURNAL OF COMPUTER APPLICATIONS》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106301348A (zh) * | 2016-10-28 | 2017-01-04 | 无锡思泰迪半导体有限公司 | 一种准推挽源级跟随器 |
CN106301348B (zh) * | 2016-10-28 | 2023-10-13 | 杭州思泰微电子有限公司 | 一种准推挽源级跟随器 |
Also Published As
Publication number | Publication date |
---|---|
CN105375893B (zh) | 2018-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101860327B (zh) | 级联放大器和用于控制级联放大器的电流的方法 | |
US10270391B2 (en) | Ultra-low working voltage rail-to-rail operational amplifier, and differential input amplification-stage circuit and output-stage circuit thereof | |
US8274331B2 (en) | Differential receiver | |
CN106209035A (zh) | 一种两级比较器 | |
JP2011155488A (ja) | 差動入力段回路、差動入力段回路を備えた演算増幅器及び電圧レギュレータ回路 | |
WO2012083781A1 (en) | Voltage comparator | |
JP2006148364A (ja) | 電圧比較器 | |
JP4829650B2 (ja) | 差動増幅回路 | |
CN104881071A (zh) | 低功耗基准电压源 | |
JPWO2016051473A1 (ja) | 演算増幅回路 | |
US8604878B2 (en) | Folded cascode amplifier with an enhanced slew rate | |
CN103647519A (zh) | 一种运算放大器的输入级 | |
JP4724670B2 (ja) | 半導体集積回路装置 | |
CN113131886A (zh) | 一种运算放大器 | |
CN105375893A (zh) | 一种ab类推挽放大器 | |
CN105720935A (zh) | 一种衬底输入结构的跨导放大器 | |
US8779833B2 (en) | Current-mode CMOS logarithmic function circuit | |
JP5760947B2 (ja) | バイアス回路およびそれを有するアンプ回路 | |
US9450549B2 (en) | Differential amplification circuit | |
TW201601453A (zh) | 功率放大器及ab類功率放大器 | |
CN110417383B (zh) | 比较器 | |
US20120154049A1 (en) | Common-Mode Feedback Circuit | |
CN109412541B (zh) | 运算放大器的输出级和运算放大器中的方法 | |
JP6454074B2 (ja) | 差動増幅回路 | |
KR101596568B1 (ko) | 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: China Taiwan Hsinchu Science Park Hsinchu city Dusing Road No. 6 4 floor and 6 floor Applicant after: FOCALTECH SYSTEMS LIMITED Address before: Taiwan Hsinchu Science Park China Dusing Road No. 6 4 floor Applicant before: Xuyao Science and Technology Co., Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |