JP2006148364A - 電圧比較器 - Google Patents
電圧比較器 Download PDFInfo
- Publication number
- JP2006148364A JP2006148364A JP2004333654A JP2004333654A JP2006148364A JP 2006148364 A JP2006148364 A JP 2006148364A JP 2004333654 A JP2004333654 A JP 2004333654A JP 2004333654 A JP2004333654 A JP 2004333654A JP 2006148364 A JP2006148364 A JP 2006148364A
- Authority
- JP
- Japan
- Prior art keywords
- current
- mos transistor
- mirror circuit
- current mirror
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】 電圧比較器回路は、差動増幅器と波形整形回路を具備する。差動増幅器は、第1の差動対と、第2の差動対と、第1から第4のカレントミラー回路とを備える。第1の差動対は、1対の入力信号に基づいて第11出力電流と第12出力電流とを出力する。第2の差動対は、第1の差動対と相補であり、1対の入力信号に基づいて第21出力電流と第22出力電流とを出力する。第1のカレントミラー回路は、第11出力電流に基づいて第1電流を出力する。第3のカレントミラー回路は、第21出力電流に基づいて第3電流を出力する。第2のカレントミラー回路は、第12出力電流と、第3電流とに基づいて第2電流を出力する。第4のカレントミラー回路は、第22出力電流と、第1電流とに基づいて第4電流を出力する。
【選択図】図6
Description
反転入力端子In−、正転入力端子In+の入力電圧をVinとしたとき、次式の条件が成り立つ場合に第1の差動対DF11と第2の差動対DF12両方が動作状態となる。
まず、反転入力端子In−側の電圧が正転入力端子In+の電圧より高く、かつ、(7)式以上の電圧が入力される場合を説明する。本回路は電圧比較器回路動作をするため、差動対DF11のバイアス電流I1は、全てPチャンネルMOSトランジスタMP12を流れ、第1のPチャンネルMOSトランジスタMP11を流れる電流はゼロとなる。差動対DF12のバイアス電流I2は、全てNチャンネルMOSトランジスタMN11を流れ、NチャンネルMOSトランジスタMN12を流れる電流はゼロとなる。
次に、In+側の電圧がIn−側の電圧より高く、かつ、(7)式以上の電圧が入力される場合を説明する。本回路は比較器回路動作をするため、差動対DF11のバイアス電流I1は全てPチャンネルMOSトランジスタMP11を流れ、PチャンネルMOSトランジスタMP12を流れる電流はゼロとなる。差動対DF12のバイアス電流I2は、全てNチャンネルMOSトランジスタMN12を流れ、NチャンネルMOSトランジスタMN11を流れる電流はゼロとなる。
反転入力端子In−、正転入力端子In+の入力電圧Vinが次式の条件が成り立つ場合には、第1の差動対DF11のみしか動作しない。
まず、反転入力端子In−側の電圧が正転入力端子In+の電圧より高く、かつ、(7)式以上の電圧が入力される場合を説明する。この条件では、差動対DF11のバイアス電流I1は、全てPチャンネルMOSトランジスタMP12を流れ、第1のPチャンネルMOSトランジスタMP11を流れる電流はゼロとなる。また、差動対DF12のバイアス電流I2はゼロである。
次に、In+側の電圧がIn−側の電圧より高く、かつ、(7)式以上の電圧が入力される場合を説明する。この条件下では、差動対DF11のバイアス電流I1は全てPチャンネルMOSトランジスタMP11を流れ、PチャンネルMOSトランジスタMP12を流れる電流はゼロとなる。また、差動対DF12のバイアス電流I2はゼロである。
反転入力端子In−、正転入力端子In+の入力電圧Vinが次式の条件が成り立つ場合には、第2の差動対DF12のみしか動作しない。
差動対DF61、DF62が動作している状態で、反転入力端子In−側の電圧が正転入力端子In+より高い電圧が入力され、かつ、その差動入力電圧が(7)式で示した以上である場合の動作を説明する。第1の差動対DF61のバイアス電流I1は、全てPチャンネルMOSトランジスタMP62を流れ、PチャンネルMOSトランジスタMP61を流れる電流はゼロとなる。一方、第2の差動対DF62のバイアス電流I2は、全てNチャンネルMOSトランジスタMN61を流れ、NチャンネルMOSトランジスタMN62を流れる電流はゼロとなる。
まず、入力差動信号の同相信号電圧が下がって、第2の差動対DF62が動作しなくなり、第1の差動対DF61のみが動作している場合を説明する。
次に、入力差動信号の同層信号電圧が高くなり、第1の差動対DF61が動作しなくなり、第2の差動対DF62のみが動作している場合を説明する。
41〜43 インバータ回路
DF11、DF12、DF61、DF62、DF91、DF92 差動対
MP11、MP12、MP51、MP61、MP62、MP71、MP72、MP81、MP82、MP83、MP91〜MP98 PチャンネルMOSトランジスタ
MN11、MN12、MN21、MN22、MN51、MN61、MN62、MN71、MN72、MN81、MN82、MN83、MN91〜MN98 NチャンネルMOSトランジスタ
CM11〜CM15、CM61〜CM64、CM7a、CM7b、CM8a、CM8b カレントミラー回路
I11、I12、ISS、I61、I62、I8a、I8b、I91〜I96 定電流源
Vi1、Vi2、V8a、V8b、V91、V92 定電圧源
Claims (9)
- 1対の入力信号の電圧の差分を増幅する差動増幅器を具備する電圧比較器回路であって、
前記差動増幅器の出力を波形整形する波形整形回路を備え、
前記差動増幅器は、
前記1対の入力信号に基づいて第11出力電流と第12出力電流とを出力する第1の差動対と、
前記第1の差動対と相補であり、前記1対の入力信号に基づいて第21出力電流と第22出力電流とを出力する第2の差動対と、
前記第11出力電流に基づいて第1電流を出力する第1のカレントミラー回路と、
前記第1のカレントミラー回路と相補であり、前記第21出力電流に基づいて第3電流を出力する第3のカレントミラー回路と、
前記第12出力電流と前記第3電流とに基づいて第2電流を出力する第2のカレントミラー回路と、
前記第2のカレントミラー回路と相補であり、前記第22出力電流と前記第1電流とに基づいて第4電流を出力する第4のカレントミラー回路と
を備え、
前記第2電流と前記第4電流との合成電流を出力する電圧比較器回路。 - 前記第1のカレントミラー回路と前記第3のカレントミラー回路とは、入力電流に等しい出力電流を出力し、
前記第2のカレントミラー回路と前記第4のカレントミラー回路とは、入力電流のk倍の出力電流を出力する
請求項1に記載の電圧比較器回路。 - 前記波形整形回路は、少なくとも1つのインバータ回路を備える
請求項1または請求項2に記載の電圧比較器回路。 - 前記第1の差動対は、
第1のMOSトランジスタと、
第2のMOSトランジスタと、
前記第1のMOSトランジスタのソースと前記第2のMOSトランジスタのソースとが接続されるノードに接続される第1定電流源と
を備え、
前記第2の差動対は、
前記第1のMOSトランジスタと相補である第3のMOSトランジスタと、
前記第2のMOSトランジスタと相補である第4のMOSトランジスタと、
前記第3のMOSトランジスタのソースと前記第4のMOSトランジスタのソースとが接続されるノードに接続される第2定電流源と
を備え、
前記第1のMOSトランジスタのドレインは、前記第1のカレントミラー回路の入力に接続され、
前記第2のMOSトランジスタのドレインは、前記第2のカレントミラー回路の入力に接続され、
前記第3のMOSトランジスタのドレインは、前記第3のカレントミラー回路の入力に接続され、
前記第4のMOSトランジスタのドレインは、前記第4のカレントミラー回路の入力に接続され、
前記第1のMOSトランジスタのゲートと前記第3のMOSトランジスタのゲートは、接続されて前記差動増幅器の入力端子の一方に接続され、
前記第2のMOSトランジスタのゲートと前記第4のMOSトランジスタのゲートは、接続されて前記差動増幅器の入力端子の他方に接続される
請求項1から請求項3のいずれかに記載の電圧比較器回路。 - 前記第1のカレントミラー回路から前記第4のカレントミラー回路の各々は、
互いのゲートが接続され、互いのソースが接続された第5のMOSトランジスタと、第6のMOSトランジスタと、
第5のMOSトランジスタのゲートと第6のMOSトランジスタのゲートが接続されるノードにドレインが接続され、前記第5のMOSトランジスタのドレインにソースが接続される第7のMOSトランジスタと、
前記第7のMOSトランジスタのゲートに接続される定電圧源と、
前記第7のMOSトランジスタのドレインに接続される定電流源と
を備え、
前記第5のMOSトランジスタのドレインと前記第7のMOSトランジスタのソースとを電流入力端子とし、
前記第5のMOSトランジスタのソースと前記第6のMOSトランジスタのソースとの接続ノードを共通端子とし、
前記第6のMOSトランジスタのドレインを電流出力端子とする
請求項1から請求項4のいずれかに記載の電圧比較器回路。 - 前記インバータ回路は、PチャンネルMOSトランジスタとNチャンネルMOSトランジスタとを備え、
前記PチャンネルMOSトランジスタのドレインと前記NチャンネルMOSトランジスタのドレインは、前記インバータ回路の出力に接続され、
前記PチャンネルMOSトランジスタのゲートと前記NチャンネルMOSトランジスタのゲートは、前記インバータ回路の入力に接続され、
前記PチャンネルMOSトランジスタのソースは、正電源に接続され、
前記NチャンネルMOSトランジスタのソースは、負電源に接続される
請求項3から請求項5のいずれかに記載の電圧比較器回路。 - 第1のPチャンネルMOSトランジスタと第2のPチャンネルMOSトランジスタとを備える第1の差動段と、
第1のNチャンネルMOSトランジスタと第2のNチャンネルMOSトランジスタを備える第2の差動段と、
前記第1のPチャンネルMOSトランジスタのドレイン出力を折り返す第1のカレントミラー回路と、
前記第2のPチャンネルMOSトランジスタのドレイン出力を折り返す第2のカレントミラー回路と、
前記第1のNチャンネルMOSトランジスタのドレイン出力を折り返す第3のカレントミラー回路と、
前記第2のNチャンネルMOSトランジスタのドレイン出力を折り返す第4のカレントミラー回路と
を具備し、
前記第1のカレントミラー回路の出力ノードが前記第4のカレントミラー回路の入力ノードに接続され、
前記第3のカレントミラー回路の出力ノードが前記第2のカレントミラー回路の入力ノードに接続され、
前記第2のカレントミラー回路と前記第4のカレントミラー回路との各々の出力ノードを接続して出力端子とし、
前記第1のPチャンネルMOSトランジスタのゲートと前記第1のNチャンネルMOSトランジスタのゲートを接続して反転入力端子とし、
前記第2のPチャンネルMOSトランジスタのゲートと前記第2のNチャンネルMOSトランジスタのゲートを接続して正転入力端子とする
差動増幅器を備え、
前記出力端子に多段接続されるCMOSインバータ回路が接続され、
前記多段接続されるCMOSインバータ回路の最終段のCMOSインバータ回路の出力を電圧比較結果とする電圧比較器回路。 - 請求項7に記載の電圧比較器回路において、
前記第2のカレントミラー回路と第4のカレントミラー回路は、入力電流と出力電流との比が1:k(k>1)である電圧比較器回路。 - 前記第1から前記第4のカレントミラー回路は、
互いのゲートが接続され、互いのソースが接続される第1のMOSトランジスタと、第2のMOSトランジスタと、
ソースが前記第1のMOSトランジスタのドレインに接続され、ドレインが前記第1と第2のMOSトランジスタのゲートに接続される第3のMOSトランジスタと、
前記第3のMOSトランジスタのゲートに接続される第1の定電圧源と、
前記第3のMOSトランジスタのドレインに接続される第1の定電流源と
を備え、
前記第1のMOSトランジスタのドレインと前記第3のMOSトランジスタのソースとを電流入力端子とし、
前記第1のMOSトランジスタのソースと第2のMOSトランジスタのソースとを共通端子とし、
前記第2のMOSトランジスタのドレインを電流出力端子とする
請求項7または請求項8に記載の電圧比較器回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333654A JP4666346B2 (ja) | 2004-11-17 | 2004-11-17 | 電圧比較器 |
US11/274,183 US7514965B2 (en) | 2004-11-17 | 2005-11-16 | Voltage comparator circuit with symmetric circuit topology |
CN200510126706.3A CN1777026B (zh) | 2004-11-17 | 2005-11-17 | 具有对称电路布局的电压比较器电路 |
US11/980,609 US7915948B2 (en) | 2004-11-17 | 2007-10-31 | Current mirror circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333654A JP4666346B2 (ja) | 2004-11-17 | 2004-11-17 | 電圧比較器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006148364A true JP2006148364A (ja) | 2006-06-08 |
JP4666346B2 JP4666346B2 (ja) | 2011-04-06 |
Family
ID=36385633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004333654A Expired - Fee Related JP4666346B2 (ja) | 2004-11-17 | 2004-11-17 | 電圧比較器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7514965B2 (ja) |
JP (1) | JP4666346B2 (ja) |
CN (1) | CN1777026B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008092106A (ja) * | 2006-09-29 | 2008-04-17 | Nec Electronics Corp | 差動増幅回路 |
JP2008187642A (ja) * | 2007-01-31 | 2008-08-14 | Canon Inc | 差動信号比較器 |
JP2008235963A (ja) * | 2007-03-16 | 2008-10-02 | New Japan Radio Co Ltd | 演算増幅器 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101534099A (zh) * | 2008-03-13 | 2009-09-16 | 恩益禧电子股份有限公司 | 差分放大器 |
US8519796B2 (en) * | 2009-09-30 | 2013-08-27 | Murata Manufacturing Co., Ltd. | Bias generation circuit, power amplifier module, and semiconductor device |
CN101902215B (zh) * | 2010-08-02 | 2012-09-26 | 中颖电子股份有限公司 | 四输入端比较器 |
CN102384999B (zh) * | 2010-08-30 | 2015-08-19 | 深圳艾科创新微电子有限公司 | 一种高速传输事件检测方法及电路 |
US8749275B2 (en) * | 2010-09-15 | 2014-06-10 | Mitsumi Electric Co., Ltd. | Differential circuit |
JP5606345B2 (ja) * | 2011-01-25 | 2014-10-15 | セイコーインスツル株式会社 | 出力回路 |
JP2013026959A (ja) * | 2011-07-25 | 2013-02-04 | Renesas Electronics Corp | 信号変換回路、その信号変換回路を備えるアイソレータ回路及び信号変換方法 |
TW201315141A (zh) * | 2011-09-27 | 2013-04-01 | Integrated Solutions Technology Inc | 運算放大器電路結構 |
JP5715587B2 (ja) * | 2012-03-21 | 2015-05-07 | 株式会社東芝 | レギュレータ |
US9383391B2 (en) | 2014-04-11 | 2016-07-05 | Himax Technologies Limited | Voltage sensing circuit |
TWI507693B (zh) * | 2014-04-22 | 2015-11-11 | Himax Tech Ltd | 電壓感測電路 |
US9967505B1 (en) * | 2017-04-13 | 2018-05-08 | Omnivision Technologies, Inc. | Comparators for double ramp analog to digital converter |
EP3477895B1 (en) * | 2017-10-26 | 2020-05-06 | Melexis Technologies NV | A transceiver unit for transmitting data via a differential bus |
CN111434035B (zh) * | 2017-12-15 | 2022-04-22 | 华为技术有限公司 | 用于驱动电光调制器的设备 |
WO2019202685A1 (ja) * | 2018-04-18 | 2019-10-24 | 三菱電機株式会社 | ポリフェーズフィルタ |
US11043947B1 (en) * | 2020-01-16 | 2021-06-22 | Arm Limited | Energy efficient power distribution circuits for protection of sensitive information |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281510A (ja) * | 1986-05-29 | 1987-12-07 | Toshiba Corp | 電圧比較回路 |
JPH0362712A (ja) * | 1989-07-31 | 1991-03-18 | Ricoh Co Ltd | Cmos演算増幅器回路 |
JPH06125260A (ja) * | 1992-10-12 | 1994-05-06 | Nec Corp | 入力回路 |
JPH07283665A (ja) * | 1994-04-14 | 1995-10-27 | Mitsubishi Electric Corp | 増幅回路 |
JP2003101358A (ja) * | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | 差動増幅回路 |
JP2004297462A (ja) * | 2003-03-27 | 2004-10-21 | Nec Electronics Corp | 差動増幅器 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4618815A (en) * | 1985-02-11 | 1986-10-21 | At&T Bell Laboratories | Mixed threshold current mirror |
JP2778862B2 (ja) | 1991-10-14 | 1998-07-23 | 三菱電機株式会社 | トランジスタ回路 |
US5359296A (en) * | 1993-09-10 | 1994-10-25 | Motorola Inc. | Self-biased cascode current mirror having high voltage swing and low power consumption |
US5835994A (en) | 1994-06-30 | 1998-11-10 | Adams; William John | Cascode current mirror with increased output voltage swing |
JP3118393B2 (ja) * | 1995-06-21 | 2000-12-18 | シャープ株式会社 | 差動増幅回路 |
JPH0974340A (ja) * | 1995-09-04 | 1997-03-18 | Toshiba Corp | コンパレータ回路 |
US5966005A (en) | 1997-12-18 | 1999-10-12 | Asahi Corporation | Low voltage self cascode current mirror |
US6236231B1 (en) * | 1998-07-02 | 2001-05-22 | Altera Corporation | Programmable logic integrated circuit devices with low voltage differential signaling capabilities |
JP3977530B2 (ja) | 1998-11-27 | 2007-09-19 | 株式会社東芝 | カレントミラー回路および電流源回路 |
US6172535B1 (en) * | 1999-11-04 | 2001-01-09 | Analog Devices, Inc. | High-speed analog comparator structures and methods |
WO2001035182A2 (en) * | 1999-11-11 | 2001-05-17 | Broadcom Corporation | Current mirror with improved current matching |
US6252435B1 (en) * | 2000-10-05 | 2001-06-26 | Pericom Semiconductor Corp. | Complementary differential amplifier with resistive loads for wide common-mode input range |
EP1274171A1 (en) * | 2001-07-05 | 2003-01-08 | Telefonaktiebolaget L M Ericsson (Publ) | Differential line receiver |
US6429735B1 (en) * | 2001-08-29 | 2002-08-06 | National Semiconductor Corporation | High speed output buffer |
US6617915B2 (en) * | 2001-10-24 | 2003-09-09 | Zarlink Semiconductor (U.S.) Inc. | Low power wide swing current mirror |
DE50310010D1 (de) | 2002-09-13 | 2008-07-31 | Conti Temic Microelectronic | Photodetektor-anordnung und verfahren zur störlichtkompensation |
TWI220701B (en) | 2002-12-26 | 2004-09-01 | Winbond Electronics Corp | Current mirror operated by low voltage |
US6844781B1 (en) * | 2003-07-07 | 2005-01-18 | Ami Semiconductor, Inc. | Dual differential-input amplifier having wide input range |
US7012415B2 (en) * | 2003-10-16 | 2006-03-14 | Micrel, Incorporated | Wide swing, low power current mirror with high output impedance |
US7113020B2 (en) * | 2004-10-25 | 2006-09-26 | Toko, Inc. | Capacitance multiplier circuit exhibiting improving bandwidth |
-
2004
- 2004-11-17 JP JP2004333654A patent/JP4666346B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-16 US US11/274,183 patent/US7514965B2/en not_active Expired - Fee Related
- 2005-11-17 CN CN200510126706.3A patent/CN1777026B/zh not_active Expired - Fee Related
-
2007
- 2007-10-31 US US11/980,609 patent/US7915948B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281510A (ja) * | 1986-05-29 | 1987-12-07 | Toshiba Corp | 電圧比較回路 |
JPH0362712A (ja) * | 1989-07-31 | 1991-03-18 | Ricoh Co Ltd | Cmos演算増幅器回路 |
JPH06125260A (ja) * | 1992-10-12 | 1994-05-06 | Nec Corp | 入力回路 |
JPH07283665A (ja) * | 1994-04-14 | 1995-10-27 | Mitsubishi Electric Corp | 増幅回路 |
JP2003101358A (ja) * | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | 差動増幅回路 |
JP2004297462A (ja) * | 2003-03-27 | 2004-10-21 | Nec Electronics Corp | 差動増幅器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008092106A (ja) * | 2006-09-29 | 2008-04-17 | Nec Electronics Corp | 差動増幅回路 |
JP2008187642A (ja) * | 2007-01-31 | 2008-08-14 | Canon Inc | 差動信号比較器 |
US7573302B2 (en) | 2007-01-31 | 2009-08-11 | Canon Kabushiki Kaisha | Differential signal comparator |
JP2008235963A (ja) * | 2007-03-16 | 2008-10-02 | New Japan Radio Co Ltd | 演算増幅器 |
Also Published As
Publication number | Publication date |
---|---|
US7915948B2 (en) | 2011-03-29 |
CN1777026B (zh) | 2011-07-20 |
US7514965B2 (en) | 2009-04-07 |
JP4666346B2 (ja) | 2011-04-06 |
CN1777026A (zh) | 2006-05-24 |
US20080068089A1 (en) | 2008-03-20 |
US20060103433A1 (en) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666346B2 (ja) | 電圧比較器 | |
US7352243B2 (en) | Voltage comparator circuit | |
USRE47461E1 (en) | Differential amplifying circuit | |
EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
KR100542685B1 (ko) | 출력버퍼용 연산 트랜스컨덕턴스 증폭기 | |
EP1980017B1 (en) | Amplifier circuit | |
KR100753151B1 (ko) | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 | |
US20060012429A1 (en) | Self biased differential amplifier | |
US7737782B1 (en) | Operational amplifier circuit | |
KR20120020665A (ko) | 오버드라이빙 회로를 포함하는 연산증폭기 | |
US6924702B2 (en) | Low supply voltage and self-biased high speed receiver | |
JP6949463B2 (ja) | シングル差動変換回路 | |
JP3971605B2 (ja) | ゲインブースト演算増幅回路 | |
JP4724670B2 (ja) | 半導体集積回路装置 | |
JP4658868B2 (ja) | 増幅回路 | |
JP4532847B2 (ja) | 差動増幅器 | |
KR100669074B1 (ko) | 클램핑 회로를 이용한 차동증폭기 | |
JP3426594B2 (ja) | 入力バッファ回路 | |
TWI790909B (zh) | 高速緩衝放大器 | |
JP7025498B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2002314399A (ja) | 半導体集積回路 | |
JP3325707B2 (ja) | 演算増幅器 | |
JP2005136473A (ja) | 演算増幅回路 | |
JP2007329838A (ja) | 演算増幅回路 | |
JPH11122055A (ja) | 演算増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |