JP2778862B2

JP2778862B2 - トランジスタ回路

Info

Publication number: JP2778862B2
Application number: JP3264653A
Authority: JP
Inventors: 敏夫熊本; 隆博三木; 浩之河野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-10-14
Filing date: 1991-10-14
Publication date: 1998-07-23
Anticipated expiration: 2013-07-23
Also published as: JPH05108180A; US5469047A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はトランジスタ回路、特
に定電流源回路、電圧電流変換回路、レベルシフタ等の
トランジスタ回路に関する。

【０００２】

【従来の技術】図１５に、従来の定電流源回路の回路図
を示す。図１５の回路はバイポーラトランジスタ３０の
エミッタと接地５７の間に抵抗３１を設けたものであ
り、トランジスタ３０のベースにバイアス電位ＶB を与
えることにより、トランジスタ３０のコレクタに電流Ｉ
を流す。図１６はバイポーラトランジスタのコレクタ・
エミッタ間電圧ＶCEに対して流れるコレクタ電流ＩC
が、どのように変化するかを示したグラフである。コレ
クタ・エミッタ間電圧ＶCEに依存せずにほぼ一定のコレ
クタ電流ＩC が流れるいわゆる５極管領域ＱＲが依存す
る。図１５に示した回路が定電流源回路として動作する
ためには、この５極管領域ＱＲにおいてトランジスタを
動作させる必要がある。これは出力抵抗を充分大きくす
る必要があるとも言い換えることができる。

【０００３】図１５に戻って、このことを考察してみる
と、トランジスタ３０のベースにバイアス電位ＶB を、
例えば１．２Ｖを与えると、トランジスタ３０のエミッ
タの電位はバイアス電位ＶB からベース・エミッタ間電
圧ＶBEだけ低い値となる。電圧ＶBEは通常０．７Ｖ程度
であるのでエミッタ電位は０．５Ｖ程度になる。よって
抵抗３１には０．５Ｖの電圧がかかる。ここで抵抗３１
の抵抗値をＲとすると、コレクタに流れる電流は

【０００４】

【数１】

【０００５】となり、図１５に示した回路は数１で定ま
る値の電流を流す電流源回路として動作する。但し、ト
ランジスタ３０のコレクタ電位は、トランジスタ３０が
５極管領域で動作するよう、バイアス電位ＶB 以上であ
ることが必要となる。

【０００６】図１７に示したＭＯＳトランジスタ回路に
おいても同様のことが言える。ＭＯＳトランジスタ３２
のソースを接地５７に接続したこの回路では、図１６に
おいてコレクタ電流ＩC をドレイン電流ＩD に、コレク
タ・エミッタ間電圧ＶCEをドレイン・ソース間電圧ＶDS
に、それぞれ読みかえればやはり同図に示すような５極
管領域ＱＲが存在する。

【０００７】図１７に戻ってこのことを考察してみる
と、トランジスタ３２のゲートにバイアス電位ＶB を、
例えば２．０Ｖを与える。この場合ドレインに流れる電
流ＩはＭＯＳトランジスタの５極管領域ＱＲの式

【０００８】

【数２】

【０００９】で決まる。ここではβはトランジスタのゲ
ート幅に比例し、ゲート長に逆比例するトランジスタゲ
インファクタと呼ばれる定数であり、ＶGSはゲートソー
ス間電圧、ＶTHはしきい値電圧であり通常０．８Ｖ前後
の値である。このときＭＯＳトランジスタ３２のドレイ
ン・ソース間電圧ＶDSが

【００１０】

【数３】

【００１１】の関係を満足するときＭＯＳトランジスタ
３２は５極管領域ＱＲで動作する。即ち図１７に示すト
ランジスタ回路は定電流源として動作する。

【００１２】図１８、図１９に示すカレントミラー回路
もこれらを構成するトランジスタが５極管領域で動作す
ることが望ましい。

【００１３】

【発明が解決しようとする課題】従来の定電流源回路は
以上のように構成されていたが、未だその定電流性が不
充分であった。図１６において示す、コレクタ・エミッ
タ間電圧ＶCE（若しくはドレイン・ソース間電圧ＶDS）
の増加によるコレクタ電流ＩC （若しくはドレイン電流
ＩD ）の微増Δはバイポーラトランジスタにおけるアー
リ効果（若しくはＭＯＳトランジスタにおけるチャネル
長変調効果）に起因している。

【００１４】これを低減するために、図１５，図１７の
回路のそれぞれにおいて更にトランジスタを１個増やし
た図２０、図２１の回路も用いられる。図２０の回路は
バイポーラトランジスタ３３，３４においてコレクタ電
流ＩC を共通に流し、図１５の回路と同様にしてトラン
ジスタ３４のエミッタを抵抗３１を介して接地５７に接
続したものである。しかしこの場合には、２つのバイア
ス電位ＶB1，ＶB2を設定しなければならず、複数のバイ
アス回路が必要であった。

【００１５】図２１の回路はＭＯＳトランジスタ３５，
３６においてドレイン電流ＩD を共通に流し、図１７の
回路と同様にしてトランジスタ３６のソースを接地５７
に接続したものである。この場合も図２０の回路と同
様、２つのバイアス電位ＶB1，ＶB2を設定しなければな
らない。

【００１６】このような事情は複数個の定電流源が並列
に接続されている場合でも同様である。図２２にバイポ
ーラトランジスタ３３ａ，３３ｂ，…３３ｎ及び３４
ａ，３４ｂ，…３４ｎ、並びに抵抗３１ａ，３１ｂ，…
３１ｎからなる定電流源回路の回路図を示す。この回路
は図２０に示した回路が並列に接続された構造をとる。
つまりトランジスタ３３ａ，３３ｂ，…３３ｎのベース
が、またトランジスタ３４ａ，３４ｂ，…３４ｎのベー
スがそれぞれ共通に接続されており、トランジスタ３４
ａ，３４ｂ，…３４ｎのそれぞれのエミッタに接続され
た抵抗３１ａ，３１ｂ，…３１ｎは接地５７で共通に接
続される。この回路でも、トランジスタ３３ａ，３３
ｂ，…３３ｎのベースに与えるバイアス電位ＶB1と、ト
ランジスタ３４ａ，３４ｂ，…３４ｎのベースに与える
バイアス電位ＶB2との２つの電位を設定しなければなら
ない。

【００１７】図２３に示す回路は、図２１に示した回路
が並列に接続された構造をとっている。ＭＯＳトランジ
スタ３３ａ，３３ｂ，…３３ｎのゲートが、またＭＯＳ
トランジスタ３６ａ，３６ｂ，…３６ｎのゲートがそれ
ぞれ共通に接続され、２つのバイアス電位ＶB1，ＶB2を
設定しなければならない。

【００１８】トランジスタの不充分な定電流性は他のト
ランジスタ回路においても問題となる。図２４はバイポ
ーラトランジスタ４９と電流源５０から構成されるエミ
ッタホロワの回路図である。トランジスタ４９のベース
には入力端子５２が、エミッタには出力端子５１が、そ
れぞれ接続されており、バイポーラトランジスタ４９の
ベース・エミッタ間電圧ＶBEだけのレベルシフトがなさ
れる。しかし、バイポーラトランジスタ４９のアーリ効
果により、入力端子５２に入力する入力電位に依存して
レベルシフト量が異なるため、出力端子５１から得られ
る出力電位に歪が生じるという問題があった。同様のこ
とは、図２５に示すソースホロワ回路についても言え
る。この回路ではレベルシフト量はＶTH＋（２Ｉ／β）
^(1/2)で与えられ、定電流源５６が流す電流値Ｉによっ
て調整が効くものの、ＭＯＳトランジスタのチャネル長
変調効果によって定電流性が不充分なため、ＭＯＳトラ
ンジスタ５４のベースに接続された入力端子５３に入力
する入力電位に対し、定電流源５６と共通してエミッタ
に接続された出力端子５５に出力する出力電位が歪むと
いう問題があった。

【００１９】更に、図２４に示すエミッタホロワ回路で
は、レベルシフト量はほぼＶBEのみに固定されている。
更にレベルシフト量を大きくしようとする場合には図２
６に示したようにトランジスタ４９のエミッタと電流源
５０の間にダイオード５８を挿入することもできるが、
これではほぼ２ＶBEのレベルシフト量となり、ＶBEから
２ＶBEの間のレベルシフト量を得たい場合にはこの回路
を用いることはできない。あるいはダイオードの代わり
に抵抗を用いてレベルシフト量を調整することもできる
が、このような受動素子は大きな面積を占めてしまうた
め、微細化、高速化の妨げとなり、好ましくない。

【００２０】一方、２つの電位を設定しなければならな
いという問題点は電圧電流変換回路にも生じている。そ
の構成例を図２７に示す。バイポーラトランジスタ３
７，３８は差動対をなし、バイポーラトランジスタ３
９、抵抗４０、接地５７は図１５に示した定電流源と同
じ構成をなしている。ここでトランジスタ３７のベース
に入力電位Ｖinを与えると、入力電位Ｖinとバイアス電
位ＶB2との差に応じ、端子４１，４２に相補的なコレク
タ電流が流れる。従ってこの回路でも定電流源用のバイ
アス電位ＶB1と、電圧電流変換の基準となるバイアス電
位ＶB2の２つを設定しなければならない。

【００２１】また図２８に示すＥＣＬタイプのインバー
タでも同じことがいえる。バイポーラトランジスタ４
５，４６は差動対をなし、バイポーラトランジスタ４
７、抵抗４８、接地５７は図１５に示した定電流源と同
じ構成をとっている。トランジスタ４５，４６のそれぞ
れのコレクタには負荷抵抗４４が一つずつ接続される。
トランジスタ４５のベースに入力電位Ｖinを与えると、
これとバイアス電位ＶB2とのうち、高い方の電位が入力
するベースを備えたトランジスタに多くの電流が流れ、
端子４３から取り出される論理は入力電位Ｖinの表す論
理を反転させる。この回路においても２つのバイアス電
位ＶB1，ＶB2を設定しなければならない。

【００２２】以上の問題点をまとめると、次のようにな
る。

【００２３】（１）１つのトランジスタを含む定電流源
回路では定電流性が不充分な場合があり、それを解決す
るために共通の出力電流が流れる２つのトランジスタを
用いて定電流源回路を構成すると、バイアス電圧を２つ
設定しなければならず、複数のバイアス回路が必要であ
った。

【００２４】（２）（１）の定電流源回路が複数互いに
並列に接続された定電流源回路、例えばカレントミラー
回路でも複数のバイアス回路が必要であった。

【００２５】（３）従来の電圧電流変換回路においても
入力電圧の基準となるバイアス電圧と、定電流源として
働く部分に必要なバイアス電圧の２つを設定しなければ
ならない。インバータについても同様である。

【００２６】（４）従来のレベルシフト回路ではドレイ
ンの定電流性が不充分なために出力電位が歪んでしまう
という問題点があった。更にレベルシフト量もＶBEのほ
ぼ整数倍にしか定めることができなかった。

【００２７】この発明は以上のような問題点を解消する
ためになされたもので、（１）１つのバイアス電圧を設
定するのみで精度の高い定電流性を有する定電流源回路
を提供し、（２）１つのバイアス電圧を設定するのみで
動作する電圧電流変換回路及びインバータを提供し、
（３）出力電位の歪が少なく、レベルシフト量をＶBEの
ほぼ整数倍の値以外に定めることができるレベルシフタ
を提供することを目的としている。

【００２８】

【課題を解決するための手段】この発明にかかるトラン
ジスタ回路は、第１端子と、第２端子と、第３端子と、
第２端子に接続された第１導電型のコレクタ電極、第１
導電型のエミッタ電極、第１端子に接続された第２導電
型のベース電極を有するバイポーラトランジスタと、エ
ミッタ電極に接続された第１導電型のドレイン電極、第
３端子に接続された第１導電型のソース電極、ベース電
極に接続されたゲート電極を有するＭＯＳトランジスタ
と、を備える。

【００２９】望ましくは、第１端子と第３端子との間に
接続された電圧源を更に備える。あるいは、第２端子に
接続された電圧源からなる第１電源手段と、他の電圧源
からなる第２電源手段と、第３端子と第２電源手段との
間に接続された電流源を更に備える。

【００３０】また望ましくは、エミッタ電極に接続され
た第４端子を更に備える。

【００３１】

【作用】この発明では、バイポーラトランジスタのエミ
ッタ電極とＭＯＳトランジスタのドレイン電極を接続す
るので、コレクタ電流とドレイン電流は等しくなり、Ｍ
ＯＳトランジスタは５極管領域で動作する限り、バイポ
ーラトランジスタのエミッタに対して定電流を流す負荷
として動作する。

【００３２】ここで更にバイポーラトランジスタのベー
ス電極とＭＯＳトランジスタのゲート電極を接続するの
で、単一のバイアス電圧を設定するだけで、いずれのト
ランジスタにもバイアス電圧を設定することができる。
このとき、５極管領域でＭＯＳトランジスタを動作させ
るためには、必ずしもドレイン・ソース間電圧がゲート
・ソース間電圧よりも大なることは要求されない。ゲー
ト・ソース間電圧よりも、ＭＯＳトランジスタのしきい
値電圧だけ小さな電圧に対して大であればよい。従っ
て、バイポーラトランジスタのベース・エミッタ間電圧
よりも大きなしきい値を備えたＭＯＳトランジスタであ
れば、バイポーラトランジスタのエミッタに対して定電
流を流す負荷として動作する。

【００３３】

【実施例】図１にこの発明の第１実施例の回路を示す。
第１端子１にＮＰＮ型バイポーラトランジスタ５のベー
スと、ＮチャネルＭＯＳトランジスタ６のゲートが共通
して接続されている。第２端子２にはバイポーラトラン
ジスタ５のコレクタが、第３端子３にはＭＯＳトランジ
スタ６のソースが、それぞれ接続されている。バイポー
ラトランジスタ５のエミッタにはＭＯＳトランジスタ６
のドレインが接続されている。このように構成されたト
ランジスタ回路ではコレクタ電流とドレイン電流とはほ
ぼ等しく、ＭＯＳトランジスタ６はバイポーラトランジ
スタ５に対して定電流が流れる負荷となる。

【００３４】一般にバイポーラトランジスタはベース・
エミッタ間に０．７Ｖ程度の、またコレクタ・エミッタ
間には少なくともベース・エミッタ間以上の電位差（電
圧）があれば、５極管領域で動作する。また、ＭＯＳト
ランジスタはドレイン・ソース間電圧がゲート・ソース
間電圧からしきい値電圧ＶTHだけ引いた電圧より大きけ
れば、即ち、数３が成立すれば５極管領域で動作する。
つまり、ＭＯＳトランジスタはそのゲートの電位がドレ
インの電位よりＶTH程度大きくても十分に５極管領域で
動作し得る。従ってバイポーラトランジスタ５のＶBE
（０．７Ｖ程度）がＭＯＳトランジスタ６のＶTHより小
さければ、

【００３５】

【数４】

【００３６】の関係からいずれのトランジスタ５，６と
もに十分に５極管領域で動作し得ることになる。バイポ
ーラトランジスタを２つ接続した図２０に示す回路では
電位ＶB1と電位ＶB2を等しくすると、トランジスタ３４
は５極管領域では動作しない。また、ＭＯＳトランジス
タを２つ接続した図２１に示す回路でも、電位ＶB1と電
位ＶB2を等しくすると、トランジスタ３５は５極管領域
では動作しない。しかし本実施例に示す構造において
は、バイアス電圧ＶB1，ＶB2を共通にしても、いずれの
トランジスタをも５極管領域で動作させることができ
る。

【００３７】なお、数３が満足されていない場合にはＭ
ＯＳトランジスタ６は５極管領域で動作しないが、この
場合にはドレイン電流がほぼＶDSに比例するため、図１
５に示した従来の定電流源回路と同様の動作をすること
になる。つまりこの実施例では、従来の場合より良好な
特性を示すことはあっても悪化することはない。

【００３８】図２にこの発明の第２実施例の回路を示
す。第１実施例に対して更に第１端子１に第１固定電位
８を、第３端子３に固定電位９をそれぞれ与えた回路で
ある。具体的には電圧源５９を第１端子１と第３端子３
の間に接続し、第３端子３の電位よりも第１端子１の電
位を高くしている。電圧源５９はＭＯＳトランジスタ６
にゲート・ソース間電圧ＶGSを与えるので、ＭＯＳトラ
ンジスタ６のドレイン・ソース間はバイポーラトランジ
スタ５に対して定電流を流す負荷となり、結局第２端子
２に引き込む電流Ｉr は図１５及び図１７に示した定電
流源回路の流す電流よりも定電流性が改善される。しか
も単一のバイアス電圧を設定するだけでよいという点
で、図２０及び図２１に示した定電流源回路よりも優れ
ている。

【００３９】図３にこの発明の第３実施例の回路を示
す。第２実施例に対して更にバイポーラトランジスタ５
のエミッタとＭＯＳトランジスタ６のドレインの接続点
に第４端子４を接続し、この第４端子４に定電流Ｉo を
流す電流源１０を接続した構造を有する。この回路では
第２端子２に引き込む電流Ｉは、

【００４０】

【数５】

【００４１】となる。つまり第４端子４に流入する電流
値Ｉo を調整することで、定電流源の出力電流値Ｉを制
御することもできる。

【００４２】図４にこの発明の第４実施例の回路を示
す。複数のバイポーラトランジスタ５ａ，５ｂ，５ｃ，
…，５ｎのそれぞれのエミッタは共通に接続されてい
る。またそれぞれのベースは共通に第１端子１に接続さ
れている。第２端子２にはバイポーラトランジスタ５ａ
のコレクタが接続されている。バイポーラトランジスタ
５ａ，５ｂ，５ｃ，…，５ｎの各々のコレクタには第２
端子２ａ，２ｂ，…，２ｎがそれぞれ設けられている。
ＭＯＳトランジスタ６のソースは、接地された第３端子
３に、ドレインはバイポーラトランジスタ５のエミッタ
に、ゲートは第１端子１に、それぞれ接続されている。

【００４３】このように構成された回路ではＭＯＳトラ
ンジスタ６はバイポーラトランジスタ５ａ，５ｂ，５
ｃ，…，５ｎのいずれに対しても、定電流を流す負荷と
して働く。よって第２端子２ａ，２ｂ，２ｃ，…，２ｎ
において引き込む電流はいずれもその定電流性が図２
２、図２３に示した定電流回路よりも改善される。ＭＯ
Ｓトランジスタ６で決まる電流値をバイポーラトランジ
スタ２ａ，２ｂ，２ｃ，…，２ｎで均等に分配し、全体
として数mAの大きな電流を流そうとする場合、ＭＯＳト
ランジスタはバイポーラにくらべて占有面積が大きくな
るので、この構成を取ることによって占有面積の増加を
抑えることができる。

【００４４】図５にこの発明の第５実施例の回路を示
す。第２端子２ａ，２ｂ，２ｃ，…，２ｎとバイポーラ
トランジスタ５ａ，５ｂ，５ｃ，…，５ｎとＭＯＳトラ
ンジスタ６ａ，６ｂ，６ｃ，…，６ｎはそれぞれ第１実
施例と同様の接続関係にある。例えばバイポーラトラン
ジスタ５ａのコレクタは第２端子２ａに、エミッタはＭ
ＯＳトランジスタ６ａのドレインに、ベースはＭＯＳト
ランジスタ６ａのゲートに、それぞれ接続される。第１
端子１にはバイポーラトランジスタ５ａ，５ｂ，５ｃ，
…，５ｎのベースが共通して接続され、第３端子３には
ＭＯＳトランジスタ６ａ，６ｂ，６ｃ，…，６ｎのソー
スが共通して接続されて接地される。バイポーラトラン
ジスタ５ａ，５ｂ，５ｃ，…，５ｎの各々のコレクタに
はそれぞれ第２端子２ａ，２ｂ，２ｃ，…，２ｎが接続
される。また、第２端子２は第１端子１と接続される。

【００４５】このように構成された回路ではＭＯＳトラ
ンジスタ６ａ，６ｂ，６ｃ，…，６ｎはそれぞれバイポ
ーラトランジスタ５ａ，５ｂ，５ｃ，…，５ｎに対して
定電流負荷として働く。かつまた、第２端子２ａが第１
端子１と同電位に設定されるため、第２端子２ｂ，２
ｃ，…，２ｎにおいて得られる電流は第２端子２ａにお
いて得られる電流によって制御される。つまり第５実施
例はカレントミラー回路の構成をとるが、第２端子のそ
れぞれで得られる電流の定電流性は図１８、図１９で得
られるそれよりも改善される。

【００４６】第２乃至第５実施例からわかるように、こ
の発明は定電流源回路の定電流性を改善する。更に、２
つのトランジスタが直列に接続されているにもかかわら
ず、必要なバイアス電位は１つのトランジスタに対する
大きさの電位で足りる。従って、第２端子２の電位が外
部回路によって限定されているとき、２つ直列に接続さ
れたトランジスタを５極管領域で動作させた従来の場合
と比較して、バイポーラトランジスタのダイナミックレ
ンジを大きく取ることができる。

【００４７】図６にこの発明の第６実施例の回路を示
す。第１実施例を電圧電流変換回路に応用したものであ
る。バイポーラトランジスタ１４のエミッタとバイポー
ラトランジスタ１５のエミッタとは、ＭＯＳトランジス
タ１６のドレインに共通して接続されている。バイポー
ラトランジスタ１５のベースとＭＯＳトランジスタ１６
のゲートとは共通して第１端子１に接続され、ＭＯＳト
ランジスタ１６のソースは第３端子３に接続されて接地
されている。一方、バイポーラトランジスタ１４のベー
スには入力端子１３が、コレクタには出力端子１２がそ
れぞれ接続されている。第１端子１にはバイアス電位Ｖ
B が与えられ、入力端子１３に入力される入力電位Ｖin
に対する基準電位となる一方でＭＯＳトランジスタ１６
をバイポーラトランジスタ１４，１５に対して定電流を
流す負荷にする。従って入力電位Ｖinのバイアス電位Ｖ
B に対する大小によって、出力端子１２と第２端子２と
に互いに相補的な電流が流れる。このように構成された
電圧電流変換回路においてはバイアス電位をただ一つ設
定すればよい。

【００４８】図７にこの発明の第７実施例の回路を示
す。第６実施例において更に抵抗１７ａ，１７ｂを設け
た構成となっている。抵抗１７ａはその一端をバイポー
ラトランジスタ１４のエミッタに、他端をＭＯＳトラン
ジスタ１６のドレインに、それぞれ接続している。抵抗
１７ｂは、その一端をバイポーラトランジスタ１５のエ
ミッタに、他端をＭＯＳトランジスタ１６のドレイン
に、それぞれ接続している。このように２つの抵抗１７
ａ，１７ｂを加えることにより、第６実施例と比較して
電圧電流変換特性の直線性が良好な電圧電流変換回路を
得ることができる。第６実施例及び第７実施例における
電圧電流変換特性を、図８にそれぞれ破線及び実線で示
す。

【００４９】図９にこの発明の第８実施例の回路を示
す。第１実施例をＥＣＬタイプのインバータに応用した
ものである。バイポーラトランジスタ２１のエミッタと
バイポーラトランジスタ２２のエミッタとは、ＭＯＳト
ランジスタ２０のドレインに共通して接続されている。
バイポーラトランジスタ２２のベースとＭＯＳトランジ
スタ２０のゲートとは共通して第１端子１に接続され、
ＭＯＳトランジスタ２０のソースとは第３端子３に接続
されて接地されている。一方、バイポーラトランジスタ
２１のベースには入力端子１３が、コレクタには出力端
子１８が、更に抵抗１９ａを介して端子１２ａがそれぞ
れ接続されている。第１端子１にはバイアス電位ＶB が
与えられ、入力端子１３に入力される入力電位Ｖinに対
する基準電位となる一方で、ＭＯＳトランジスタ２０を
バイポーラトランジスタ２１，２２に対して定電流を流
す負荷としている。基準となるバイアス電位ＶB よりも
低い入力電位Ｖinが入力された場合（論理“ロウ”）Ｍ
ＯＳトランジスタ２０を流れる電流はバイポーラトラン
ジスタ２２の方に流れ、出力端子１８に現れる電位は高
くなる。即ち論理“ハイ”を出力する。逆に入力電位Ｖ
inの電位がＶB よりも高い場合には、出力端子１８に現
れる電位は低くなって論理“ロウ”を出力する。このよ
うに構成されたインバータでは、バイアス電圧をただ一
つ設定すればよい。

【００５０】図１０にこの発明の第９実施例の回路を示
す。第１実施例をレベルシフタに応用したものである。
第３端子３は電流源２３を介して接地されている。第２
端子２には固定電位ＶC が与えられている。第１端子１
に入力された入力電位Ｖinはそのレベルがシフトされて
第３端子３に出力電位を出力する。このレベルシフト量
は図２５に示したソースホロワ回路と同じ量であり、図
２４に示したバイポーラトランジスタのエミッタホロワ
回路のレベルシフト量ＶBEより大きく、図２６に示した
ダイオードを含むバイポーラトランジスタのエミッタホ
ロワ回路のレベルシフト量２ＶBEよりも小さい。即ちバ
イポーラトランジスタのベース・エミッタ間電圧ＶBEの
ほぼ整数倍の値以外のレベルシフト量を得ることができ
る。ＭＯＳトランジスタ６のドレインの電位は、常にバ
イポーラトランジスタ５のベース・エミッタ間電圧ＶBE
だけ入力電位Ｖinよりも低いレベルに設定される。その
ため入力電位のレベルにかかわらずＭＯＳトランジスタ
のドレイン・ソース間電圧ＶDSは数２から

【００５１】

【数６】

【００５２】となって変動しないので、チャネル長変調
効果の影響を低減することができ、第３端子３に現れる
出力電位の歪は改善される。

【００５３】図１１にこの発明の第１０実施例を示す。
第９実施例における電流源２３を、第１実施例で構成し
たものである。電流源を従来の定電流源回路、例えば図
１５に示された回路で構成する場合に比較して、更に歪
みの少ない出力電位を得ることができる。

【００５４】図１２にこの発明の第１１実施例を示す。
この回路６０は直並列型Ａ／Ｄ変換用電圧比較回路であ
り、アナログ信号である入力電位Ｖinの大小に応じて、
出力端子ＯＵＴ１，ＯＵＴ２のいずれかに電流源Ｉooの
流す電流を与える。出力端子ＯＵＴ１，ＯＵＴ２は、そ
の後にＤ／Ａコンバータ６５を接続する。回路６０は、
例えば図１３の様にしてサンプルホールド回路６６、Ａ
／Ｄコンバータ６７、加算器６８、減算器６９に接続さ
れて直並列型Ａ／Ｄコンバータ７０の一部を構成する。

【００５５】回路６０は、ラッチングコンパレータ６
１、レベルシフタ６２、電流源部６３から構成されてい
る。ラッチングコンパレータ６１は入力電位Ｖinと参照
電位Ｖref とを比較するトランジスタＱ１，Ｑ２，Ｑ
３、帰還を行うトランジスタＱ４，Ｑ５，Ｑ６及び、バ
イアス電位ＶB が与えられ、電流源として動作するトラ
ンジスタＱ７及び抵抗Ｒ１，Ｒ２から構成されている。

【００５６】レベルシフタ６２はＮＰＮバイポーラトラ
ンジスタＱ８，Ｑ９，ＮチャネルＭＯＳトランジスタＱ
１０，Ｑ１１及び、電流源Ｉ11，Ｉ12から構成され、こ
の発明の第９実施例と同様の構成となっている。即ち、
第１端子１ａにはトランジスタＱ８のベース及びトラン
ジスタＱ１０のゲートが共通に接続され、第２端子２ａ
は電位ＶCC及びトランジスタＱ８のコレクタが共通に接
続されている。また第３端子３ａにはトランジスタＱ１
０のソースが接続され、電流源Ｉ11を介して接地されて
いる。第４端子４ａにはトランジスタＱ８のエミッタ及
びトランジスタＱ１０のドレインが接続されている。同
様にして、第１端子１ｂにはトランジスタＱ９のベース
及びトランジスタＱ１１のゲートが共通に接続され、第
２端子２ｂは電位ＶCC及びトランジスタＱ９のコレクタ
が共通に接続されている。また第３端子３ｂにはトラン
ジスタＱ１１のソースが接続され、電流源Ｉ12を介して
接地されている。第４端子４ｂにはトランジスタＱ９の
エミッタ及びトランジスタＱ１１のドレインが接続され
ている。

【００５７】電流源部６３は、電流源用トランジスタＱ
１２，Ｑ１３のそれぞれのエミッタに共通して接続され
た電流源Ｉooと、トランジスタＱ１２，Ｑ１３のそれぞ
れのコレクタに接続された出力端子ＯＵＴ１，ＯＵＴ２
から構成される。

【００５８】ラッチングコンパレータ６１とレベルシフ
タ６２とは第１端子１ａ，１ｂ、第４端子４ａ，４ｂを
共有する。またレベルシフタ６２と電流源部６３は第３
端子３ａ，３ｂを共有する。つまりレベルシフタ６２
は、第１端子１ａ，１ｂがそれぞれ受ける比較用トラン
ジスタＱ１，Ｑ２の出力を、電圧ＶBEだけレベルシフト
して第４端子４ａ，４ｂを介してそれぞれ帰還用トラン
ジスタＱ５，Ｑ４のベースに与える一方で、電圧（ＶBE
＋ＶDS）だけレベルシフトして第３端子３ａ，３ｂを介
してそれぞれ電流源用トランジスタＱ１２，Ｑ１３のそ
れぞれのベースに与えている。このように、第１１実施
例によれば、２つの異なるレベルシフト量を提供でき
る。更には、トランジスタを多数接続してダイオードの
ように用いてレベルシフタ６２を構成した場合に生じる
温度特性の悪化や、抵抗を用いて構成した場合に生じる
占有面積の増大を抑制することができる。

【００５９】図１４にこの発明の第１２実施例を示す。
この回路８０は並列型Ａ／Ｄ変換用電圧比較回路であ
り、アナログ信号である入力電位Ｖinの大小をＥＣＬレ
ベルにおいて判断し、出力端子ＯＵＴにＣＭＯＳレベル
として出力する。

【００６０】回路８０は、ラッチングコンパレータ６
１、レベルシフタ６２、電流源部６４から構成されてい
る。電流源部６４は、電流源用トランジスタＱ１４，Ｑ
１５のそれぞれに直列にトランジスタＱ１６，Ｑ１７が
接続され、トランジスタＱ１６，Ｑ１７のそれぞれのゲ
ートは共通してトランジスタＱ１６のドレインに接続さ
れている。トランジスタＱ１７のドレインには出力端子
ＯＵＴが接続され、トランジスタＱ１４，Ｑ１５のそれ
ぞれのベースには、第３端子３ｂ，３ａが接続されてい
る。従ってこの回路８０においても、レベルシフタ６２
は、第１端子１ａ，１ｂがそれぞれ受ける比較用トラン
ジスタＱ１，Ｑ２の出力を、電圧ＶBEだけレベルシフト
して第４端子４ａ，４ｂを介してそれぞれ帰還用トラン
ジスタＱ５，Ｑ４のベースに与える一方で、電圧（ＶBE
＋ＶDS）だけレベルシフトして第３端子３ａ，３ｂを介
してそれぞれ電流源用トランジスタＱ１４，Ｑ１５のそ
れぞれのゲートに与えている。このように、第１２実施
例も２つの異なるレベルシフト量を提供することができ
る。

【００６１】以上、第１乃至第１２実施例においては、
バイポーラトランジスタとしてＮＰＮ型のものを、ＭＯ
ＳトランジスタとしてＮチャネルのものを用いた場合に
ついて説明したが、本発明がこのようなバイポーラトラ
ンジスタとＭＯＳトランジスタの組合わせに限定されな
いことはいうまでもなく、バイポーラトランジスタとし
てＰＮＰ型のものを、ＭＯＳトランジスタとしてＰチャ
ネルのものを用いた組合わせによっても本発明を実施す
ることができる。

【００６２】

【発明の効果】以上のように、この発明によればＭＯＳ
トランジスタがバイポーラトランジスタのエミッタに対
して定電流を流す負荷として動作するので、定電流性の
良い定電流回路を得ることができる。しかもＭＯＳトラ
ンジスタのゲートはバイポーラトランジスタのベースと
接続されているので、バイアス電圧は一つのみ設定すれ
ばよく、バイアス回路の削減が可能である。また、バイ
アス電圧を一つのみ設定すればよい電圧電流変換回路や
インバータを得ることができる。また、レベルシフト後
の出力電位の歪が少ないレベルシフタが得られ、そのシ
フト量は、バイポーラトランジスタのベース・エミッタ
間電圧ＶBEの整数倍の値以外に定めることができる。更
にエミッタ電極に第４端子を設けることにより、電圧Ｖ
BEの整数倍の値のシフト量を得ることもできる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示す回路図である。

【図２】この発明の第２実施例を示す回路図である。

【図３】この発明の第３実施例を示す回路図である。

【図４】この発明の第４実施例を示す回路図である。

【図５】この発明の第５実施例を示す回路図である。

【図６】この発明の第６実施例を示す回路図である。

【図７】この発明の第７実施例を示す回路図である。

【図８】この発明の第６乃至第７実施例の動作を示すグ
ラフである。

【図９】この発明の第８実施例を示す回路図である。

【図１０】この発明の第９実施例を示す回路図である。

【図１１】この発明の第１０実施例を示す回路図であ
る。

【図１２】この発明の第１１実施例を示す回路図であ
る。

【図１３】この発明の第１１実施例を適用するＤ／Ａコ
ンバータ７０の構成を示すブロック図である。

【図１４】この発明の第１２実施例を示す回路図であ
る。

【図１５】従来の定電流源回路を示す回路図である。

【図１６】トランジスタの５極管領域を示すグラフであ
る。

【図１７】従来の定電流源回路を示す回路図である。

【図１８】従来の定電流源回路を示す回路図である。

【図１９】従来の定電流源回路を示す回路図である。

【図２０】従来の定電流源回路を示す回路図である。

【図２１】従来の定電流源回路を示す回路図である。

【図２２】従来の定電流源回路を示す回路図である。

【図２３】従来の定電流源回路を示す回路図である。

【図２４】従来のレベルシフタを示す回路図である。

【図２５】従来のレベルシフタを示す回路図である。

【図２６】従来のレベルシフタを示す回路図である。

【図２７】従来の電圧電流変換回路を示す回路図であ
る。

【図２８】従来のインバータを示す回路図である。

【符号の説明】

１第１端子２，２ａ，２ｂ，２ｃ，２ｎ第２端子３第３端子４，４ａ，４ｂ第４端子５，５ａ，５ｂ，５ｃ，５ｎ，１５，２２，Ｑ８，Ｑ９
ＮＰＮ型バイポーラトランジスタ６，６ａ，６ｂ，６ｃ，６ｎ，１６，２０，Ｑ１０，Ｑ
１１ＮチャネルＭＯＳトランジスタ２３電流源５９電圧源

Claims

(57)【特許請求の範囲】

【請求項１】第１端子と、第２端子と、第３端子と、前記第２端子に接続された第１導電型のコレクタ電極、
第１導電型のエミッタ電極、前記第１端子に接続された
第２導電型のベース電極を有するバイポーラトランジス
タと、前記エミッタ電極に接続された第１導電型のドレイン電
極、前記第３端子に接続された第１導電型のソース電
極、前記ベース電極に接続されたゲート電極を有するＭ
ＯＳトランジスタと、を備えるトランジスタ回路。
【請求項２】前記第１端子と前記第３端子との間に接続
された電圧源を更に備える請求項１記載のトランジスタ
回路。
【請求項３】前記第２端子に接続された電圧源からなる
第１電源手段と、他の電圧源からなる第２電源手段と、前記第３端子と前記第２電源手段との間に接続された電
流源と、を更に備える請求項１記載のトランジスタ回路。
【請求項４】前記エミッタ電極に接続された第４端子を
更に備える、請求項１記載のトランジスタ回路。