WO2019202685A1 - ポリフェーズフィルタ - Google Patents

ポリフェーズフィルタ Download PDF

Info

Publication number
WO2019202685A1
WO2019202685A1 PCT/JP2018/016014 JP2018016014W WO2019202685A1 WO 2019202685 A1 WO2019202685 A1 WO 2019202685A1 JP 2018016014 W JP2018016014 W JP 2018016014W WO 2019202685 A1 WO2019202685 A1 WO 2019202685A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
transistor
output
polyphase filter
connection point
Prior art date
Application number
PCT/JP2018/016014
Other languages
English (en)
French (fr)
Inventor
津留　正臣
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2020514846A priority Critical patent/JP6771695B2/ja
Priority to CN201880092334.2A priority patent/CN111971898A/zh
Priority to EP18915760.5A priority patent/EP3761507B1/en
Priority to PCT/JP2018/016014 priority patent/WO2019202685A1/ja
Publication of WO2019202685A1 publication Critical patent/WO2019202685A1/ja
Priority to US17/069,573 priority patent/US11152915B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/0192—Complex filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H2011/0494—Complex filters

Definitions

  • the present invention relates to an RC type polyphase filter.
  • RC polyphase filter As a polyphase filter.
  • resistors R and capacitors C are alternately connected in series, and a circuit is formed by four resistors and four capacitors in a ring shape, and the first and second input terminals and the first To fourth output terminals (see, for example, Patent Document 1).
  • a predetermined frequency that is differentially input from the first input terminal and the second input terminal is output from the first to fourth output terminals as a predetermined orthogonal differential frequency. .
  • a conventional RC type polyphase filter includes, for example, a polysilicon resistor and a MIM (Metal-Insulator-Metal) capacitor.
  • the resistance value and the capacitance value required at this time are equal to the impedance of the input terminal and the output terminal. Therefore, since the impedance with respect to the capacitance is 1 / ⁇ C, it is necessary to reduce the capacitance value as the frequency increases.
  • the conventional polyphase filter due to the influence of the minimum size of the MIM capacity according to the process design rule, the conventional polyphase filter has a problem that it is difficult to reduce the size, that is, to increase the frequency.
  • the present invention has been made to solve the above-described problems, and an object thereof is to provide a polyphase filter that can be reduced in size and increased in frequency.
  • the polyphase filter according to the present invention includes a first transistor, a second transistor, a third transistor, and a fourth transistor, wherein the first output terminal is connected to the first terminal of the first transistor.
  • the second output terminal is connected to the first terminal of the second transistor
  • the third output terminal is connected to the first terminal of the third transistor
  • the first terminal of the fourth transistor is connected to the first terminal. 4 output terminals, the second terminal of the first transistor and the control terminal of the fourth transistor are connected, the first input terminal is connected to the connection point, and the second terminal of the third transistor is connected.
  • a second input terminal is connected to the connection point, a second terminal of the second transistor and a control terminal of the first transistor are connected, and a fourth terminal is connected to the control terminal of the second transistor.
  • Transistor number Terminal and is obtained by connecting the control terminal of the third transistor.
  • the first input terminal is connected to the connection point between the second terminal of the first transistor and the control terminal of the fourth transistor
  • the second terminal of the third transistor is connected to the second terminal of the third transistor.
  • the second input terminal is connected to the connection point of the control terminal of the transistor.
  • the first output terminal to the fourth output terminal are connected to the first terminals of the first transistor to the fourth transistor, respectively, and the control terminal of the first transistor and the second terminal of the second transistor are connected to each other.
  • the control terminal of the third transistor is connected to the second terminal of the fourth transistor.
  • FIG. 1 is a configuration diagram showing a polyphase filter according to the present embodiment.
  • the polyphase filter shown in FIG. 1 includes a first transistor 1, a second transistor 2, a third transistor 3, and a fourth transistor 4.
  • a first input terminal 11 is connected to a connection point 101 between the drain terminal of the first transistor 1 and the gate terminal of the fourth transistor 4.
  • the second input terminal 12 is connected to a connection point 103 between the drain terminal of the third transistor 3 and the gate terminal of the second transistor 2.
  • a first output terminal 21 is connected to the source terminal of the first transistor 1, a second output terminal 22 is connected to the source terminal of the second transistor 2, and a third terminal is connected to the source terminal of the third transistor 3.
  • the output terminal 23 is connected, and the fourth output terminal 24 is connected to the source terminal of the fourth transistor 4.
  • the gate terminal of the first transistor 1 and the drain terminal of the second transistor 2 are connected at the connection point 102, and the gate terminal of the third transistor 3 and the drain terminal of the fourth transistor 4 are connected at the connection point 104. Yes.
  • a source terminal corresponds to a first terminal
  • a drain terminal corresponds to a second terminal
  • a gate terminal corresponds to a control terminal.
  • the radio wave input from the first input terminal 11 is input to the connection point 101, and the radio wave input from the second input terminal 12 having a differential relationship with the radio wave input from the first input terminal 11 is connected to the connection point. 103.
  • I i1 is the input current of the first input terminal 11
  • I i3 is the input current of the second input terminal 12
  • V i1 is the input voltage of the first input terminal 11
  • V i3 is the second input terminal. 12 input voltages are shown.
  • the first output terminal 21 is connected to the second output terminal 22 through the gate and source of the first transistor 1
  • the second output terminal 22 is connected to the second output terminal 22 through the gate and source of the second transistor 2.
  • the third output terminal 23 is connected to the fourth output terminal 24 via the gate and source of the third transistor 3, and the fourth output terminal 24 is connected to the gate and source of the fourth transistor 4.
  • the first output terminal 21 is connected between the sources.
  • I R1 indicates the drain-source current of the first transistor 1
  • I o1 indicates the output current from the first output terminal 21.
  • I R2 is the drain-source current of the second transistor 2
  • I o2 is the output current from the second output terminal 22
  • I R3 is the drain-source current of the third transistor 3
  • I o3 is The output current from the third output terminal 23
  • I R4 indicates the drain-source current of the fourth transistor 4
  • I o4 indicates the output current from the fourth output terminal 24.
  • I gs1 to I gs4 indicate the gate-source currents of the first transistor 1 to the fourth transistor 4, respectively.
  • FIG. 2 shows an equivalent circuit of the first transistor 1.
  • the drain-source resistance R ds1 between the gate and the source becomes capacitance C gs1.
  • a bias is not applied to the transistor, and the mutual conductance G m V gs1 between the drain and the source may be regarded as open. Therefore, the polyphase filter shown in FIG. 1 can be equivalently regarded as an RC polyphase filter (see the equivalent circuit in FIG. 3). Therefore, the phases of the outputs (V o1 to V o4 ) of the output terminals 21, 22, 23, and 24 are different by 90 degrees.
  • the drain-source resistances R gs1 to R gs4 of the first transistor 1 to the fourth transistor 4 do not contribute to the phase shift amount.
  • an output of quadrature differential (for example, 0 °, ⁇ 90 °, ⁇ 180 °, ⁇ 270 °) can be obtained.
  • a polyphase filter using a transistor can be configured, and a MIM capacitor can only be manufactured in the order of ⁇ m or more, whereas a transistor size can be manufactured in the order of nm. There is an effect.
  • the absolute value of the impedance due to the gate-source capacitance of each transistor is the impedance between the first input terminal 11 and the second input terminal 12 or the first output terminal 21 to the fourth output.
  • the transistor size may be set to be equal to the impedance of the terminal 24, and the resistance component between the drain and source of the transistor may be controlled by a bias voltage applied to the transistor. Further, a separate resistor may be connected in parallel between the drain and source of the transistor.
  • the first output terminal 21 to the fourth output terminal 24 are connected to the drain terminal side of the first transistor 1 to the fourth transistor 4, and the first input is connected to the source terminal side. Similar effects can be obtained when the terminal 11 and the second input terminal 12 are connected.
  • a connection point 201 is a connection point between the drain terminal of the first transistor 1 and the gate terminal of the fourth transistor 4
  • a connection point 202 is a connection between the gate terminal of the first transistor 1 and the second transistor 2.
  • a connection point with the drain terminal, the connection point 203 is a connection point between the drain terminal of the third transistor 3 and the gate terminal of the second transistor 2
  • a connection point 204 is the gate terminal of the third transistor 3 and the fourth terminal. This is a connection point of the drain terminal of the transistor 4.
  • FIG. 5 shows an equivalent circuit of the circuit of FIG. As shown in the figure, it can be regarded as an RC polyphase filter equivalently.
  • drain-source resistors of the first transistor 1 to the fourth transistor 4 may be loaded with other resistors in parallel, and the gate-source capacitors may be loaded with other capacitors in parallel. good.
  • a DC voltage may be applied to the transistor to control the mutual conductance, the gate-source capacitance, and the like.
  • the first terminal is an emitter terminal
  • the second terminal is a collector terminal
  • the control terminal is a base terminal.
  • the first transistor, the second transistor, the third transistor, and the fourth transistor are provided, and the first terminal of the first transistor is provided.
  • the fourth output terminal is connected to the first terminal of the first transistor, the second terminal of the first transistor is connected to the control terminal of the fourth transistor, and the first input terminal is connected to the connection point.
  • the second terminal of the third transistor and the control terminal of the second transistor are connected and the second input terminal is connected to the connection point, and the second terminal of the second transistor and the first transistor are connected to each other.
  • Connect to control terminal Since the connection a second terminal of the fourth transistor and the control terminal of the third transistor, it is possible to reduce the size and frequency of.
  • the first transistor, the second transistor, the third transistor, and the fourth transistor are provided, and the first terminal of the first transistor is connected to the first transistor.
  • Connect the input terminal connect the second input terminal to the first terminal of the third transistor, connect the second terminal of the first transistor and the control terminal of the fourth transistor, and connect to the connection point
  • the first output terminal is connected, the second terminal of the second transistor is connected to the control terminal of the first transistor, the second output terminal is connected to the connection point, and the second output of the third transistor is connected.
  • the third output terminal is connected to the connection point, and the second terminal of the fourth transistor is connected to the control terminal of the third transistor. point Having connected the fourth output terminal, it can be downsized and higher frequency.
  • the first terminal is the source terminal
  • the second terminal is the drain terminal
  • the control terminal is the gate terminal. Can be achieved.
  • the first terminal is the emitter terminal
  • the second terminal is the collector terminal
  • the control terminal is the base terminal. Can be planned.
  • the impedance between the first terminal and the second terminal of the first transistor to the fourth transistor, and the first transistor to the fourth transistor Since the impedance between the first terminal and the control terminal is equal to the absolute value of the impedance between the first input terminal and the second input terminal, impedance matching as a polyphase filter can be achieved.
  • any component of the embodiment can be modified or any component of the embodiment can be omitted within the scope of the invention.
  • the polyphase filter according to the present invention relates to the configuration of an RC type polyphase filter and is suitable for use in a high-frequency circuit.

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

第１のトランジスタ（１）のドレイン端子と第４のトランジスタ（４）のゲート端子の接続点に第１の入力端子（１１）を接続する。第３のトランジスタ（３）のドレイン端子と第２のトランジスタ（２）のゲート端子の接続点に第２の入力端子（１２）を接続する。第１のトランジスタ（１）～第４のトランジスタ（４）のそれぞれのソース端子に第１の出力端子（２１）～第４の出力端子（２４）を接続する。第１のトランジスタ（１）のゲート端子と第２のトランジスタ（２）のドレイン端子を接続し、第３のトランジスタ（３）のゲート端子と第４のトランジスタ（４）のドレイン端子を接続する。

Description

ポリフェーズフィルタ
　本発明は、ＲＣ型のポリフェーズフィルタに関するものである。
　ポリフェーズフィルタとして、ＲＣ型ポリフェーズフィルタがある。従来のＲＣ型ポリフェーズフィルタは、抵抗ＲとキャパシタＣが交互に直列に接続され、四つの抵抗と四つのキャパシタとでリング状に回路を構成し、第１及び第２の入力端子と第１～第４の出力端子を備えていた（例えば、特許文献１参照）。このようなポリフェーズフィルタは、第１の入力端子と第２の入力端子から差動入力された所定の周波数は、第１から第４の出力端子から直交差動の所定の周波数が出力される。
特表２０１３－５０９０９６号公報
　従来のＲＣ型ポリフェーズフィルタは、例えば、ポリシリコン抵抗とＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）容量で構成される。このとき要求される抵抗値と容量値は、入力端子や出力端子のインピーダンスに等しい。そのため、容量に対するインピーダンスは１／ωＣであることから、高周波化につれて容量値を小さくする必要がある。しかしながら、プロセスのデザインルールによるＭＩＭ容量の最小サイズなどが影響して、従来のポリフェーズフィルタでは、小型化が困難、つまり高周波数化が困難となる問題があった。
　この発明は上記のような課題を解決するためになされたもので、小型化と高周波化を図ることのできるポリフェーズフィルタを提供することを目的とする。
　この発明に係るポリフェーズフィルタは、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとを備え、第１のトランジスタの第１の端子に第１の出力端子を接続し、第２のトランジスタの第１の端子に第２の出力端子を接続し、第３のトランジスタの第１の端子に第３の出力端子を接続し、第４のトランジスタの第１の端子に第４の出力端子を接続し、第１のトランジスタの第２の端子と第４のトランジスタの制御端子とを接続すると共に接続点に第１の入力端子を接続し、第３のトランジスタの第２の端子と第２のトランジスタの制御端子とを接続すると共に接続点に第２の入力端子を接続し、第２のトランジスタの第２の端子と第１のトランジスタの制御端子とを接続し、第４のトランジスタの第２の端子と第３のトランジスタの制御端子とを接続したものである。
　この発明のポリフェーズフィルタは、第１のトランジスタの第２の端子と第４のトランジスタの制御端子の接続点に第１の入力端子を接続し、第３のトランジスタの第２の端子と第２のトランジスタの制御端子の接続点に第２の入力端子を接続する。第１のトランジスタ～第４のトランジスタのそれぞれの第１の端子に第１の出力端子～第４の出力端子を接続し、第１のトランジスタの制御端子と第２のトランジスタの第２の端子を接続し、第３のトランジスタの制御端子と第４のトランジスタの第２の端子を接続するようにしたものである。これにより小型化と高周波化を図ることができる。
この発明の実施の形態１によるポリフェーズフィルタを示す構成図である。 この発明の実施の形態１によるポリフェーズフィルタの第１のトランジスタの等価回路図である。 この発明の実施の形態１によるポリフェーズフィルタの等価回路図である。 この発明の実施の形態１によるポリフェーズフィルタの他の例を示す構成図である。 この発明の実施の形態１によるポリフェーズフィルタの他の例の等価回路図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、本実施の形態によるポリフェーズフィルタを示す構成図である。
　図１に示すポリフェーズフィルタは、第１のトランジスタ１、第２のトランジスタ２、第３のトランジスタ３、第４のトランジスタ４を備える。第１のトランジスタ１のドレイン端子と第４のトランジスタ４のゲート端子との接続点１０１に第１の入力端子１１が接続されている。第３のトランジスタ３のドレイン端子と第２のトランジスタ２のゲート端子との接続点１０３に第２の入力端子１２が接続されている。第１のトランジスタ１のソース端子に第１の出力端子２１が接続され、第２のトランジスタ２のソース端子に第２の出力端子２２が接続され、第３のトランジスタ３のソース端子に第３の出力端子２３が接続され、第４のトランジスタ４のソース端子に第４の出力端子２４が接続されている。
　第１のトランジスタ１のゲート端子と第２のトランジスタ２のドレイン端子が接続点１０２で接続され、第３のトランジスタ３のゲート端子と第４のトランジスタ４のドレイン端子が接続点１０４で接続されている。なお、第１のトランジスタ１～第４のトランジスタ４において、それぞれソース端子が第１の端子、ドレイン端子が第２の端子、ゲート端子が制御端子に相当する。
　次に、実施の形態１のポリフェーズフィルタの動作について説明する。
　第１の入力端子１１から入力された電波は接続点１０１に入力され、第１の入力端子１１から入力された電波と差動関係にある第２の入力端子１２から入力された電波は接続点１０３に入力される。図中、Ｉｉ１は第１の入力端子１１の入力電流、Ｉｉ３は第２の入力端子１２の入力電流、Ｖｉ１は第１の入力端子１１の入力電圧、Ｖｉ３は第２の入力端子１２の入力電圧を示す。
　第１の出力端子２１は、第１のトランジスタ１のゲート・ソース間を介して第２の出力端子２２と、第２の出力端子２２は第２のトランジスタ２のゲート・ソース間を介して第３の出力端子２３と、第３の出力端子２３は第３のトランジスタ３のゲート・ソース間を介して第４の出力端子２４と、第４の出力端子２４は第４のトランジスタ４のゲート・ソース間を介して第１の出力端子２１と接続されている。図中、ＩＲ１は第１のトランジスタ１のドレイン・ソース間電流、Ｉｏ１は第１の出力端子２１からの出力電流を示す。同様に、ＩＲ２は第２のトランジスタ２のドレイン・ソース間電流、Ｉｏ２は第２の出力端子２２からの出力電流、ＩＲ３は第３のトランジスタ３のドレイン・ソース間電流、Ｉｏ３は第３の出力端子２３からの出力電流、ＩＲ４は第４のトランジスタ４のドレイン・ソース間電流、Ｉｏ４は第４の出力端子２４からの出力電流を示している。また、Ｉｇｓ１～Ｉｇｓ４は、それぞれ第１のトランジスタ１～第４のトランジスタ４のゲート・ソース間電流を示す。
　図２は、第１のトランジスタ１の等価回路を示している。図示のように、ドレイン・ソース間は抵抗Ｒｄｓ１、ゲート・ソース間は容量Ｃｇｓ１となる。トランジスタにはバイアスを印加しておらずドレイン・ソース間の相互コンダクタンスＧｍＶｇｓ１は開放とみなしてよい。従って、図１に示すポリフェーズフィルタは、等価的にＲＣ型ポリフェーズフィルタとみなせる（図３の等価回路参照）。そのため、各出力端子２１、２２、２３、２４の出力（Ｖｏ１～Ｖｏ４）は９０度ずつ位相が異なる。第１のトランジスタ１～第４のトランジスタ４のドレイン・ソース間抵抗Ｒｇｓ１～Ｒｇｓ４は移相量に寄与しない。従って、直交差動（例えば、０°、－９０°、－１８０°、－２７０°）の出力が得られる。
　以上から、トランジスタを用いたポリフェーズフィルタが構成でき、ＭＩＭキャパシタではμｍオーダ以上でしか製作が可能でないのに対し、トランジスタのサイズはｎｍオーダで製作可能であることから、小型化と高周波化の効果を奏する。
　また、インピーダンス整合のために、各トランジスタのゲート・ソース間容量によるインピーダンスの絶対値が第１の入力端子１１と第２の入力端子１２間のインピーダンスまたは第１の出力端子２１～第４の出力端子２４のインピーダンスと等しくなるようにトランジスタサイズを設定し、トランジスタのドレイン・ソース間の抵抗成分をトランジスタに印加するバイアス電圧で制御しても良い。さらに、トランジスタのドレイン・ソース間に別途抵抗を並列に接続してもよい。
　また、図４に示すように、第１のトランジスタ１～第４のトランジスタ４のドレイン端子側に第１の出力端子２１～第４の出力端子２４を接続し、ソース端子側に第１の入力端子１１、第２の入力端子１２を接続した場合も、同様の効果を得ることができる。図中、接続点２０１は、第１のトランジスタ１のドレイン端子と第４のトランジスタ４のゲート端子との接続点、接続点２０２は、第１のトランジスタ１のゲート端子と第２のトランジスタ２のドレイン端子との接続点、接続点２０３は、第３のトランジスタ３のドレイン端子と第２のトランジスタ２のゲート端子との接続点、接続点２０４は、第３のトランジスタ３のゲート端子と第４のトランジスタ４のドレイン端子の接続点である。図５は図４の回路の等価回路を示す。図示のように、等価的にＲＣ型ポリフェーズフィルタとみなすことができる。
　また、第１のトランジスタ１～第４のトランジスタ４のドレイン・ソース間抵抗には並列に他の抵抗を装荷しても良く、ゲート・ソース間容量には並列に他の容量を装荷しても良い。
　さらに、本実施の形態ではトランジスタの増幅作用を利用しているわけではないため、トランジスタには直流電圧を印加する必要はない。ただし、トランジスタに直流電圧を印加して、相互コンダクタンスやゲート・ソース間容量などを制御しても良い。
　また、本実施の形態では、トランジスタとして電界効果トランジスタの例を説明したが、バイポーラトランジスタでも同様に適用可能である。この場合は、第１の端子がエミッタ端子、第２の端子がコレクタ端子、制御端子がベース端子となる。
　以上説明したように、実施の形態１のポリフェーズフィルタによれば、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとを備え、第１のトランジスタの第１の端子に第１の出力端子を接続し、第２のトランジスタの第１の端子に第２の出力端子を接続し、第３のトランジスタの第１の端子に第３の出力端子を接続し、第４のトランジスタの第１の端子に第４の出力端子を接続し、第１のトランジスタの第２の端子と第４のトランジスタの制御端子とを接続すると共に接続点に第１の入力端子を接続し、第３のトランジスタの第２の端子と第２のトランジスタの制御端子とを接続すると共に接続点に第２の入力端子を接続し、第２のトランジスタの第２の端子と第１のトランジスタの制御端子とを接続し、第４のトランジスタの第２の端子と第３のトランジスタの制御端子とを接続したので、小型化と高周波化を図ることができる。
　また、実施の形態１のポリフェーズフィルタによれば、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとを備え、第１のトランジスタの第１の端子に第１の入力端子を接続し、第３のトランジスタの第１の端子に第２の入力端子を接続し、第１のトランジスタの第２の端子と第４のトランジスタの制御端子とを接続すると共に接続点に第１の出力端子を接続し、第２のトランジスタの第２の端子と第１のトランジスタの制御端子とを接続すると共に接続点に第２の出力端子を接続し、第３のトランジスタの第２の端子と第２のトランジスタの制御端子とを接続すると共に接続点に第３の出力端子を接続し、第４のトランジスタの第２の端子と第３のトランジスタの制御端子とを接続すると共に接続点に第４の出力端子を接続したので、小型化と高周波化を図ることができる。
　また、実施の形態１のポリフェーズフィルタによれば、第１の端子をソース端子、第２の端子をドレイン端子、制御端子をゲート端子としたので、電界効果トランジスタを用いて小型化と高周波化を図ることができる。
　また、実施の形態１のポリフェーズフィルタによれば、第１の端子をエミッタ端子、第２の端子をコレクタ端子、制御端子をベース端子としたので、バイポーラトランジスタを用いて小型化と高周波化を図ることができる。
　また、実施の形態１のポリフェーズフィルタによれば、第１のトランジスタ～第４のトランジスタの第１の端子と第２の端子との間のインピーダンスと、第１のトランジスタ～第４のトランジスタの第１の端子と制御端子との間のインピーダンスと、第１の入力端子と第２の入力端子間のインピーダンスの絶対値を等しくしたので、ポリフェーズフィルタとしてのインピーダンス整合を図ることができる。
　なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
　以上のように、この発明に係るポリフェーズフィルタは、ＲＣ型のポリフェーズフィルタの構成に関するものであり、高周波回路に用いるのに適している。
　１　第１のトランジスタ、２　第２のトランジスタ、３　第３のトランジスタ、４　第４のトランジスタ、１１　第１の入力端子、１２　第２の入力端子、２１　第１の出力端子、２２　第２の出力端子、２３　第３の出力端子、２４　第４の出力端子、１０１～１０４，２０１～２０４　接続点。

Claims (5)

  1. 　第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとを備え、
    　前記第１のトランジスタの第１の端子に第１の出力端子を接続し、
    　前記第２のトランジスタの第１の端子に第２の出力端子を接続し、
    　前記第３のトランジスタの第１の端子に第３の出力端子を接続し、
    　前記第４のトランジスタの第１の端子に第４の出力端子を接続し、
    　前記第１のトランジスタの第２の端子と前記第４のトランジスタの制御端子とを接続すると共に当該接続点に第１の入力端子を接続し、
    　前記第３のトランジスタの第２の端子と前記第２のトランジスタの制御端子とを接続すると共に当該接続点に第２の入力端子を接続し、
    　前記第２のトランジスタの第２の端子と前記第１のトランジスタの制御端子とを接続し、
    　前記第４のトランジスタの第２の端子と前記第３のトランジスタの制御端子とを接続したことを特徴とするポリフェーズフィルタ。
  2. 　第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとを備え、
    　前記第１のトランジスタの第１の端子に第１の入力端子を接続し、
    　前記第３のトランジスタの第１の端子に第２の入力端子を接続し、
    　前記第１のトランジスタの第２の端子と第４のトランジスタの制御端子とを接続すると共に当該接続点に第１の出力端子を接続し、
    　前記第２のトランジスタの第２の端子と前記第１のトランジスタの制御端子とを接続すると共に当該接続点に第２の出力端子を接続し、
    　前記第３のトランジスタの第２の端子と前記第２のトランジスタの制御端子とを接続すると共に当該接続点に第３の出力端子を接続し、
    　前記第４のトランジスタの第２の端子と前記第３のトランジスタの制御端子とを接続すると共に当該接続点に第４の出力端子を接続したことを特徴とするポリフェーズフィルタ。
  3. 　前記第１の端子がソース端子、前記第２の端子がドレイン端子、前記制御端子がゲート端子であることを特徴とする請求項１または請求項２に記載のポリフェーズフィルタ。
  4. 　前記第１の端子がエミッタ端子、前記第２の端子がコレクタ端子、前記制御端子がベース端子であることを特徴とする請求項１または請求項２に記載のポリフェーズフィルタ。
  5. 　前記第１のトランジスタ～第４のトランジスタの第１の端子と第２の端子との間のインピーダンスと、前記第１のトランジスタ～第４のトランジスタの第１の端子と制御端子との間のインピーダンスと、前記第１の入力端子と前記第２の入力端子間のインピーダンスの絶対値を等しくしたことを特徴とする請求項１または請求項２に記載のポリフェーズフィルタ。
PCT/JP2018/016014 2018-04-18 2018-04-18 ポリフェーズフィルタ WO2019202685A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020514846A JP6771695B2 (ja) 2018-04-18 2018-04-18 ポリフェーズフィルタ
CN201880092334.2A CN111971898A (zh) 2018-04-18 2018-04-18 多相滤波器
EP18915760.5A EP3761507B1 (en) 2018-04-18 2018-04-18 Polyphase filter
PCT/JP2018/016014 WO2019202685A1 (ja) 2018-04-18 2018-04-18 ポリフェーズフィルタ
US17/069,573 US11152915B2 (en) 2018-04-18 2020-10-13 Polyphase filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/016014 WO2019202685A1 (ja) 2018-04-18 2018-04-18 ポリフェーズフィルタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/069,573 Continuation US11152915B2 (en) 2018-04-18 2020-10-13 Polyphase filter

Publications (1)

Publication Number Publication Date
WO2019202685A1 true WO2019202685A1 (ja) 2019-10-24

Family

ID=68240023

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016014 WO2019202685A1 (ja) 2018-04-18 2018-04-18 ポリフェーズフィルタ

Country Status (5)

Country Link
US (1) US11152915B2 (ja)
EP (1) EP3761507B1 (ja)
JP (1) JP6771695B2 (ja)
CN (1) CN111971898A (ja)
WO (1) WO2019202685A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104675A (ja) * 1992-08-11 1994-04-15 Mitsubishi Electric Corp 移相回路
JP2001526868A (ja) * 1997-05-22 2001-12-18 クゥアルコム・インコーポレイテッド 能動位相分離器（ａｃｔｉｖｅ ｐｈａｓｅ ｓｐｌｉｔｔｅｒ）
JP2013509096A (ja) 2009-10-19 2013-03-07 クゥアルコム・インコーポレイテッド Ｌｒポリフェイズフィルタ
JP2017073632A (ja) * 2015-10-06 2017-04-13 日本電信電話株式会社 分布型回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1174709A (en) * 1968-06-07 1969-12-17 Standard Telephones Cables Ltd A Symmetrical Polyphase Network
JPH0831772B2 (ja) 1990-03-16 1996-03-27 日本電信電話株式会社 位相合成・分岐回路
US6114922A (en) * 1998-04-17 2000-09-05 Advanced Micro Devices, Inc. Transconductance compensation for process variation in equalizers
JP4023069B2 (ja) 2000-04-27 2007-12-19 横河電機株式会社 Ａｔｍシステムおよびその電源断検出方法
JP3595982B2 (ja) 2000-07-12 2004-12-02 日本電信電話株式会社 ９０度ハイブリッド回路
KR100395213B1 (ko) * 2001-03-22 2003-08-21 주식회사 버카나와이어리스코리아 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법
US6636085B2 (en) * 2001-04-20 2003-10-21 Nec Electronics Corporation Phase shifter with an RC polyphase filter
JP4666346B2 (ja) * 2004-11-17 2011-04-06 ルネサスエレクトロニクス株式会社 電圧比較器
US7271647B2 (en) * 2005-08-22 2007-09-18 Mediatek, Inc. Active polyphase filter
US9106202B2 (en) * 2013-04-17 2015-08-11 Linear Technology Corporation Poly-phase filter with phase tuning
JP6336217B1 (ja) * 2017-03-02 2018-06-06 三菱電機株式会社 ポリフェーズフィルタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104675A (ja) * 1992-08-11 1994-04-15 Mitsubishi Electric Corp 移相回路
JP2001526868A (ja) * 1997-05-22 2001-12-18 クゥアルコム・インコーポレイテッド 能動位相分離器（ａｃｔｉｖｅ ｐｈａｓｅ ｓｐｌｉｔｔｅｒ）
JP2013509096A (ja) 2009-10-19 2013-03-07 クゥアルコム・インコーポレイテッド Ｌｒポリフェイズフィルタ
JP2017073632A (ja) * 2015-10-06 2017-04-13 日本電信電話株式会社 分布型回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3761507A4

Also Published As

Publication number Publication date
CN111971898A (zh) 2020-11-20
US11152915B2 (en) 2021-10-19
JP6771695B2 (ja) 2020-10-21
EP3761507B1 (en) 2022-01-19
JPWO2019202685A1 (ja) 2020-10-22
US20210028769A1 (en) 2021-01-28
EP3761507A1 (en) 2021-01-06
EP3761507A4 (en) 2021-01-06

Similar Documents

Publication Publication Date Title
JPH10173482A (ja) フィルタ回路
Kumngern et al. Voltage-mode multifunction biquadratic filters using new ultra-low-power differential difference current conveyors
US7271647B2 (en) Active polyphase filter
WO2023046103A1 (zh) 一种放大器组件和相位移相方法
Nagar et al. Lossless grounded FDNR simulator and its applications using OTRA
Sagbas et al. Current and voltage transfer function filters using a single active device
Kushwaha First order multifunction filters based on CCDDCCTA
JP6336217B1 (ja) ポリフェーズフィルタ
WO2019202685A1 (ja) ポリフェーズフィルタ
RU2625520C1 (ru) Генератор хаотических колебаний
JP6625272B1 (ja) アクティブサーキュレータ
Chaichana et al. Current-mode MISO filter using CCCDTAs and grounded capacitors
JP2012049882A (ja) Ｉｑ信号発生回路
CN212723057U (zh) 电流感测电路
US11211919B2 (en) Polyphase filter
JP2005528836A (ja) 増幅回路、ジャイレータ回路、信号を増幅するためのフィルタ・デバイス及び方法
Jin Multi-function current differencing cascaded transconductance amplifier (MCDCTA) and its application to current-mode multiphase sinusoidal oscillator
Rai et al. A third order quadrature sinusoidal oscillator based on CMOS/FGCMOS Inverters
Prasad et al. Novel Ms⁁ 2 type FDNR simulation configuration with electronic control and grounded capacitances
Agarwal et al. Compact Design of Universal biquadratic filter using Basic Current Conveyor and Transconductance Amplifier
CN111464149B (zh) 滤波放大器
TWI790857B (zh) 差動式電容裝置與差動式電容校準方法
bin Md Idros A design of butterworth low pass filter's layout basideal filter approximation on the ideal filter approximation
Metin et al. All-pass filter application using electronically tunable DDCC
US10972075B2 (en) Active quadrature circuits for high frequency applications

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18915760

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020514846

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018915760

Country of ref document: EP

Effective date: 20200930

NENP Non-entry into the national phase

Ref country code: DE