JP2012049882A - Ｉｑ信号発生回路 - Google Patents

Abstract

【課題】ＩＱ位相誤差の少ないＩＱ信号発生回路を提供する。
【解決手段】ＩＱ信号発生回路１０では、４相入出力ＲＣポリフェイズフィルタ１１は、第１乃至第４入力端子１１ａ、１１ｂ、１１ｃ、１１ｄと第１乃至第４出力端子間１１ｅ、１１ｆ、１１ｇ、１１ｈに接続された抵抗ＲとキャパシタＣを有し、位相差が０°および１８０°の信号が通過すると位相差が０°、９０°、１８０°、２７０°の信号を生成する。抵抗負荷回路１２は、電源端子１４と第１乃至第４出力端子１１ｅ、１１ｆ、１１ｇ、１１ｈの間に接続され、４相入出力ＲＣポリフェイズフィルタ１１に流れる電流を電圧に変換する。４相入出力トランスコンダンタンスアンプ１３は、第１乃至第４入力端子１１ａ、１１ｂ、１１ｃ、１１ｄと基準電位ＧＮＤの間に接続され、４相入出力ＲＣポリフェイズフィルタ１１に位相差が０°および１８０°の信号を通過させる。
【選択図】 図１

Description

本発明の実施形態は、ＩＱ信号発生回路に関する。

通信機器等には、Ｉ（同相）信号と、Ｑ（Ｉ信号に９０°の位相）に分割してベクトル変調および復調を行うＩＱ変調回路およびＩＱ復調回路が用いられている。

従来、ＩＱ信号発生回路として、電圧制御発振回路から入力された信号を逓倍する逓倍回路と、逓倍信号を２分周する２分周回路を有するものが知られている。逓倍信号を立ち上がりのタイミングと立ち下がりのタイミングで２分周することにより、それぞれ９０°の位相差を持った信号を生成し、位相差が０°、９０°、１８０°、２７０°の４相信号を得ていた。

然しながら、このＩＱ信号発生回路は、トランジスタ等の非線形素子を多く含んでいるので、ＩＱ信号の位相誤差が大きくなる問題がある。

これに対して、位相差が０°および１８０°の信号が通過すると位相差が０°、９０°、１８０°、２７０°の信号を生成する４相入出力ＲＣポリフェイズフィルタを用いたＩＱ信号発生回路が知られている（例えば、特許文献１参照。）。

このＩＱ信号発生回路は、線形素子で構成されているため位相誤差が小さくなるが、発生するＩＱ信号のレベルが小さい。そのため、ＩＱ信号のレベルを調節する増幅器をＩＱ信号発生回路とミキサの間に設ける必要がある。その結果、増幅器の非線形性により、ミキサの入力端でＩＱ信号の位相誤差が発生するという問題がある。

更に、線形素子の製造ばらつきに起因して、目的の周波数で９０°の位相差が得られない場合、目的の周波数でＩＱ信号が得られるように補正することが難しいという問題がある。

特開２００３−２８３２５３号公報

本発明は、位相誤差の少ないＩＱ信号発生回路を提供する。

一つの実施形態によれば、ＩＱ信号発生回路、４相入出力ＲＣポリフェイズフィルタは、第１乃至第４入力端子と第１乃至第４出力端子間に接続された抵抗とキャパシタを有し、位相差が０°および１８０°の信号が通過すると位相差が０°、９０°、１８０°、２７０°の信号を生成する。抵抗負荷回路は、電源端子と第１乃至第４出力端子の間に接続され、４相入出力ＲＣポリフェイズフィルタに流れる電流を電圧に変換する。４相入出力トランスコンダンタンスアンプ１３は、第１乃至第４入力端子と基準電位の間に接続され、４相入出力ＲＣポリフェイズフィルタに位相差が０°および１８０°の信号を通過させる。

本発明の実施例１に係るＩＱ信号発生回路を示す回路図。 本発明の実施例１に係るポリフェイズフィルタの入出力特性を示す図。 本発明の実施例１に係る定電流源を示す回路図。 本発明の実施例１に係るＩＱ信号の位相特性を示す図。 本発明の実施例１に係るＩＱ変復調回路を示すブロック図。 本発明の実施例１に係る別のＩＱ信号発生回路を示す回路図。 本発明の実施例２に係るポリフェイズフィルタを示す回路図。 本発明の実施例３に係るトランスコンダクションアンプを示す回路図。

以下、本発明の実施例について図面を参照しながら説明する。

本実施例について、図１乃至図３を参照して説明する。図１は本実施例のＩＱ信号発生回路を示す回路図である。図１に示すように、本実施例のＩＱ信号発生回路１０では、４相入出力ＲＣポリフェイズフィルタ（以下、単にポリフェイズフィルタという）１１は、第１乃至第４入力端子１１ａ、１１ｂ、１１ｃ、１１ｄから位相差が０°および１８０°の信号が通過すると、第１乃至第４出力端子１１ｅ、１１ｆ、１１ｇ、１１ｈから位相差が０°、９０°、１８０°、２７０°の信号を生成する。

抵抗負荷回路１２は、電源端子１４と第１乃至第４出力端子１１ｅ、１１ｆ、１１ｇ、１１ｈの間に接続され、ポリフェイズフィルタ１１に流れる電流を電圧に変換する。

４相入出力トランスコンダンタンスアンプ（以下、単にトランスコンダンタンスアンプという）１３は、第１乃至第４入力端子１１ａ、１１ｂ、１１ｃ、１１ｄと基準電位ＧＮＤの間に接続され、ポリフェイズフィルタ１１に位相差が０°および１８０°の信号を通過させる。

ポリフェイズフィルタ１１は、第１乃至第４入力端子１１ａ、１１ｂ、１１ｃ、１１ｄと第１乃至第４出力端子１１ｅ、１１ｆ、１１ｇ、１１ｈ間に接続された抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４とキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４を有している。

抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４はそれぞれ、一対の入出力端子間に接続されている。キャパシタはそれぞれ、一対の入出力端子の内の入力端子と別の一対の入出力端子の内の出力端子の間に接続されている。

具体的には、抵抗Ｒ１は第１入力端子１１ａと第１出力端子１１ｂの間に接続され、キャパシタＣ１は第１入力端子１１ａと第２出力端子１１ｆの間に接続されている。抵抗Ｒ２は第２入力端子１１ｂと第２出力端子１１ｆの間に接続され、キャパシタＣ２は第２入力端子１１ｂと第３出力端子１１ｇの間に接続されている。

同様に、抵抗Ｒ３は第３入力端子１１ｃと第３出力端子１１ｇの間に接続され、キャパシタＣ３は第３入力端子１１ｃと第４出力端子１１ｈの間に接続されている。抵抗Ｒ４は第４入力端子１１ｄと第４出力端子１１ｈの間に接続され、キャパシタＣ４は第４入力端子１１ｄと第１出力端子１１ｅの間に接続されている。

ここで、抵抗Ｒ１乃至抵抗Ｒ４は、例えば互いに等しく（Ｒ≡Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４）、キャパシタＣ１乃至キャパシタＣ４は、例えば互いに等しく（Ｃ≡Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４）設定される。

ポリフェイズフィルタ１１では、抵抗ＲとキャパシタＣの積で決まる周波数ｆ（ｆ＝１／２πＲＣ）において、第１および第２入力端子１１ａ、１１ｂに位相差が０°の信号、第３および第４入力端子１１ｃ、１１ｄに位相差が１８０°の信号が入力されると、第１出力端子１１ｅに位相差が０°の信号、第２出力端子１１ｆに位相差が１８０°の信号、第３出力端子１１ｇに位相差が９０°の信号、第４出力端子１１ｈに位相差が２７０°の信号が出力される。

従って、抵抗ＲとキャパシタＣは、周波数ｆが目的の周波数になるように形成されていることが必要である。目的の周波数は、移動体通信機器などでは、例えば５．８ＧＨｚである。

負荷抵抗回路１２は、ポリフェイズフィルタ１１の第１乃至第４出力端子１１ｅ、１１ｆ、１１ｇ、１１ｈと電源端子１４の間にそれぞれ接続された負荷抵抗ＲＬ１、ＲＬ２、ＲＬ３、ＲＬ４を有している。

具体的には、負荷抵抗ＲＬ１は第１出力端子１１ｅと高電位配線１５を介して電源端子１４の間に接続されている。負荷抵抗ＲＬ２は第２出力端子１１ｆと高電位配線１５を介して電源端子１４の間に接続されている。

同様に、負荷抵抗ＲＬ３は第１出力端子１１ｇと高電位配線１５を介して電源端子１４の間に接続されている。負荷抵抗ＲＬ４は第２出力端子１１ｈと高電位配線１５を介して電源端子１４の間に接続されている。ここで、負荷抵抗ＲＬ１乃至抵抗ＲＬ４は互いに等しく（ＲＬ１＝ＲＬ２＝ＲＬ３＝ＲＬ４）設定されている。

トランスコンダンタンスアンプ１３は、電圧信号を電流信号に変換するアンプであり、第１差動増幅器１６と第２差動増幅器１７を有している。

第１差動増幅器１６は、差動接続された一対のＮチャネル絶縁ゲート電界効果トランジスタ（以後、単にＭＯＳトランジスタという）Ｍ１、Ｍ２と、第１定電流Ｉ１が制御信号（図示せず）により可変可能に構成された第１定電流源１８を有している。

第１差動増幅器１６は、一対の出力端子がそれぞれ第１および第３入力端子１１ａ、１１ｃに接続され、一対の入力端子にそれぞれ位相差が０°の信号ＩＮ＿ｉｐおよび１８０°の信号ＩＮ＿ｉｎが入力され、第１定電流Ｉ１で駆動されている。

ＭＯＳトランジスタＭ１はドレイン電極が第１入力端子１１ａに接続され、ゲート電極に位相差が０°の信号ＩＮ＿ｉｐが入力される。ＭＯＳトランジスタＭ２はドレイン電極が第３入力端子１１ｃに接続され、ゲート電極に位相差が１８０°の信号ＩＮ＿ｉｎが入力される。

第１定電流源１８は、ＭＯＳトランジスタＭ１、Ｍ２のソース電極と基準電位ＧＮＤとの間に接続されている。

同様に、第２差動増幅器１７は、差動接続された一対のＭＯＳトランジスタＭ３、Ｍ４と、第２定電流Ｉ２が制御信号により可変可能に構成された第２定電流源１９を有している。

第２差動増幅器１７は、一対の出力端子がそれぞれ第２および第４入力端子１１ｂ、１１ｄに接続され、一対の入力端子にそれぞれ位相差が０°の信号ＩＮ＿ｑｐおよび１８０°の信号ＩＮ＿ｑｎが入力され、第２定電流Ｉ２で駆動されている。

ＭＯＳトランジスタＭ３はドレイン電極が第２入力端子１１ｂに接続され、ゲート電極に位相差が０°の信号ＩＮ＿ｑｐが入力される。ＭＯＳトランジスタＭ４はドレイン電極が第４入力端子１１ｄに接続され、ゲート電極に位相差が１８０°の信号ＩＮ＿ｑｎが入力される。

第２定電流源１９は、ＭＯＳトランジスタＭ３、Ｍ４のソース電極と基準電位ＧＮＤとの間に接続されている。

ここで、第１定電流Ｉ１および第２定電流Ｉ２は、等しく（Ｉ１＝Ｉ２）設定されている。

なお、位相差が０°の信号ＩＮ＿ｉｐおよび１８０°の信号ＩＮ＿ｉｎは、例えば電圧制御発振回路からの信号を周波数逓倍または２分周することにより生成する。

上述したＩＱ信号発生回路１０は、十分な信号レベルを有するとともに、位相誤差の少ないＩＱ信号を発生するように構成されている。更に、上述したＩＱ信号発生回路１０は、９０°の位相差が得られる周波数、換言するとＩＱ信号の位相差が可変できるように構成されている。

図２はポリフェイズフィルタ１１の入出力特性を示す図である。図２に示すように、ｆ＝１／２πＲＣの周波数において、第１および第２入力端子１１ａ、１１ｂから、位相差が０°の信号Ｆ１を通過させ、第３および第４入力端子１１ｃ、１１ｄから、位相差が１８０°の信号Ｆ２を通過させると、ＲＣのハイパスフィルタ作用とロウパスフィルタ作用により第１乃至第４出力端子１１ｅ、１１ｆ、１１ｇ、１１ｈに位相差がそれぞれ０°、１８０°、９０°、２７０°の信号Ｆ３、Ｆ４、Ｆ５、Ｆ６が生成される。

図３は、第１定電流源１８を示す回路図である。図３に示すように、第１定電流源１８は、制御信号Ｖｃにより第１定電流（出力電流）Ｉ１が可変可能に構成された多連出力型のカレントミラー回路である。

多連出力型のカレントミラー回路では、ＭＯＳトランジスタＴ０は、ドレイン電極とゲート電極が接続され、電流制限用の抵抗３３を介して入力電流Ｊ０が加えられる。ＭＯＳトランジスタＴ１乃至Ｔ１６は、制御信号Ｖｃに基づいてゲート電極がＭＯＳトランジスタＴ０のゲート電極に選択的に接続され、出力電流Ｊ１乃至Ｊ１６を発生させる。

スイッチ回路３１は、スイッチＳ１乃至Ｓ１６を有し、ＭＯＳトランジスタＴ１乃至Ｔ１６のゲート電極を選択的にＭＯＳトランジスタＴ０のゲート電極に接続する。制御回路３２は、制御信号Ｖｃに基づいてスイッチ回路３１のスイッチＳ１乃至Ｓ１６をオン・オフする。

スイッチＳ１乃至Ｓ１６は、例えば動作電圧の低いＭＯＳトランジスタである。制御信号Ｖｃは、例えば４ビットのバイナリー信号である。制御回路３２は、４ビットのバイナリー信号をデコードして、スイッチＳ１乃至Ｓ１６をオンさせる。

これにより、第１定電流Ｉ１は、次式で表わされる。
Ｉ１＝Ｊ１（Ｓ１）＋Ｊ２（Ｓ２）＋・・・＋Ｊ１６（Ｓ１６） （１）
Ｊｎ＝Ｊ０×Ｍｎ、ｎ＝１〜１６ （２）
ここで、（Ｓｎ）はスイッチＳｎがオンのときに１、オフのときに０である。Ｍｎはミラー比を示している。

従って、例えばミラー比を全て１（Ｍｎ＝１）とすると、第１定電流Ｉ１を０から１６Ｊ０まで１６ステップで可変することが可能である。

第２定電流源１９においても同様であり、その説明は省略する。但し、制御信号Ｖｃが、反転して入力されるところが異なっている。即ち、第１定逓電流源１８のスイッチＳｎ（ｎ＝１〜１６）がオンのとき、第２定電流源１９のスイッチＳｎ（ｎ＝１〜１６）がオフになる。これにより、第1定電流Ｉ１と第２定電流Ｉ２を、相反して増減させることができる。

第１定電流Ｉ１を可変することで、差動接続されたＭＯＳトランジスタＭ１、Ｍ２のトランスコンダクタンスが変化する。第１定電流Ｉ１を減少させると、トランスコンダクタンスが小さくなる。第１定電流Ｉ１を増加させると、トランスコンダクタンスが大きくなる。

ポリフェイズフィルタ１１からトランスコンダクタンスアンプ１３側をみたインピーダンスは、差動接続されたＭＯＳトランジスタＭ１、Ｍ２のトランスコンダクタンスが支配的である。

第２定電流Ｉ２についても同様である。第１および第２定電流Ｉ１、Ｉ２を相反して変えるのは、トランスコンダクタンスの増減により後述する抵抗Ｒの変化分（ΔＲ）を正負両方向に変化させ、位相差を９０°をデフォルトとして両方向に変化させるためである。

その結果、トランスコンダクタンスアンプ１３のトランスコンダクタンスが変化すると、ポリフェイズフィルタ１１の抵抗Ｒが等価的に変化したことになり、位相差が９０°となる周波数を変化させることが可能である。

その周波数は次式で表わされる。ここで、ΔＲは抵抗Ｒの変化分である。
ｆ＝１／２π（Ｒ＋ΔＲ）Ｃ （３）
図４は９０°の位相差が得られる周波数が変化することにより、目的の周波数におけるＩＱ信号の位相差の変化をシミュレーションした結果を示す図である。シミュレーションは、例えば目的の周波数を５．８ＧＨｚとして、ハーモニックバランス解析法により行った。

図４において、横軸は４ビットの制御信号Ｖｃに対応した位相切替え量を示している。具体的には、例えば−５はスイッチＳ１乃至Ｓ４がオンの状態、０はスイッチＳ１乃至Ｓ９がオンの状態、５はスイッチＳ１乃至Ｓ１４がオンの状態に対応している。図４に示すように、位相切替え量に応じて、ＩＱ信号の位相差が可変されることが確認された。

ポリフェイズフィルタ１１は電流伝送路中に挿入されているので、寄生容量による影響が抑制されている。電流伝送路の抵抗はポリフェイズフィルタ１１の抵抗Ｒが支配的なので、寄生抵抗による影響はほとんど見られない。

従って、本実施例のＩＱ信号発生回路１０は、ＩＱ信号の位相誤差を生じない。抵抗ＲおよびキャパシタＣの製造ばらつきに起因して生じる９０°の位相差が得られる周波数と目的の周波数とのずれを、第１および第２定電流Ｉ１、Ｉ２を相反して調整することにより補正することが可能である。

更に、本実施例のＩＱ信号発生回路１０は、トランスコンダクタンスアンプ１３を第１および第２差動増幅器１６、１７で構成しているので、同相ノイズに対して強い耐性を有している。

図５は本実施例のＩＱ信号発生回路１０を用いたＩＱ変復調器を示すブロック図である。図５に示すように、ＩＱ変復調器４０は、キャリアとなる高周波信号を発生させる信号発生回路４１と、ＩＱ変調回路４２と、ＩＱ変調回路４２にベースバンド信号を供給するベースバンド回路４３と、ＩＱ復調器４４で構成されている。

信号発生回路４１では、ＶＣＯ（Voltage Controlled Oscillator）を用いた局部発振回路４５は、例えばキャリア信号として周波数が２．９ＧＨｚの差動信号を生成し、周波数逓倍回路４６は周波数が２．９ＧＨｚの差動信号を逓倍して、周波数が５．８ＧＨｚで位相差が０゜と１８０°の信号を生成する。

位相差が０゜と１８０°の信号は、例えば差動バッファ４７を介してＩＱ信号発生回路１０に入力される。ＩＱ信号発生回路１０は位相差が０゜と１８０°の信号が入力されると、位相差が０゜と１８０°のＩ信号と、位相差が９０゜と２７０°のＱ信号を生成する。差動バッファ４７はＩＱ信号発生回路１０の後に接続されても構わない。

ＩＱ変調回路４２では、Ｉ信号はＩ−ミキサ４８に入力され、Ｑ信号はＱ−ミキサ４９に入力される。Ｉ−ミキサ４８はベースバンド回路４３からのベースバンド信号とＩ信号をミキシングし、Ｑ−ミキサ４９はベースバンド回路４３からのベースバンド信号とＱ信号をミキシングする。

ベースハンド回路４３では、デシタルのベースバンド信号をＤＡ変換器でアナログ信号に変換し、バッフアおよびロウパスフィルタを通して得られたアナログのベースバンド信号をＩ−ミキサ４８およびＱ−ミキサ４９に出力している。

ベースバンド信号とミキシングされたＩ信号、ベースバンド信号とミキシングされたＱ信号は、差動パワーアンプ５０で増幅され、差動出力Ｏｕｔ＿ｐ、Ｏｕｔ＿ｎとして外部に出力される。

一方、復調回路４４では、位相差が０゜と１８０°の信号は差動バッファ５１を介してミキサ５２に入力される。ミキサ５２は受信した高周波信号ＲＦｉｎをＩ信号とミキシングして生成された中間周波信号ＩＦｏｕｔを外部に出力している。

ここでは、復調回路４４はＩＱ復調器ではない場合を示したが、ＩＱ復調器とすることも可能である。

以上説明したように、本実施例のＩＱ信号発生回路１０では、位相差が０°および１８０°の信号を、トランスコンダクタンスアンプ１３により電圧電流変換し、十分な信号レベルに増幅してから、ポリフェイズフィルタ１１を通過させている。

その結果、十分な信号レベルを有するとともに、位相誤差の少ないＩＱ信号を得ることができる。従って、位相誤差の少ないＩＱ信号発生回路１０が得られる。

また、ポリフェイズフィルタ１１が電流伝送路中に挿入されているので寄生容量による影響が抑制されること、トランスコンダクタンスアンプ１３のトランスコンダクタンスが支配的であるため、電流伝送路中の寄生抵抗による影響が抑制されること、トランスコンダクタンスアンプ１３が同相ノイズに対して強い耐性を有している等の利点がある。

更に、第１差動増幅器１６の第１定電流Ｉ１および第２差動増幅器１７の第２定電流Ｉ２を相反して変えることにより、ＩＱ信号の位相を可変することができる。

第１および第２定電流Ｉ１、Ｉ２により、ＭＯＳトランジスタＭ１、Ｍ２のトランスコンダクタンスと、ＭＯＳトランジスタＭ３、Ｍ４のトランスコンダクタンスが相反して変化し、等価的にポリフェイズフィルタ１１の抵抗Ｒが可変されるためである。

ポリフェイズフィルタ１１の抵抗ＲおよびキャパシタＣの製造ばらつきに起因して位相差が９０°となる周波数ｆが変化しても、目的の周波数でＩＱ信号が得られるようにチューニングすることができる。

第１および第２定電流Ｉ１、Ｉ２を相反して変える場合について説明したが、第１および第２定電流Ｉ１、Ｉ２の一方を固定し、他方を可変させることも可能である。

ポリフェイズフィルタ１１は、多段に接続することが可能である。ポリフェイズフィルタ１１を多段接続することにより、ＩＱ信号の生成精度を向上させることができる。

但し、接続する段数が多すぎると、負荷抵抗ＲＬ１、ＲＬ２、ＲＬ３、ＲＬ４および抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４における電圧降下が大きくなるので、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４が飽和領域で動作しなくなる。従って、接続する段数は２段または３段程度が適当である。

図６はポリフェイズフィルタ１１を多段に接続したＩＱ信号発生回路を示す回路図である。図６に示すように、ＩＱ信号発生回路６０では、２つのポリフェイズフィルタ１１が２段に接続されている。

ここでは、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４およびＭＯＳトランジスタＴ０乃至Ｔ１６が、ＮチャネルのＭＯＳトランジスタである場合について説明したが、ＰチャネルのＭＯＳトランジスタとすることも可能である。

また、第１、第２差増幅器１６、１７で、差動接続されたトランジスタがＭＯＳトランジスタである場合について説明したが、バイポーラトランジスタを用いることも可能である。

本実施例に係るＩＱ信号発生回路について図７を用いて説明する。図７は本実施例のＩＱ信号発生回路のポリフェイズフィルタを示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、等価的にキャパシタンスを可変できるようにしたことにある。

即ち、図７に示すように、本実施例のポリフェイズフィルタ７０では、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４に、可変容量ダイオードＶＣ１、ＶＣ２、ＶＣ３、ＶＣ４が並列接続されている。

その結果、可変容量ダイオードＶＣ１、ＶＣ、ＶＣ３、ＶＣ４に、バイアス電圧を印加して、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の容量を等価的に可変することで、位相差が９０°となる周波数を変化させることが可能である。

周波数は次式で表わされる。ここで、ΔＣはキャパシタＣの変化分である。周波数ｆが目的の周波数になるように、バイアス電圧によりΔＣを調節する。
ｆ＝１／２πＲ（Ｃ＋ΔＣ） （４）
本実施例は、第１、第２定電流Ｉ１、Ｉ２によりＭＯＳトランジスタＭ１、Ｍ２のトランスコンダクタンスと、ＭＯＳトランジスタＭ３、Ｍ４のトランスコンダクタンスを相反して変えることにより、ポリフェイズフィルタ１１の抵抗Ｒを等価的に変える手法と併用することが可能である。その場合、位相差が９０°となる周波数は次式で表わされる。

ｆ＝１／２π（Ｒ＋ΔＲ）（Ｃ＋ΔＣ） （５）
以上説明したように、本実施例のポリフェイズフィルタ７０は、可変容量ダイオードＶＣ１、ＶＣ、ＶＣ３、ＶＣ４により、等価的にポリフェイズフィルタ１１のキャパシタＣを変えている。ポリフェイズフィルタ１１の抵抗Ｒを等価的に変える手法と併用することにより、動作範囲を拡張することができる利点がある。

本実施例に係るＩＱ信号発生回路について図８を用いて説明する。図８は本実施例のＩＱ信号発生回路のトランスコンダクタンスアンプを示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、トランスコンダクタンスアンプを個別のＭＯＳトランジスタで構成したことにある。

即ち、図８に示すように、本実施例のトランスコンダクタンスアンプ８０では、第１乃至第４入力端子１１ａ、１１ｂ、１１ｃ、１１ｄと基準電位ＧＮＤの間に、ＭＯＳトランジスタ８１、８３、８２、８４がそれぞれ、抵抗８５、８７、８６、８８を介して接続されている。

位相差が０°の信号がＭＯＳトランジスタ８１、８３のゲート電極に入力される。位相差が１８０°の信号がＭＯＳトランジスタ８２、８４のゲート電極に入力される。

以上説明したように、本実施例のトランスコンダクタンスアンプ８０は、トランスコンダクタンスを可変可能とせずに、回路構成を簡略化しているので、容易に実施できる利点がある。

上述した実施形態は、単に例として示したもので、本発明の範囲を限定することを意図したものではない。実際、ここにおいて述べた新規な回路は、種々の他の形態に具体化されても良いし、さらに、本発明の主旨又はスピリットから逸脱することなくここにおいて述べた回路の形態における種々の省略、置き換えおよび変更を行っても良い。付随する請求項およびそれらの均等物は、本発明の範囲および主旨又はスピリットに入るようにそのような形態若しくは変形を含むことを意図している。

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 前記キャパシタに、可変容量ダイオードが並列接続されている請求項１に記載のＩＱ信号発生回路。

（付記２） 前記４相入出力トランスコンダクタンスアンプは、
前記第１入力端子と前記基準電位の間に抵抗を介して接続され、ゲート電極に位相差が０°の信号が入力される第１絶縁ゲート電界効果トランジスタと、
前記第３入力端子と前記基準電位の間に抵抗を介して接続され、ゲート電極に位相差が１８０°の信号が入力される第２絶縁ゲート電界効果トランジスタと、
前記第２入力端子と前記基準電位の間に抵抗を介して接続され、ゲート電極に位相差が０°の信号が入力される第３絶縁ゲート電界効果トランジスタと、
前記第４入力端子と前記基準電位の間に抵抗を介して接続され、ゲート電極に位相差が１８０°の信号が入力される第４絶縁ゲート電界効果トランジスタと、
を具備する請求項１に記載のＩＱ信号発生回路。

（付記３） 前記第１および第２定電流源は、前記制御信号により前記出力電流が相反して可変可能に構成されている請求項３に記載のＩＱ信号発生回路。

１０、６０ ＩＱ信号発生回路
１１、７０ ポリフェイズフィルタ
１１ａ、１１ｂ、１１ｃ、１１ｄ 入力端子
１１ｅ、１１ｆ、１１ｇ、１１ｈ 出力端子
１２ 抵抗負荷回路
１３、８０ トランスコンダクタンスアンプ
１４ 電源端子
１５ 高電位配線
１６ 第１差動増幅器
１７ 第２差動増幅器
１８ 第１定電流源
１９ 第２定電流源
Ｍ１、Ｍ２、Ｍ３、Ｍ４、８１、８２、８３、８４ ＭＯＳトランジスタ
ＲＬ１、ＲＬ２、ＲＬ３、ＲＬ４ 負荷抵抗
Ｒ１、Ｒ２、Ｒ３、Ｒ４、３３、８５、８６、８７、８８ 抵抗
Ｃ１、Ｃ２、Ｃ３、Ｃ４ キャパシタ
３１ スイッチ回路
３２ 制御回路
ＶＣ１、ＶＣ２、ＶＣ３、ＶＣ４ 可変容量ダイオード
４０ ＩＱ変復調回路
４１ 信号発生回路
４２ ＩＱ変調回路
４３ ベースバンド回路
４４ 復調回路
４５ 局部発振回路
４６ 周波数逓倍回路
４７、５１ 差動バッファ
４８ Ｉ−ミキサ
４９ Ｑ−ミキサ
５０ 差動パワーアンプ
５２ ミキサ

Claims (5)

1. 第１乃至第４入力端子と第１乃至第４出力端子の間に接続された抵抗とキャパシタを有し、位相差が０°および１８０°の信号が通過すると位相差が０°、９０°、１８０°、２７０°の信号を生成する４相入出力ＲＣポリフェイズフィルタと、
   電源端子と前記第１乃至第４出力端子の間に接続され、前記４相入出力ＲＣポリフェイズフィルタに流れる電流を電圧に変換するための抵抗負荷回路と、
   前記第１乃至第４入力端子と基準電位の間に接続され、前記４相入出力ＲＣポリフェイズフィルタに位相差が０°および１８０°の信号を通過させるための４相入出力トランスコンダンタンスアンプと、
   を具備することを特徴とするＩＱ信号発生回路。
2. 前記４相入出力トランスコンダンタンスアンプは、
   一対の出力端子が前記第１および第３入力端子に接続され、一対の入力端子に位相差が０°および１８０°の信号が入力され、第１定電流で駆動される第１差動増幅器と、
   一対の出力端子が前記第２および第４入力端子に接続され、一対の入力端子に位相差が０°および１８０°の信号が入力され、第２定電流で駆動される第２差動増幅器と、
   を具備することを特徴とする請求項１に記載のＩＱ信号発生回路。
3. 前記第１および第２定電流は、制御信号により出力電流が可変可能に構成された第１および第２定電流源により生成されることを特徴とする請求項２に記載のＩＱ信号発生回路。
4. 前記第１および第２定電流源は、ドレイン電極とゲート電極が接続され、入力電流が加えられる第１絶縁ゲート電界効果トランジスタと、前記制御信号に基づいてゲート電極が前記第１絶縁ゲート電界効果トランジスタの前記ゲート電極に選択的に接続され、出力電流を発生させる複数の第２絶縁ゲート電界効果トランジスタを有する多連出力型のカレントミラー回路であることを特徴とする請求項３に記載のＩＱ信号発生回路。
5. 前記負荷抵抗回路と前記４相入出力トランスコンダンタンスアンプの間に、前記４相入出力ＲＣポリフェイズフィルタが複数段接続されていることを特徴とする請求項１に記載のＩＱ信号発生回路。

Images