JPS62281510A - 電圧比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野〕 この発明は、例えば集積回路化に適した電圧比較回路に
関する。

（従来の技術） 周知のように、電圧比較回路としては、差動対トランジ
スタを使用した回路が知られている。

この電圧比較回路では、使用するトランジスタにベース
・エミッタ間電圧があるため、入力電圧として取扱うこ
とが可能な範囲に制限が生ずる。例えば、ＮＰＮ　トラ
ンジスタを使用する回路では、入力電圧が負の電圧に近
付くと、動作不可能な範囲が生じ、ＰＮＰト′ランジス
タの場合は、電ｔＸ電圧に近付くと、動作不可能な範囲
が生ずる。

このように、従来の電圧比較回路は、入力電圧の一部に
動作不可能な範囲があるため、入力電圧の範囲が狭いも
のであった。

（発明が解決しようとする問題点） この発明は、電圧比較回路の入力電圧に係わる問題を解
決するものであり、その目的とするところは、広い同相
入力電圧の範囲において動作し、ヒステリシスを有する
電圧比較回路を提供しようとするものである。

［発明の構成］ （問題点を解決するための手段） この発明は、入力電圧が供給される第１、第２の入力端
子と、これら第１、第２の入力端子にそれぞれ制御電極
が接続され、前記入力電圧の差電圧に比例する第１、第
２の出力電流を発生する第１の差動対と、前記第１、第
２の入力端子にそれぞれ制御電極が接続され、前記入力
電圧の差電圧に比例する第３、第４の出力電流を発生す
る第２の差動対と、前記第１の出力電流に比例する電流
を生成し、前記第４の出力電流に重畳する第１のカレン
トミラー回路と、前記第２の出力電流に比例する電流を
生成し、前記第３の出力電流に重畳する第２のカレント
ミラー回路と、前記第３の出力電流に比例する電流を生
成し、前記第４の出力電流に重畳する第３のカレントミ
ラーと、前記第４の出力電流に比例する電流を生成し、
前記第３の出力電流に重畳する第４のカレントミラーと
から構成されている。

（作用） この発明では、第１、第２の差動対の出力電流を第１乃
至第４のカレントミラーを用いて組合わせることにより
、同相入力電圧範囲が広いヒステリシスを有する電圧比
較回路を実現している。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第１図において、入力端子＋Ｖｉｎ、−Ｖｉｎは、第１
、第２の差動対ＤＡ、　、ＤＡ２を構成するトランジス
タＱｓ　ｓ　、Ｑ１２％Ｑ２　Ｌ　、　Ｑ２２のベース
に接続されている。このうち、トランジスタＱｌ　ｌ　
、Ｑｌ　２のエミッタは電流源ＩＧを介して電源−ＶＥ
Ｅに接続されている。また、前記トランジスタＱ２１　
、、Ｑ２２のエミッタは、電流源Ｉ。を介して＠源＋Ｖ
ｃｃに接続されている。

前記トランジスタＱｌｌのコレクタは、第１のカレント
ミラーＣＭ、を構成するトランジスタＱ４１のコレクタ
、およびベース、並びにトランジスタＱ４２のベースに
接続されている。これらトランジスタＱ４ｓ　、Ｑａ　
２のエミッタは、それぞれ電源＋Ｖｃｃに接続されてい
る。また、前記トランジスタＱ１２のコレクタは、第２
のカレントミラーＣＭ２を構成するトランジスタＱ４３
のコレクタ、およびベース、並びにトランジスタＱ４４
のベースに接続されている。これらトランジスタＱａ　
３　、Ｑａ　＜のエミ・ツタは、それぞれ電源＋Ｖｃｃ
に接続されている。

一方、前記トランジスタＱ４２のコレクタは、前記トラ
ンジスタＱ２２のコレクタに接続され、前記トランジス
タＱ４４のコレクタは、前記トランジスタＱ２Ｌのコレ
クタに接続されている。これらトランジスタＱ２　ｒ　
、Ｑ２２のコレクタは、それぞれ第３、第４のカレント
ミラーＣＭ、、ＣＭ、に接続されている。即ち、トラン
ジスタＱ２１のコレクタは、トランジスタＱ４Ｓのコレ
クタ、およびベース、並びにトランジスタＱａａのベー
ス、さらに、トランジスタＱａｙのコレクタに接続され
ている。また、前記トランジスタＱ２２のコレクタは、
トランジスタＱ４８のコレクタおよびベース、並びにト
ランジスタＱ４７のベース、さらに、前記トランジスタ
Ｑ４６のコレクタに接続されている。これらトランジス
タＱ４　ｓ　、Ｑａ　ａ　、Ｑａ　７　、Ｑａ　ｅのエ
ミッタは、それぞれ電源−ＶＥＨに接続されている。さ
らに、前記トランジスタＱ２２のコレクタは出力トラン
ジスタＱ３のベースに接続されている。このトランジス
タＱ３のコレクタは、出力端子Ｖｏｕｔに接続され、エ
ミッタは、電源−ＶＣＥに接続されている。

上記構成において、動作について説明する。

ここで、差動入力電圧Ｖｉｎ、同相入力端子ＶｉｎｃＭ
をそれぞれ Ｖｉｎ−（＋Ｖｉｎ）−（−Ｖｉｎ） ・・・・・・（１） とすると、第１、第２の差動対ＤＡ１、ＤＡ２のトラン
ジスタＱ！１、Ｑｌ２、およびＱ２１、Ｑ２２のコレク
タ電流１１１％　　１１２、ｔｚｔ、１２２はそれぞれ
次のように表わされる。

・・・・・・（２） ここで、７丁は、熱電圧（２５℃において、約２６ｍＶ
）、Ｉｏは、各差動対を構成するトランジスタのエミッ
タ電流である。

第２図は、第１、第２の差動対ＤＡ１、ＤＡ２の動作範
囲を示すものである。これは小信号（小さい差動入力）
時であり、同相入力電圧が変化した場合の図であり、同
相入力電圧ＶｉｎｃＭをパラメータとして描いたもので
ある。

（領域Ｉ）では、第２の差動対ＤＡ２のみ動作される。

１１１−Ｉ２１　　＝０　　　　・・・・・・（３）（
領域■）では、第１、第２の差動対ＤＡ１、ＤＡ２が共
に動作される。

（領域■）では、ＤＡｌのみが動作される。

ｉｚ　１−Ｉ２２−０　　　　・・・・・・（４）この
電圧比較回路の反転電圧は、以下の通り求めることがで
きる。尚、以下において、７１〜γ４は、それぞれ第１
乃至第４のカレントミラーの電流伝達比である。

（Ｖｉｎが負から上昇する場合） Ｖｉｎが負の場合は、Ｑｌ　ｌ　、Ｑ２２は、オフ状態
であるから、 １４　Ｉ″γ１ｉｌｌ＋ｉ２２　　″　Ｏ・・・・・・
　（５） Ｉ３としては、１２１、γ２１１２の和が流れる。この
場合には、出力トランジスタＱ３のベース電流が供給さ
れないため、Ｖｏｕｔ−“Ｈ“となる。Ｖｉｎが上昇し
、 １３−７２　　ｉｔ　２　＋ｉ２　ｒ γ３ｉ３″ｌγ１　ｉｔ　１＋ｉ２２ ・・・・・・（６） を満足するときの入力電圧Ｖｉｎが、第３図に示す一つ
の閾値電圧ｖｔｈＨである。　Ｖｉｎ＞ｖｔｈＨの場合
には、Ｖｏｕｔ−“Ｌ“どなる。

（Ｖ　ｉ　ｎが正から下降する場合） Ｖｉｎが正の場合には、出力トランジスタＱ３がオンで
あり、Ｖｏｕｔ−“Ｌ”である。この場合には、トラン
ジスタＱ１ｚ　、Ｑ２　ｔは、オフ状態であるから、１
３−０となる。Ｉ４としては、Ｉ２２、Ｉ１１１１の和
が流れる。Ｖｉｎが下降して、 １４　″　γ１ｉｌｌ＋ｉ２２ Ｉ４　　ｉｔ　　ｌγ２ｉ１２＋ｉ２１・・・・・・　
（７） を満足する場合の入力電圧Ｖｉｎが、第３図に示すもう
一つの閾値電圧Ｖｔｈしてある。Ｖｉｎ＜ＶｔｈＬとな
ると、再び、Ｖｏｕｔ−“Ｈ“どなる。

（３）（４）式の条件を使用し、（２）（６）（７）式
から両閾値電圧ｖｔｈＨ，ｖｔｈＬを求めたものを第４
図に示す。

ＶｔｈＨ−Ｖ７１ｎγ３ ＶｔｈＬ−Ｖ７１ｎ７４ ・・・・・・（８） 閾値電圧は、第３、第４のカレントミラーＣＭ３、ＣＭ
、の電流伝達比γ３、Ｉ４により決定される。

Ｉ３、Ｉ４は、カレントミラーＣＭ３　、ＣＭ４を構成
するトランジスタＱ４Ｓ〜Ｑａａのエミツタ面積比ｍ、
ｎによって決定される。

γ　３　：　　　ｍ γ、−、−ｎ　　　　　　　　・・・・・（９）（８）
式は、カレントミラーＣＭ１．２の電流伝達比を１とし
て求めたものである。

第３図に示す、この電圧比較回路のヒステリシス幅Δｖ
ｔｈは、（８）（９）式より求めることができる。

ΔＶｔｈ−ＶｔｈＨ−ＶｔｈＬ −ｖＴｌｎ７３７４ ＝Ｖ７　１　　ｎｍｎ　　　　−・−・−（１０）Δｖ
ｔｈは、エミッタの面積比ｍ、ｎによって正確に決定す
ることが可能である。

上記実施例によれば、第２図より明らかなように、第１
、第２の差動対Ｄ　Ａ　１　、Ｄ　Ａ　２の出力電流を
、第１乃至第４のカレントミラーＣＭ、〜ＣＭ　４によ
って組合わせることにより、差動対を単独で使用する場
合に比べて、同相入力端子の範囲を広くすることが可能
である。

また、ヒステリシスの幅Δｖｔｈを、第３、第４のカレ
ントミラーを構成するトランジスタＱ４５〜Ｑ４８のエ
ミツタ面積比によって決定することが可能であるため、
集積回路化が容易なものである。

尚、第２図において、非動作の領域■、■が残るが、こ
れらの領域は、電源電圧からトランジスタの飽和電圧Ｖ
ｃεｓａｔに相当する０、２Ｖ程度の範囲であるため、
従来に比べて格段に狭いものである。また、第２図にお
いて、ＶＣＥＳａｔは、電流源の動作し得る最低電圧で
ある。

次に、この発明の他の実施例について説明する。

尚、第１図と同一部分には同一符号を付す。

第５図は、第１、第２の差動対ＤＡ、、ＤＡ２をそれぞ
れダーリントン構成としたものである。

即ち、入力端子十Ｖｉｎには、トランジスタＱ５□、ト
ランジスタＱ６□のベースが接続され、入力端子−Ｖｉ
ｎには、トランジスタＱ５２、トランジスタＱ８２のベ
ースが接続されている。このうちトランジスタＱ５□、
Ｑｓ２のエミッタは、トランジスタＱ１１、Ｑ１２のベ
ースにそれぞれ接続され、コレクタは、それぞれ電源＋
Ｖｃｃに接続されている。また、前記トランジスタＱｓ
＋、Ｑｓ２の各エミッタはトランジスタ　Ｑ２１、Ｑ２
２のベースにそれぞれ接続され、各コレクタは、電源−
ＶＥＥに接続されている。

さらに、トランジスタＱｓ　１　、Ｑｓ　２のエミッタ
および電［−ＶＢＥ間、並びにトランジスタＱｓ　１、
Ｑｓ　２のエミッタおよび電源＋Ｖｃｃ間には、それぞ
れ電流Ｒ■１が接続されている。これら電流？ｌ　１１
は、各トランジスタ　Ｑｓ＋、Ｑｓ　２　、Ｑｓ　ｌ　
、Ｑｅ　２のバイアス電流を定め、これらトランジスタ
におけるＶＢＥのオフセットを防止するものである。

第６図は、第５図に示す実施例における入力動作範囲を
示すものである。この場合、領域工、■が正負の電源電
圧を越えており、第１図に示す実施例の場合に比べて広
くなっている。したがって第５図に示す実施例の場合、
電源電圧の全ての範囲で動作することが可能であり、一
層広い同相入力電圧範囲で動作することができる。この
実施例において、ヒスリシス特性は、前記実施例と同様
である。

尚、この発明は上記実施例に限定されるものではなく、
発明の要旨を変えない範囲において、種々変形実施可能
なことは勿論である。

［発明の効果］ 以上、詳述したようにこの発明によれば、２組の差動対
を使用し、これら差動対の出力電流をカレントミラーを
用いて組合わせることにより、広い同相入力電圧の範囲
において動作し、ヒステリシスを有する電圧比較回路を
提供できる。

【図面の簡単な説明】

第１図はこの発明に係わる電圧比較回路の一実施例を示
す回路図、第２図乃至第４図はそれぞれ第１図の動作を
説明するために示す図、第５図はこの発明の他の実施例
を示す回路図、第６図は第、　　５図の動作を説明する
ために示す図である。 ＋ｖ　ｉ　ｎ、　−Ｖ　ｉ　ｎ−・・入力端子、　ＤＡ
、、ＤＡ２　・・第１、第２の差動対、ＣＭ、〜ＣＭ、
・・・第１〜第４のカレントミラー、Ｑｓ・・・出力ト
ランジスタ。

Claims (2)

【特許請求の範囲】
1. （１）入力電圧が供給される第１、第２の入力端子と、
   これら第１、第２の入力端子にそれぞれ制御電極が接続
   され、前記入力電圧の差電圧に比例する第１、第２の出
   力電流を発生する第１の差動対と、前記第１、第２の入
   力端子にそれぞれ制御電極が接続され、前記入力電圧の
   差電圧に比例する第３、第４の出力電流を発生する第２
   の差動対と、前記第１の出力電流に比例する電流を生成
   し、前記第４の出力電流に重畳する第１のカレントミラ
   ー回路と、前記第２の出力電流に比例する電流を生成し
   、前記第３の出力電流に重畳する第２のカレントミラー
   回路と、前記第３の出力電流に比例する電流を生成し、
   前記第４の出力電流に重畳する第３のカレントミラーと
   、前記第４の出力電流に比例する電流を生成し、前記第
   ３の出力電流に重畳する第４のカレントミラーとを具備
   したことを特徴とする電圧比較回路。
2. （２）前記第１、第２の差動対を構成するトランジスタ
   はそれぞれダーリントン接続され、各トランジスタの出
   力端には電流源が接続されていることを特徴とする特許
   請求の範囲第１項記載の電圧比較回路。