JPS62281511A - 電圧比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野〕 この発明は、例えば！ａ積回路化に適した電圧比較回路
に関する。

（従来の技術） 周知のように、電圧比較回路としては、差動対トランジ
スタを使用した回路が知られている。

この電圧比較回路では、使用するトランジスタにベース
・エミッタ間電圧があるため、入力電圧として取扱うこ
とが可能な範囲に制限が生ずる。例えば、ＮＰＮトラン
ジスタを使用する回路では、入力端子が負の電圧に近付
くと、動作不可能な範囲が生じ、ＰＮＰ　トランジスタ
の場合は、電源電圧に近付くと、動作不可能な範囲が生
ずる。

このように、従来の電圧比較回路は、入力端子の一部に
動作不可能な範囲があるため、入力電圧の範囲が狭いも
のであった。

（発明が解決しようとする問題点） この発明は、電圧比較回路の入力電圧に係わる問題を解
決するものであり、その目的とするところは、入力電圧
の動作不可能な範囲を狭くすることにより、入力電圧の
広い範囲において、動作可能な電圧比較回路を０供しよ
うとするものである。

［発明の構成］ （問題点を解決するための手段） この発明は、入力電圧が供給される第１、第２の入力端
子と、これら第１、第２の入力端子にそれぞれ制御電極
が接続され、前記入力電圧の差電圧に比例する第１、第
２の出力電流を発生する第１の差動対と、前記第１、第
２の入力端子にそれぞれ制御電極が接続され、前記入力
電圧の差電圧に比例する第３、第４の出力電流を発生す
る第２の差動対と、前記第１の出力電流に比例する電流
を生成し、この電流を前記第４の出力電流に重畳する第
１のカレントミラー回路と、前記第２の出力電流に比例
する電流を生成し、この電流を前記第３の出力電流に重
畳する第２のカレントミラー回路と、前記第３の出力電
流に比例する電流を生成し、前記第４の出力電流に重畳
する第３のカレントミラーとから構成されている。

（作用） この発明では、第１、第２の差動対の出力電流を第１乃
至第３のカレントミラーを用いて組合わせることにより
、同１０入力電圧範囲の広い電圧比較回路を実現してい
る。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第１図において、入力端子＋Ｖｉｎ、−Ｖｉｎは、第１
、第２の差動対ＤＡ１、ＤＡ２を構成するトランジスタ
Ｑ＋　１、Ｑ１２　、Ｑ２１　、Ｑ２２のベースに接続
されている。このうち、トランジスタＱ１ｒ　、Ｑ１２
のエミッタは電流源■ｏを介して電源−ＶＢ２に接続さ
れている。また、前記トランジスタＱ２１、Ｑ２２のエ
ミッタは、電流ＩＲＩ　ｏを介して？ｌｔ源＋Ｖｃｃに
接続されている。

牝記゛トランジスタＱｌｌのコレクタは、第１のカレン
トミラーＣＭ、を構成するトランジスタＱ４１のコレク
タ、およびベース、並びにトランジスタＱ４２のベース
に接続されている。これらトランジスタＱ４１、Ｑ４２
のエミッタは、それぞれ電源＋Ｖｃｃに接続されている
。また、前記トランジスタＱＩ２のコレクタは、第２の
カレントミラーＣＭ２を構成するトランジスタＱ４３の
コレクタ、およびベース、並びにトランジスタＱ４４の
ベースに接続されている。これらトランジスタＱ４３　
、Ｑ＜　４のエミッタは、それぞれ電源＋Ｖｃｃに接続
されている。

一方、前記トランジスタＱ４２のコレクタは、前記トラ
ンジスタＱ２２のコレクタに接続され、前記トランジス
タＱ４４のコレクタは、前記トランジスタＱ２１のコレ
クタに接続されている。これらトランジスタＱ２１　、
Ｑｚ　２のコレクタは、それぞれ第３のカレントミラー
ＣＭ３を構成するトランジスタＱＡ　ｓ　、Ｑ４　ｓの
コレクタに接続されている。即ち、トランジスタＱ２１
のコレクタは、トランジスタＱ４５のコレクタ、および
ベース、並びにトランジスタＱ４Ｂのベースに接続され
ている。これらトランジスタＱ４　ｓ　、Ｑ４　ａのエ
ミッタは、それぞれ７１！［−ＶＥＥに接続されている
。さらに、前記トランジスタＱ２２およびトランジスタ
Ｑ４６のコレクタは出力トランジスタＱ３のベースに接
続されている。このトランジスタＱ３のコレクタは、出
力端子Ｖｏｕｔに接続され、エミッタは、電源−ＶＥＥ
に接続されている。

上記構成において、動作について説明する。

ここで、入力電圧Ｖｉｎを Ｖｉｎ−（＋Ｖｉｎ）−（−Ｖｉｎ） ・・・・・・（１） とすると、第１、第２の差動対ＤＡ１、ＤＡ２のトラン
ジスタＱ１０、Ｑ１２、およびＱ２１、Ｑ２２のコレク
タ電流ｉｌ　１．１１２．１２１．１２２はそれぞれ次
のように表わされる。

・・・・・・　（２） ここで、ｖＴは、熱電圧（２５°Ｃにおいて、約２６ｍ
Ｖ）、ＩＯは、各差動対を構成するトランジスタのエミ
ッタ電流である。また、第１、第２、第３のカレントミ
ラーＣＭ、〜ＣＭ３の電流伝達比を７１〜γ３と表わす
と、出力電流１ｏｕｔは、次のようになる。

Ｉｏｕ　ｉ−７，ｉ、Ｈ十ｉ２２ −７３　（γ２ｉ１２＋１２１） ・・・・・・（３） ここで、第１、第２、第３のカレントミラーＣＭ、〜Ｃ
Ｍ３の電流伝達比を１とすると、上式は次のように簡単
化される。

Ｉｏｕｔ　　−（ｉｌ　　１　−ｉ　　１２　　）”　
　（ｊ２　２　　　　ｉ　２　、）・・・・・・　（４
） 第２図は、第１、第２の差動対ＤＡ、　、ＤＡ２の動作
範囲を示すものである。これは小信号（小さい差動入力
）時であり、同相入力電圧が変化した場合の図であり、
同相入力電圧ＶｔｎｃＭをパラメータとして表わしたも
のである。ここで、同相入力電圧（ＶｉｎｃＭ）を ・・・・・・（５） とする。

（領域工）では、ＤＡ２のみ動作される。

ｉｔ　ｔ　−ｉｔ　２−０であるから、（４）式の出力
電流１ｏｕｔは、 Ｉ　ＯＬｌ　ｔ　−ｉ　２２　　　ｉ　２．１＋ｅ” ・・・・・・（６） となる。

（領域■）では、ＤＡｌ、ＤＡ２が共に動作される。こ
のため、（４）式の出力電流１ｏｕｔは、１ｏｕｔ＝２
（ｉ＋＋−１１，、） ・・・・・・（７） （領域■）では、ＤＡ、のみが動作される。このため、
ｉ２１−ｉ２２−０であり、（４）式の出力電流Ｉｏｕ
ｔは、 １ｏｕｔ−ｉｔ　ｔ−１１２ ・・・・・・（８） 上記より、領域Ｉ〜■では、第３図に示すような動作が
行われる。（６）弐〜（８）式から分る通り、出力型′
ｆ；Ｅｌｏｕｔは、係数が変化するのみである。

Ｖｉｎ＞０でＩｏｕｔ＞Ｑ、Ｖｏｕｔ−“Ｌ。

Ｖｉｎ＜Ｏで１ｏｕｔ＜０ＳＶｏｕｔ−”Ｈ’出力トラ
ンジスタＱ３のコレクタから出力電圧Ｖｏｕｔを得るよ
うにすれば、Ｖｏｕｔは、上記のような変化をする。こ
れは、電圧比較回路としての動作となっている。

上記実施例によれば、第２図より明らかなように、第１
、第２の差動対Ｄ　Ａ　（、Ｄ　Ａ　２の出力電流を、
第１乃至第３のカレントミラーＣＭ、〜ＣＭ３によって
組合わせることにより、差動対を単独で用いる場合より
も、同相入力電圧の範囲を広くすることが可能である。

尚、非動作の領域■、■が残るが、これらの領域は、電
源電圧からトランジスタの飽和電圧Ｖｃｚｓａｔに相当
する０、２Ｖ程度の範囲であるため、従来に比べて格段
に狭いものである。

また、第２図において、Ｖにｚｓａｔは電流源の動作し
得る最低電圧である。

次に、この発明の他の実施例について説明する。

尚、第１図と同一部分には同一符号を付す。

第４図は、第１、第２の差動対ＤＡ、　、ＤＡ２をそれ
ぞれダーリントン構成としたものである。

即ち、入力端子＋Ｖｉｎには、トランジスタＱ５１、ト
ランジスタＱｓ＋のベースが接続され、入力端子−Ｖｉ
ｎには、トランジスタＱ５２、トランジスタＱ８２のベ
ースが接続されている。このうちトランジスタＱ５１、
Ｑｓ２のエミ・ツタは、トランジスタＱ１□、Ｑ１０の
ベースにそれぞれ接続され、コレクタは、それぞれ電源
＋Ｖｃｃに接続されている。また、前記トランジスタＱ
ｓ＋、Ｑ６２の各エミッタはトランジスタ　Ｑ２１、Ｑ
２２のベースにそれぞれ接続され、各コレクタは、電源
−■εＥに接続されている。

また、第５図は、第４図をさらに改良したものであり、
トランジスタＱｓ　１、Ｑｓ　２のエミ・ツタおよび電
源−ＶＥＢ間、並びにトランジスタＱ６　Ｉｓ　Ｑｓ　
２のエミッタおよび電源＋Ｖｃｃ間に、それぞれ電流源
■１を接続したちである。これら電流源１１は、各トラ
ンジスタ　ＱＳｌ、Ｑｓ　２　、Ｑｓ　１、Ｑｅ　２の
バイアス電流を定め、これらトランジスタにおけるＶＢ
Ｈのオフセットを防止するものである。

第６図は、第４図、第５図に示す実施例における入力動
作範囲を示すものである。この場合、領域Ｉ、ＩＩＩが
正負の電源電圧を越えており、第１図に示す実施例の場
合に比べて広くなっている。したかって、第４囚、第５
図に示す実施例の場合、電源７区圧の全ての範囲で動作
することが可ｆｉ［２であり、一層広い同相入力電圧範
囲で動作することができる。これら実施例において、コ
レクタ電流特性は第３図と同一である。

尚、」二記実施例では、第３のカレントミラーＣＭ３を
用いたが、これに限されるものではない。

第７図は、第３のカレントミラーＣＭ３、およびトラン
ジスタＱ３に代えて、例えばトランジスタＱ２１のコレ
クタと、電源−ＶＥＢの間に第１の抵抗Ｒ０を設けると
ともに、トランジスタＱ２２のコレクタと、電源−ＶＥ
Ｂの間に第２の１氏抗Ｒ２を設け、これら第１、第２の
抵抗Ｒ１、Ｒ２の電圧降下を演算増幅器ＡＭ、によって
取出すようにしたものである。

ここで、抵抗Ｒ１，Ｒ２は同一抵抗値であり、Ｒ２（ｉ
２２＋γｔｉｌ＋） ＞Ｒ１（ｉ２□＋γ２ｉ１２） の時、Ｖｏｕｔ−Ｌ゛ Ｒ２（ｉ２２＋７１１１１） ＜Ｒ１（ｉｚ＋＋γ２ｉ１２） の時、Ｖｏｕｔ−“Ｈ”となる。

さらに、第８図は、第３のカレントミラーＣＭ３、およ
びトランジスタＱ３に代えて、例えばトランジスタＱ２
１のコレクタと、電源−ＶＥＢの間に第３の抵抗Ｒ３を
設けるとともに、トランジスタＱ２１　、Ｑ２２のコレ
クタに演算増幅器ＡＭ２の非反転入力端、反転入力端を
接続し、この演算増幅器ＡＭ２の反転入力端と出力端と
の間に第４の抵抗Ｒ４を接続したものである。

ここで、Ｒ３””　Ｒ４””　Ｒｓ　γ１−７２−１と
すると、出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｒ３（ｉ２１　　＋　γ２ｉｉ２）Ｒ４（ｉ
２２　　＋７１１１１　） ＝　　　Ｒ（ｔ＋ｔ−ｉ＋ｚ） と同様の効果を得ることが可能である。

その他、この発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。

［発明の効果］ 以上、詳述したようにこの発明によれば、２組の差動対
を使用し、これら差動対の出力電流を組合わせることに
より、入力電圧の動作不可能な範囲を狭くし、広い入力
電圧の範囲において、動作可能な電圧比較回路を提供で
きる。

【図面の簡単な説明】

第１図はこの発明に係わる電圧比較回路の一実施例を示
す回路図、第２図、第３図は第１図の動作を説明するた
めに示す図、第４図、第５図はそれぞれこの発明の他の
実施例を示す回路図、第６図は第４図、第５図の動作を
説明するために示す＋Ｖ　ｉ　ｎ、　−Ｖ　ｉ　ｎ・・
・入力端子、　ＤＡ、、ＤＡ２・・・第１、第２の差動
対、ＣＭ、、０Ｍ２．０Ｍ３・・・第１、第２、第３の
カレントミラー、Ｑ３・・・出力トランジスタ。 出願人代理人　弁理士　鈴江武彦 ｆｉｚ口 第３　図 第４０ 第５０

Claims (5)

【特許請求の範囲】
1. （１）入力電圧が供給される第１、第２の入力端子と、
   これら第１、第２の入力端子にそれぞれ制御電極が接続
   され、前記入力電圧の差電圧に比例する第１、第２の出
   力電流を発生する第１の差動対と、前記第１、第２の入
   力端子にそれぞれ制御電極が接続され、前記入力電圧の
   差電圧に比例する第３、第４の出力電流を発生する第２
   の差動対と、前記第１の出力電流に比例する電流を生成
   し、この電流を前記第４の出力電流に重畳する第１のカ
   レントミラー回路と、前記第２の出力電流に比例する電
   流を生成し、この電流を前記第３の出力電流に重畳する
   第２のカレントミラー回路と、前記第２の出力電流が重
   畳された第３の出力電流、および前記第１の出力電流が
   重畳された第４の出力電流の大小関係を判別する判別手
   段とを具備したことを特徴とする電圧比較回路。
2. （２）前記第１、第２の差動対を構成するトランジスタ
   は、それぞれダーリントン接続されていることを特徴と
   する特許請求の範囲第１項記載の電圧比較回路。
3. （３）前記第１、第２の差動対を構成するトランジスタ
   は、それぞれダーリントン接続され、各トランジスタの
   出力端には電流源が接続されていることを特徴とする特
   許請求の範囲第１項記載の電圧比較回路。
4. （４）前記判別手段は、第２の出力電流が重畳される第
   ３の出力電流に比例する電流を生成し、前記第１の出力
   電流が重畳される第４の出力電流に重畳する第３のカレ
   ントミラーからなることを特徴とする特許請求の範囲第
   １項記載の電圧比較回路。
5. （５）前記判別手段は、第２の出力電流が重畳された第
   ３の出力電流に比例する電圧を生成する第１の抵抗と、
   前記第１の出力電流が重畳された第４の出力電流に比例
   した電圧を生成する第２の抵抗と、これら第１、第２の
   抵抗によって生成された電圧を比較する比較回路とから
   なることを特徴とする特許請求の範囲第１項記載の電圧
   比較回路。