CN112187249A - 偏压电路系统与偏压方法 - Google Patents

偏压电路系统与偏压方法 Download PDF

Info

Publication number
CN112187249A
CN112187249A CN201910594175.2A CN201910594175A CN112187249A CN 112187249 A CN112187249 A CN 112187249A CN 201910594175 A CN201910594175 A CN 201910594175A CN 112187249 A CN112187249 A CN 112187249A
Authority
CN
China
Prior art keywords
transistor
circuit
node
bias
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910594175.2A
Other languages
English (en)
Inventor
杨军
刘剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910594175.2A priority Critical patent/CN112187249A/zh
Priority to TW108131563A priority patent/TWI718651B/zh
Priority to US16/908,873 priority patent/US11082045B2/en
Publication of CN112187249A publication Critical patent/CN112187249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及偏压电路系统及偏压方法。偏压电路系统包含模拟电路与移位电路。模拟电路用以模拟处理电路系统的一电路结构，其中处理电路系统用以被偏压信号偏压，以根据多个输入信号产生多个输出信号。移位电路用以提升模拟电路中的第一节点与第二节点之间的电位差，其中第一节点用以追踪所述输出信号的输出共模电压，且第二节点用以输出偏压信号。

Description

偏压电路系统与偏压方法
技术领域
本公开涉及一种偏压电路系统，且特别涉及提供偏压给差分输入对电路的偏压电路系统与偏压方法。
背景技术
偏压电路对于模拟电路的操作是十分重要的元件。通过偏压电路提供的偏压，模拟电路可被设定于正确的操作区域(例如晶体管的饱和区)内，以执行事先设定好的相关操作(放大信号、电压电流转换等等)。现有的偏压电路多以电流镜电路实施。然而，在模拟电路所需的偏压过低或是输入共模电压太高等等情形下，现有的偏压电路本身的设定也可能会错误而提供不正确的偏压，进而导致模拟电路的操作失效。
发明内容
为了解决上述问题，本公开的一实施方式在于提供一种偏压电路系统，其包含模拟电路与移位电路。模拟电路用以模拟处理电路系统的一电路结构，其中处理电路系统用以被偏压信号偏压，以根据多个输入信号产生多个输出信号。移位电路用以提升模拟电路中的第一节点与第二节点之间的电位差，其中第一节点用以追踪所述输出信号的一输出共模电压，且第二节点用以输出偏压信号。
本公开的一实施方式在于提供一种偏压方法，其包含下列操作：通过模拟电路模拟处理电路系统的电路结构，其中处理电路系统用以被偏压信号偏压，以根据多个输入信号产生多个输出信号；以及提升模拟电路中的第一节点与第二节点之间的电位差，其中第一节点用以追踪所述输出信号的输出共模电压，且第二节点用以输出偏压信号。
综上所述，本公开一些实施例提供的信号处理装置、偏压电路系统与偏压方法可通过增加电位差的设置方式提升偏压电路中晶体管的操作稳定度，并通过模拟待偏压的电路中的电路结构来检测节点电压的动态变化，以提升偏压信号的精准度。
附图说明
图1为根据本公开一些实施例所绘制的信号处理装置的示意图；
图2为根据本公开一些实施例所绘制的信号处理装置的电路示意图；
图3为根据本公开一些实施例所绘制的信号处理装置的电路示意图；以及
图4为根据本公开一些实施例所绘制的一种偏压方法的流程图。
符号说明
100： 信号处理装置 120： 处理电路系统
140： 偏压电路系统 VBN： 偏压信号
VIN、VIP： 输入信号 VON、VOP： 输出信号
142： 模拟电路 144： 移位电路
N1、N2： 节点 R1、R2： 电阻
T1～T3、TP： 晶体管 VDD1～VDD3： 供应电压
210、220： 电流源电路 IB1、IB2、IBN： 电流
RC1、RC2： 电阻 VT2、VN1、VM3： 电压
VCM： 共模电压 VSHIFT： 电位差
M1～M3： 晶体管 T1-1～T1-2： 晶体管
400： 偏压方法 S410、S420： 操作
VCM_OUT： 输出共模电压
具体实施方式
下文是举实施例配合附图作详细说明，但所提供的实施例并非用以限制本公开所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为便于理解，下述说明中相同或相似的元件将以相同的符号标示来说明。
另外，关于本文中所使用的“耦接”或“连接”，均可指两个或更多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指两个或更多个元件相互操作或动作。
于本文中，用语“电路系统(circuitry)”可泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”可泛指由一或多个晶体管和/或一或多个主被动元件按一定方式连接以处理信号的物件。
图1为根据本公开一些实施例所绘制的信号处理装置100的示意图。于不同实施例中，信号处理装置100可应用至各种类型的信号处理电路，例如为电流型逻辑(currentmode logic,CML)电路、线性均衡器、LC谐振电路、差分放大器等等电路。
信号处理装置100包含处理电路系统120与偏压电路系统140。处理电路系统120被偏压信号VBN偏压，并用以根据输入信号VIN与输入信号VIP产生输出信号VOP与输出信号VON。于不同应用中，处理电路系统120可为CML电路、放大器电路、均衡器电路、或LC谐振电路等等电路的一部分，但本公开并不以上述电路为限。于一些实施例中，处理电路系统120可为使用差分输入对电路的任一电路。
偏压电路系统140用以根据输入信号VIN与输入信号VIP产生偏压信号VBN。偏压电路系统140包含模拟电路142与移位电路144。模拟电路142用以模拟处理电路系统120的电路结构，以追踪处理电路系统120上的相关变异来产生偏压信号VBN。移位电路144用以提升模拟电路142中的节点N1与节点N2之间的电位差，其中节点N1用以追踪处理电路系统120的输出端，且节点N2用以输出偏压信号VBN。通过移位电路144，节点N1的电位与节点N2的电位可更加精确，以提供更精确的偏压信号VBN。关于此处的详细说明可参考后续段落的说明。
参照图2，图2为根据本公开一些实施例所绘制的信号处理装置100的电路示意图。为易于理解，图1与图2中的类似元件将被指定为相同标号。
于一些实施例中，本文提及的“电路设定”或“电路结构”可泛指对应晶体管之间的尺寸设定、偏压设定以及彼此之间的连接关系，但本公开并不以此为限。
于此例中，处理电路系统120包含多个电阻R1～R2、晶体管M1、晶体管M2与晶体管M3。电阻R1的第一端用以接收供应电压VDD1，且电阻R1的第二端(即为处理电路系统120的输出端)耦接至晶体管M1的第一端(例如为漏极)，并用以产生输出信号VOP。晶体管M1的第二端(例如为源极)耦接至晶体管M3的第一端。晶体管M1的控制端(例如为栅极)接收输入信号VIN。
电阻R2的第一端用以接收供应电压VDD1，且电阻R2的第二端(即为处理电路系统120的另一输出端)耦接至晶体管M2的第一端，并用以产生输出信号VON。晶体管M2的第二端耦接至晶体管M3的第一端。晶体管M2的控制端(例如为栅极)接收输入信号VIP。于一些实施例中，晶体管M1～M2设定为差分输入对电路。
晶体管M3的第二端耦接至地，且晶体管M3的控制端用以接收偏压信号VBN，以产生一对应电流IBN来偏压晶体管M1～M2。
于此例中，模拟电路142包含晶体管T1～T2与电流源电路210。晶体管T1～T2以及电流源电路210用以模拟晶体管M1(和/或晶体管M2)与晶体管M3的电路结构，以追踪晶体管M1(和/或晶体管M2)与晶体管M3上的变异。
详细而言，电流源电路210的第一端接收供应电压VDD2，且电流源电路210的第二端耦接至晶体管T1的第一端(即节点N1)。电流源电路210用以提供电流IB1至晶体管T1。晶体管T1的第一端还耦接至移位电路144。晶体管T1的控制端用以接收关联于输入信号VIP与输入信号VIN的共模电压VCM。晶体管T1的第二端耦接至晶体管T2的第一端。晶体管T2的第二端耦接至地。晶体管T2的控制端耦接至节点N2，并用以输出偏压信号VBN。
通过此设置方式，节点N1上的电压VN1可用于追踪晶体管M1及晶体管M2的第一端(即处理电路系统120的输出端)的输出共模电压VCM_OUT，且晶体管T2的第一端的电压VT2用于追踪晶体管M3的第一端的电压VM3。于一些实施例中，上述的输出共模电压VCM_OUT可为输出信号VOP与输出信号VON的总和的一半，亦即VCM_OUT＝0.5×(VOP+VON)。
于一些实施例中，偏压电路系统140还包含电阻RC1与RC2。电阻RC1的第一端接收输入信号VIP，电阻RC2的第一端接收输入信号VIN。电阻RC1与RC2两者的第二端耦接在一起，以产生关联于输入信号VIP与输入信号VIN的共模电压VCM。上述产生共模电压VCM的实施方式用于示例，且本公开并不以此为限。
于一些实施例中，模拟电路142的电路设定相关于处理电路系统120的电路设定。例如，晶体管M3经设定以产生M倍的电流IB1(即电流IBN)。于此条件下，晶体管M3的尺寸(例如宽长比)为晶体管T2的尺寸的M倍，且晶体管M1的尺寸与晶体管M2的尺寸的总和相同于晶体管T1的尺寸的M倍。于一些实施例中，M可为非零正数。
移位电路144包含晶体管T3与电流源电路220。于此例中，晶体管T3操作为一源极追随器(source follower)。晶体管T3的第一端接收供应电压VDD3，晶体管T3的第二端与电流源电路220耦接至节点N2，且晶体管T3的控制端耦接至节点N1。电流源电路220耦接至节点N2与地之间，并用以提供电流IB2以偏压晶体管T3。
在此例中，晶体管T3可提供一电位差VSHIFT于节点N1以及节点N2之间。如此，节点N1的电压VN1可稳定高于节点N2上的偏压信号VBN一个稳定压差。电压VN1可表示为：VN1＝VBN+VSHIFT。电位差VSHIFT为晶体管T3的栅极与源极之间的电位差。于一些实施例中，通过调整晶体管T3的尺寸和/或电流IB2，可调整设定此电位差的数值。
上述以源极追随器的实施方式示例说明，但本公开并不以此为限。于不同实施例中，移位电路144亦可由其他产生压降的电路实施，例如为二极管电路、电阻电路等等。
理想上，上述各个晶体管T1～T3与晶体管M1～M3皆操作于饱和区，以正确地执行预先设定的相关操作。当晶体管T1～T3与晶体管M1～M3皆操作于饱和区时，节点N1上的电压VN1可追踪输出信号VOP与输出信号VON的输出共模电压VCM_OUT。然而，在一些相关技术中，偏压电路在未使用移位电路144下，偏压电路内部的一晶体管的节点(例如为节点N1)直接连接至另一晶体管的节点(例如为节点N2)来产生所需偏压。在这些技术中，晶体管(例如为晶体管T1)的操作区可能会误变为线性区，而使得其他晶体管的操作条件出现错误。举例而言，在一些特殊情形(例如在共模电压VCM较高，且偏压信号VBN较低的操作条件)下，若未设置移位电路144，电压VN1会接近于电压VT2，而使得晶体管T1的两端跨压变低而误操作于线性区(或称为三极管区(triode region))。于此状态下，偏压信号VBN将不精确，而无法让晶体管M3产生正确的电流。
相较于上述技术，在本公开实施例中，移位电路144可提升电压VN1的电位，以确保晶体管T1可正确操作于饱和区。如此，可提高信号处理装置100的可靠度以及偏压信号VBN的精确度。
于一些实施例中，晶体管T3的第一端可直接接收供应电压VDD3。于一些实施例中，移位电路144还包含晶体管TP，其设定成为二极管形式(diode-connected)晶体管。晶体管TP的第一端接收供应电压VDD3，晶体管TP的第二端与控制端耦接至晶体管T3的第一端。晶体管TP可用以避免晶体管T3直接接收到高电压(即供应电压VDD3)，进而避免晶体管T3发生闩锁效应(latch up)。于一些实施例中，晶体管TP亦可由其他元件替代，例如为电阻、电容等等，但本公开并不以此为限。
参照图3，图3为根据本公开一些实施例所绘制的信号处理装置100的电路示意图。为易于理解，图1至图3中的类似元件将被指定为相同标号。
相较于图2，于此例中，模拟电路142中的晶体管T1替换为多个晶体管T1-1与T1-2。晶体管T1-1与晶体管T1-2的设定方式用以模拟晶体管M1与晶体管M2的设定方式，以检测电压VM3的动态变化。于一些实施例中，晶体管M1的尺寸为晶体管T1-1的尺寸的M倍，且晶体管M2的尺寸为晶体管T1-2的尺寸的M倍。
具体而言，晶体管T1-1的第一端耦接至节点N1，晶体管T1-1的第二端耦接至晶体管T2的第一端，且晶体管T1-1的控制端接收输入信号VIN。晶体管T1-2的第一端耦接至节点N1，晶体管T1-2的第二端耦接至晶体管T2的第一端，且晶体管T1-2的控制端接收输入信号VIP。节点N1上的电压VN1可追踪输出信号VOP与输出信号VON的输出共模电压VCM_OUT。由于输入信号VIN与输入信号VIP为交流信号，电压VM3会随着输入信号VIN与输入信号VIP的暂态切换产生相应变动。
在此例中，通过晶体管T1-1与晶体管T1-2的设置方式，电压VT2亦可随着输入信号VIN与输入信号VIP的暂态切换产生相应变动，以更精确地追踪电压VM3。如此一来，当电压VM3产生变动时，电压VT2亦会产生出相应变动。响应于电压VT2的变动，偏压信号VBN上亦会有相应变动，以确保电流IBN可以稳定。
上述各实施例以N型晶体管为例说明，但本公开并不以上述实施例为限。依据上述实施例的启示，本公开其他实施例亦可由P型晶体管实施相对应的电路。因此，各种类型的晶体管的实施方式皆在本公开所欲涵盖的范围。
于一些实施例中，前述的供应电压VDD1～VDD3可为相同电压。于一些实施例中，前述的供应电压VDD1～VDD3可为不同的电压。
上述各实施例以金属氧化物半导体场效晶体管(MOSFET)为例说明，但本公开并不以上述实施例为限。依据上述实施例的启示，本公开其他实施例亦可由其他类型的场效晶体管实施相对应的电路。因此，各种类型的场效晶体管的实施方式皆在本公开所欲涵盖的范围。
参照图4，图4为根据本公开一些实施例所绘制的一种偏压方法400的流程图。
于操作S410，通过模拟电路142模拟处理电路系统120的电路结构以产生偏压信号VBN，其中处理电路系统120被偏压信号VBN偏压，以根据输入信号VIP与输入信号VIN产生输出信号VOP与输出信号VON。
于操作S420，通过移位电路144提升模拟电路142中的节点N1与节点N2之间的电位差，其中节点N1追踪输出信号VON与输出信号VOP的输出共模电压VCM_OUT，且节点N2用于输出偏压信号VBN。
上述操作S410与操作S420的说明可参照前述图1～图3的各实施例，故不重复赘述。上述偏压方法400的多个操作仅为示例，并非限于上述示例的顺序执行。在不违背本公开各实施例的操作方式与范围下，在偏压方法400下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
综上所述，本公开一些实施例提供的信号处理装置、偏压电路系统与偏压方法可通过增加电位差的设置方式提升偏压电路中晶体管的操作稳定度，并通过模拟待偏压的电路中的电路结构来检测节点电压的动态变化，以提升偏压信号的精准度。
虽然本公开已以实施方式公开如上，然其并非限定本公开，任何本领域技术人员，在不脱离本公开的精神和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种偏压电路系统，包含：
一模拟电路，用以模拟一处理电路系统的一电路结构，其中该处理电路系统用以被一偏压信号偏压，以根据多个输入信号产生多个输出信号；以及
一移位电路，用以提升该模拟电路中的一第一节点与一第二节点之间的一电位差，其中该第一节点用以追踪所述多个输出信号的一输出共模电压，且该第二节点用以输出该偏压信号。
2.如权利要求1所述的偏压电路系统，其中该处理电路系统包含一输入对电路与一第一晶体管，该输入对电路接收所述多个输入信号并产生所述多个输出信号，该第一晶体管根据该偏压信号产生一第一电流偏压该输入对电路，且该模拟电路包含：
一第二晶体管，耦接至该第一节点，并用以模拟该输入对电路，其中该第二晶体管的一控制端用以接收关联于所述多个输入信号的一共模电压；以及
一第三晶体管，耦接至该第二晶体管与地之间，并用以模拟该第一晶体管，其中该第三晶体管的一控制端耦接至该第二节点。
3.如权利要求2所述的偏压电路系统，其中该模拟电路还包含：
一第一电流源电路，用以提供一第二电流以偏压该第二晶体管与该第三晶体管。
4.如权利要求3所述的偏压电路系统，其中该第一电流设定为该第二电流的M倍，该第一晶体管的尺寸为该第三晶体管的尺寸的M倍，该输入对电路中的多个晶体管的尺寸总和为该第二晶体管的尺寸的M倍，且M为一非零正数。
5.如权利要求1所述的偏压电路系统，其中该移位电路包含：
一第一晶体管，用以提供该电位差，其中该第一晶体管的一第一端用以接收一供应电压，该第一晶体管的一第二端耦接至该第二节点，且该第一晶体管的一控制端耦接至该第一节点；以及
一电流源电路，耦接于该第二节点与地之间，并用以提供一电流至该第一晶体管。
6.如权利要求5所述的偏压电路系统，其中该移位电路还包含：
一第二晶体管，其中该第二晶体管的一第一端接收该供应电压，该第二晶体管的一第二端与一控制端耦接至该第一晶体管的该第一端。
7.如权利要求1所述的偏压电路系统，其中该处理电路系统包含一输入对电路与一第一晶体管，该输入对电路接收所述多个输入信号并产生所述多个输出信号，该第一晶体管根据该偏压信号产生一第一电流偏压该输入对电路，且该模拟电路包含：
一第二晶体管，其中该第二晶体管的一第一端耦接至该第一节点，该第二晶体管的一控制端用以接收所述多个输入信号中的一第一输入信号；
一第三晶体管，其中该第三晶体管的一第一端耦接至该第一节点，该第三晶体管的一控制端用以接收所述多个输入信号中的一第二输入信号，且该第二晶体管与该第三晶体管用以模拟该输入对电路的多个晶体管；以及
一第四晶体管，耦接于该第二晶体管的一第二端与该第三晶体管的一第二端与地之间，并用以模拟该第一晶体管，其中该第四晶体管的一控制端耦接至该第二节点。
8.一种偏压方法，包含：
通过一模拟电路模拟一处理电路系统的一电路结构，其中该处理电路系统用以被一偏压信号偏压，以根据多个输入信号产生多个输出信号；以及
提升该模拟电路中的一第一节点与一第二节点之间的一电位差，其中该第一节点用以追踪所述多个输出信号的一输出共模电压，且该第二节点用以输出该偏压信号。
9.如权利要求8所述的偏压方法，其中该处理电路系统包含一输入对电路与一第一晶体管，该输入对电路接收所述多个输入信号并产生所述多个输出信号，该第一晶体管根据该偏压信号产生一第一电流偏压该输入对电路，且通过该模拟电路模拟该处理电路系统的该电路结构包含：
通过该模拟电路的一第二晶体管模拟该输入对电路，其中该第二晶体管耦接至该第一节点且该第二晶体管的一控制端用以接收关联于所述多个输入信号的一共模电压；以及
通过该模拟电路的一第三晶体管模拟该第一晶体管，其中该第三晶体管耦接至该第二晶体管与地之间，且该第三晶体管的一控制端耦接至该第二节点。
10.如权利要求8所述的偏压方法，其中该处理电路系统包含一输入对电路与一第一晶体管，该输入对电路接收所述多个输入信号并产生所述多个输出信号，该第一晶体管根据该偏压信号产生一第一电流偏压该输入对电路，且通过该模拟电路模拟该处理电路系统的该电路结构包含：
通过该模拟电路的一第一晶体管与一第二晶体管模拟该输入对电路的多个晶体管，
其中该第一晶体管的一第一端耦接至该第一节点，该第一晶体管的一控制端用以接收所述多个输入信号中的一第一输入信号，该第二晶体管的一第一端耦接至该第一节点，该第二晶体管的一控制端用以接收所述多个输入信号中的一第二输入信号；以及
通过该模拟电路的一第三晶体管模拟该第一晶体管，其中该第三晶体管耦接于该第一晶体管的一第二端与该第二晶体管的一第二端与地之间，且该第三晶体管的一控制端耦接至该第二节点。
CN201910594175.2A 2019-07-03 2019-07-03 偏压电路系统与偏压方法 Pending CN112187249A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910594175.2A CN112187249A (zh) 2019-07-03 2019-07-03 偏压电路系统与偏压方法
TW108131563A TWI718651B (zh) 2019-07-03 2019-09-02 偏壓電路系統與偏壓方法
US16/908,873 US11082045B2 (en) 2019-07-03 2020-06-23 Bias circuitry and biasing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910594175.2A CN112187249A (zh) 2019-07-03 2019-07-03 偏压电路系统与偏压方法

Publications (1)

Publication Number Publication Date
CN112187249A true CN112187249A (zh) 2021-01-05

Family

ID=73915173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910594175.2A Pending CN112187249A (zh) 2019-07-03 2019-07-03 偏压电路系统与偏压方法

Country Status (3)

Country Link
US (1) US11082045B2 (zh)
CN (1) CN112187249A (zh)
TW (1) TWI718651B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138179A (ja) * 1982-02-12 1983-08-16 Matsushita Electric Ind Co Ltd 水平偏向・高圧発生装置
CN101904100A (zh) * 2007-12-17 2010-12-01 美商豪威科技股份有限公司 用于高速低电压共模驱动器的复制偏置电路
JP2011004313A (ja) * 2009-06-22 2011-01-06 Renesas Electronics Corp 半導体集積回路装置
US20120146988A1 (en) * 2010-12-08 2012-06-14 Renesas Electronics Corporation Level shift circuit and driver circuit having the same
US20170201220A1 (en) * 2016-01-08 2017-07-13 Elite Semiconductor Memory Technology Inc. Variable gain amplifying circuit
CN107171650A (zh) * 2016-03-08 2017-09-15 晶豪科技股份有限公司 可变增益放大电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424657A (en) * 1993-03-19 1995-06-13 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
TWI422154B (zh) * 2010-08-25 2014-01-01 Orise Technology Co Ltd 轉壓器與相關裝置
US9270273B2 (en) * 2011-10-28 2016-02-23 Texas Instruments Incorporated Level shifter
US20130321374A1 (en) * 2012-05-31 2013-12-05 Qualcomm Mems Technologies, Inc. Voltage converter
US9197199B2 (en) * 2013-03-13 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter for high density integrated circuits
US9385714B2 (en) * 2013-09-30 2016-07-05 Skyworks Solutions, Inc. Self-leveling logic receiver
US9209789B1 (en) * 2014-08-13 2015-12-08 Qualcomm Incorporated Apparatus to convert electrical signals from small-signal format to rail-to-rail format
DE102015204590A1 (de) * 2015-03-13 2016-09-15 Dialog Semiconductor B.V. Stromgesteuerter Kristalloszillator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138179A (ja) * 1982-02-12 1983-08-16 Matsushita Electric Ind Co Ltd 水平偏向・高圧発生装置
CN101904100A (zh) * 2007-12-17 2010-12-01 美商豪威科技股份有限公司 用于高速低电压共模驱动器的复制偏置电路
JP2011004313A (ja) * 2009-06-22 2011-01-06 Renesas Electronics Corp 半導体集積回路装置
US20120146988A1 (en) * 2010-12-08 2012-06-14 Renesas Electronics Corporation Level shift circuit and driver circuit having the same
US20170201220A1 (en) * 2016-01-08 2017-07-13 Elite Semiconductor Memory Technology Inc. Variable gain amplifying circuit
CN107171650A (zh) * 2016-03-08 2017-09-15 晶豪科技股份有限公司 可变增益放大电路

Also Published As

Publication number Publication date
TWI718651B (zh) 2021-02-11
TW202102965A (zh) 2021-01-16
US11082045B2 (en) 2021-08-03
US20210006249A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
US20140203794A1 (en) Methods and structures for dynamically calibrating reference voltage
US8030972B2 (en) High-speed latched comparator circuit with variable positive feedback
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
US9709603B2 (en) Current sensing system and method
EP3487071A1 (en) Hysteresis comparator
EP1955437B1 (en) Small signal amplifier with large signal output boost stage
EP0606144A1 (en) High swing operational transconductance amplifier
Ramirez-Angulo Low voltage current mirrors for built-in current sensors
US20180287576A1 (en) Transconductance amplifier
EP3828662A1 (en) A bandgap reference circuit, corresponding device and method
CN110687950A (zh) 源跟随器电路和缓冲电路
US10095260B2 (en) Start-up circuit arranged to initialize a circuit portion
US7057445B2 (en) Bias voltage generating circuit and differential amplifier
US5583425A (en) Voltage comparator with controlled output current proportional to difference voltage
US7873921B2 (en) Structure for a voltage detection circuit in an integrated circuit and method of generating a trigger flag signal
CN112187249A (zh) 偏压电路系统与偏压方法
US11196389B2 (en) Variable gain amplifier device
US11171612B2 (en) Gain modulation circuit
JP2004304632A (ja) パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路
US6339319B1 (en) Cascoded current mirror circuit
US7312658B2 (en) Differential amplifier with two outputs and a single input of improved linearity
US4438388A (en) Single stage operational amplifier voltage reference
US20240134406A1 (en) Electronic circuit comprising a reference voltage circuit and a start check circuit
US10425043B1 (en) Operational amplifier with constant transconductance bias circuit and method using the same
CN112152568A (zh) 可调增益放大器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination