TWI422154B - 轉壓器與相關裝置 - Google Patents

轉壓器與相關裝置 Download PDF

Info

Publication number
TWI422154B
TWI422154B TW099128540A TW99128540A TWI422154B TW I422154 B TWI422154 B TW I422154B TW 099128540 A TW099128540 A TW 099128540A TW 99128540 A TW99128540 A TW 99128540A TW I422154 B TWI422154 B TW I422154B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
coupled
source
gate
Prior art date
Application number
TW099128540A
Other languages
English (en)
Other versions
TW201210195A (en
Inventor
Yang Cheng Cheng
Chien Chun Huang
Original Assignee
Orise Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orise Technology Co Ltd filed Critical Orise Technology Co Ltd
Priority to TW099128540A priority Critical patent/TWI422154B/zh
Priority to US13/207,055 priority patent/US8339178B2/en
Publication of TW201210195A publication Critical patent/TW201210195A/zh
Application granted granted Critical
Publication of TWI422154B publication Critical patent/TWI422154B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

轉壓器與相關裝置
本發明係有關一種轉壓器與相關裝置，尤指一種可有效縮減布局面積的轉壓器與相關裝置。
轉壓器可接收訊號範圍較小的輸入訊號並將其對應地轉換為訊號範圍較大的輸出訊號，是介面電路中的重要元件。譬如說，在驅動顯示面板中的源極驅動器(source driver)晶片中，晶片內原始控制訊號的訊號範圍為0到2伏特，但要輸出至驅動顯示面板的源極時，所需的訊號範圍可能就要擴大為0到5伏特。為了順利地於兩種訊號範圍間進行轉換，就需要用到轉壓器，用以將0到2伏特的輸入訊號轉換為0到5伏特的輸出訊號。
請參考第1圖，其所示意的是一習知轉壓器10。習知轉壓器10具有一對電晶體TP1、TP2(p通道金氧半電晶體)與另一對電晶體TN1、TN2(n通道金氧半電晶體)。輸入訊號IN經過反相器INV反相為另一輸入訊號INB，其中，輸入訊號IN與INB操作於電壓VPP與VSS之間。轉壓器10則操作於電壓VGH與VSS之間，用以根據輸入訊號IN/INB而在節點n2與n1分別提供對應的輸出訊號OUT/OUTB，並使輸出訊號可操作於電壓VGH與VSS之間，也就是將輸出訊號OUT/OUTB的訊號範圍擴大到電壓VGH至VSS之間。其中，電晶體TN1與TN2的閘極分別接收輸入訊號IN與INB，電晶體TP1與TP2的閘極則分別耦接節點n2與n1。
習知轉壓器10的運作可簡介如下。當輸入訊號IN為電壓VPP時，輸入訊號INB為電壓VSS。因此，電晶體TN1導通而將節點n1的輸出訊號OUTB維持為電壓VSS，電晶體TP2也導通而將節點n2的輸出訊號OUT維持為電壓VGH。相對地，電晶體TN2與TP1則不導通。
當輸入訊號IN由電壓VPP轉態為電壓VSS而輸入訊號INB由電壓VSS轉態為電壓VPP時，電晶體TN2開始導通一電流In以對節點n2放電，使節點n2的輸出訊號OUT能由原先的電壓VGH被拉低至電壓VSS。不過，當電晶體TN2開始導通時，電晶體TP2還會維持原先的導通狀態而導通電流Ip。因此，電晶體TN2導通的電流In要與電晶體TP2導通的電流Ip競爭，才能順利地將輸出訊號OUT拉低至電壓VSS。由於電晶體TP2的源極-閘極跨壓相當於電壓VGH至VSS的電壓差，而電晶體TN2的閘極-源極跨壓只相當於電壓VPP至VSS的電壓差，故電晶體TP2導通的電流Ip相當大。為使電晶體TN2能在較低的閘極-源極跨壓下導通更大的電流In以克服電流Ip，習知轉壓器10必須加大n通道金氧半電晶體TN2(以及TN1)的尺寸與布局面積，使其具有更大的通道寬長比(W/L)，以增強其電流驅動能力，進而造成習知轉壓器10的布局面積無法有效縮減。
此外，在進行前述轉態時，電晶體TP1導通的大電流也會在競爭期間造成電流較大、延續時間較久的短路電流，影響習知轉壓器10的特性，如暫態功率消耗。
本發明另一目的是提供一種轉壓器，根據一第一輸入訊號與一第二輸入訊號，由一第一輸出端與一第二輸出端分別輸出一第一輸出訊號與一第二輸出訊號，其中，該第一輸入訊號與該第二輸入訊號操作於一第一電壓與一共同電壓之間，該第一輸出訊號與該第二輸出訊號操作於一第二電壓與該共同電壓之間，且該第一電壓介於該第二電壓與該共同電壓之間，該轉壓器包含有：一第一電晶體，具有一第一汲極、一第一源極與一第一閘極，該第一源極耦接該第二電壓；一第二電晶體，具有一第二汲極、一第二源極與一第二閘極，該第二源極耦接該第二電壓；一第三電晶體，具有一第三汲極、一第三源極與一第三閘極，該第三源極耦接該第一閘極，該第三汲極耦接該第二輸出端，該第三閘極耦接一第一偏壓；一第四電晶體，具有一第四汲極、一第四源極與一第四閘極，該第四源極耦接該第二閘極，該第四汲極耦接該第一輸出端，該第四閘極耦接一第二偏壓；一第五電晶體，具有一第五汲極、一第五源極與一第五閘極，該第五汲極耦接該第一輸出端，該第五源極耦接該共同電壓，該第五閘極耦接該第一輸入訊號；以及一第六電晶體，具有一第六汲極、一第六源極與一第六閘極，該第六汲極耦接該第二輸出端，該第六源極耦接該共同電壓，該第六閘極耦接該第二輸入訊號；其中，該第一電晶體與該第二電晶體匹配，該第三電晶體與該第四電晶體匹配，該第五電晶體與該第六電晶體匹配；以及，當該第一輸入訊號等於該共同電壓時，該第五電晶體導通以將該共同電壓導通至該第一輸出端，該第四電晶體導通以使該第二電晶體導通，該第二電晶體將該第二電壓導通至該第二輸出端；該第三電晶體將該第二輸出端導通至該第一閘極以關閉該第一電晶體。
本發明另一目的是提供一轉壓系統，包含：一轉壓器，其根據一第一輸入訊號與一第二輸入訊號而由一第一輸出端與一第二輸出端分別輸出一第一輸出訊號與一第二輸出訊號，其中，該第一輸入訊號與該第二輸入訊號操作於一第一電壓與一共同電壓之間，該第一輸出訊號與該第二輸出訊號操作於一第二電壓與該共同電壓之間，以及該第一電壓介於該第二電壓與該共同電壓之間，該轉壓器包含有：一第一電晶體，具有一第一汲極、一第一源極與一第一閘極，該第一源極耦接該第二電壓；一第二電晶體，具有一第二汲極、一第二源極與一第二閘極，該第二源極耦接該第二電壓；一第三電晶體，具有一第三汲極、一第三源極與一第三閘極，該第三源極耦接該第一閘極，該第三汲極耦接該第二輸出端，該第三閘極耦接一第一偏壓；一第四電晶體，具有一第四汲極、一第四源極與一第四閘極，該第四源極耦接該第二閘極，該第四汲極耦接該第一輸出端，該第四閘極耦接一第二偏壓；一第五電晶體，具有一第五汲極、一第五源極與一第五閘極，該第五汲極耦接該第一輸出端，該第五源極耦接該共同電壓，該第五閘極耦接該第一輸入訊號；以及一第六電晶體，具有一第六汲極、一第六源極與一第六閘極，該第六汲極耦接該第二輸出端，該第六源極耦接該共同電壓，該第六閘極耦接該第二輸入訊號；以及一偏壓電路，用以產生該第一偏壓與該第二偏壓，其包含一第七電晶體，具有一第七汲極、一第七源極與一第七閘極，該第七源極耦接該第二電壓，該第七閘極耦接於該第三閘極及該第四閘極，該第七汲極耦接一電流源，且該第七閘極耦接該第七汲極；其中，該第一電晶體與該第二電晶體匹配，該第三電晶體與該第四電晶體匹配，該第五電晶體與該第六電晶體匹配，以及該第一偏壓等於該第二偏壓；以及，當該第一輸入訊號等於該共同電壓時，該第五電晶體導通以將該共同電壓導通至該第一輸出端，該第四電晶體導通以使該第二電晶體導通，該第二電晶體將該第二電壓導通至該第二輸出端；該第三電晶體將該第二輸出端導通至該第一閘極以關閉該第一電晶體。
為了使　貴審查委員能更進一步瞭解本發明特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明，並非用來對本發明加以限制。
請參考第2圖，其所示意的是本發明轉壓器的一實施例20。轉壓器20中設有一對相互匹配的電晶體MP1與MP2、一對相互匹配的電晶體MP3與MP4與另一對相互匹配的電晶體MN1與MN2。反相器INV將一輸入訊號IN反相為另一差動的輸入訊號INB；轉壓器20的兩個節點NL與NR則可視為兩輸出端，轉壓器20即是根據輸入訊號IN與INB進行轉壓，以由節點NL與NR分別輸出兩對應差動輸出訊號OUTB與OUT。其中，輸入訊號IN與INB操作於電壓VPP與VSS之間，輸出訊號OUT與OUTB則操作於電壓VGH與VSS之間，而電壓VPP大於電壓VSS且小於電壓VGH。
在轉壓器20中，電晶體MP1與MP2為p通道金氧半電晶體，兩者的汲極分別耦接節點NL與NR，源極共同耦接電壓VGH。電晶體MP3與MP4亦為p通道金氧半電晶體，兩者的源極於節點N1與N2分別耦接電晶體MP1與MP2的閘極，兩者的汲極分別耦接節點NR與NL，閘極則共同於節點Nc耦接一偏壓Vx。電晶體MN1與MN2則為n通道金氧半電晶體，兩者的閘極分別耦接輸入訊號IN與INB，兩者的汲極分別耦接於節點NL與NR，源極則共同耦接電壓VSS。
在本發明轉壓器20的較佳實施例中，偏壓Vx的設計符合下列偏壓設定原則，亦即VGH-|VTHPa|-|VTHPb|)>Vx，且較佳地，Vx>(VSS-|VTHPb|)，其中，|VTHPa|代表電晶體MP1(與MP2)的臨限電壓絕對值，|VTHPb|代表電晶體MP3(與MP4)的臨限電壓絕對值。也就是說，在第2圖的實施例中，偏壓Vx之值可以設定為電壓VSS或更高的電壓值，但有一上限，使電壓VGH大於偏壓Vx與兩臨限電壓絕對值|VTHPa|與|VTHPb|的和。
本發明轉壓器20的運作原理可描述如下，當輸入訊號IN為電壓VPP時，輸入訊號INB為電壓VSS。因此，電晶體MN1導通，節點NL的輸出訊號OUTB為電壓VSS，以及電晶體MN2則不導通，節點NR的輸出訊號OUT將由電晶體MP2控制。由於電晶體MP4的閘極偏壓Vx符合前述偏壓設定原則，電晶體MP4導通，使節點N2的電壓V2等於(Vx+VSG4)，其可近似為(Vx+|VTHPb|)；其中，電壓VSG4為電晶體MP4的源極-閘極跨壓，。在前述偏壓設定原則下，電壓VGH與V2間的電壓差仍會大於電晶體MP2的臨限電壓絕對值|VTHPa|，故電晶體MP2也導通，並將節點NR的輸出訊號OUT維持於電壓VGH。另一方面，電晶體MP3也導通，直接將節點NR的電壓導通至節點N1，使節點N1的電壓V1等於電壓VGH，讓電晶體MP1關閉不導通。
如本發明偏壓設定原則所述，在本發明的較佳實施例中，偏壓Vx可以大於電壓(VSS-|VTHPb|)，使電晶體MP4在節點N2提供的電壓V2會大於電壓VSS，亦即電壓V2可近似為電壓(Vx+|VTHPb|)，以減少電晶體MP2的源極-閘極跨壓，限制電晶體MP2的導通程度。
當輸入訊號IN由電壓VPP轉態為電壓VSS，以及輸入訊號INB由電壓VSS轉態為電壓VPP時，電晶體MN1停止導通，而電晶體MN2則開始導通電流In，用以將節點NR的輸出訊號OUT由原先的電壓VGH拉低至電壓VSS。當電晶體MN2開始導通時，雖然電晶體MP2還是導通的，但在電晶體MP4的運作下，電晶體MP2的導通程度已經被降低，減少電晶體MP2導通的電流Ip。如此一來，電晶體MN2的電流In不必太大就足以克服電流Ip，進而使得電晶體MN2(與電晶體MN1)的布局面積就可以有效縮減。隨著電晶體MN2順利地將訊號OUT拉低至電壓VSS，導通的電晶體MP3使電壓V1近於電壓(Vx+|VTHPb|)，讓電晶體MP1得以導通而將輸出訊號OUTB轉態為電壓VGH，其中，節點NL的電壓VGH會被電晶體MP4直接導通至節點N2，使電壓V2為電壓VGH而確保電晶體MP2關閉。
由上述描述可知，本發明設置的電晶體MP3與MP4係利用p通道金氧半電晶體在其汲極與源極間傳輸電壓的特性用以控制電晶體MP1與MP2的閘極電壓V1與V2。以電晶體MP4為例，當其汲極在節點NL耦接到電壓VGH時，電晶體MP4會直接將電壓VGH導通至源極的節點N2，使電壓V2也等於電壓VGH。相對地，當節點NL為較低的電壓VSS時，電晶體MP4就會依據偏壓Vx控制電壓V2，使電壓V2相當於電壓(Vx+|VTHPb|)。因此，電晶體MP4既能用電壓VGH完全關閉電晶體MP2，也能用電壓(Vx+|VTHPb|)限制電晶體MP2的導通程度，進而使本發明轉壓器的布局面積能有效縮減。由於電晶體MP3與MP4是為電晶體MP1與MP2的閘極提供電壓，故電晶體MP3與MP4不需要具備高電流驅動力，也就不需要用大尺寸、大面積的電晶體來實現電晶體MP3與MP4。在本發明的一實施例中，電晶體MP3與MP4可以用製程設計規則(design rule)容許的最小尺寸來製作，優化其布局面積。
本發明於第2圖的轉壓器20可衍生出三種轉壓器20a、20b與20c，係分別示於第3圖、第4圖與第5圖。在第3圖的實施例中，轉壓器20a的節點Nc耦接電壓VPP，也就是以電壓VPP作為電晶體MP3與MP4的閘極偏壓Vx。在某些應用中，電壓VGH與電壓VPP間的差距大於電壓(|VTHPb|+|VTHPa|)，能直接以電壓VPP來作為偏壓Vx。在第4圖的實施例中，轉壓器20b的節點Nc耦接電壓VSS，使偏壓Vx等於電壓VSS。在此情形下，電壓V1與V2的下限為電壓(Vss+|VTHPb|)，仍能有效限制電晶體MP1與MP2的導通程度。
在第5圖中，本發明轉壓器20c係於一轉壓系統100中搭配一偏壓電路24，此偏壓電路24由節點Nd提供偏壓Vx至轉壓器20c的節點Nc。在此實施例中，偏壓電路24設有一電晶體MPx(可為p通道金氧半電晶體)，其源極耦接電壓VGH，汲極耦接一電流源22(其可為一定電流源或一可變電流源)，閘極則與汲極共同耦接於節點Nd。在偏壓電路24中控制電流源22的電流大小，就能調整偏壓Vx，譬如說，電流源22可用較大的電流建立一個較低的偏壓Vx，轉壓系統100中可以有複數個轉壓器20c一起共用偏壓電路24所提供的偏壓Vx。
請參考第6圖，其所示意的是由轉壓器20衍生的另一轉壓器實施例30。在轉壓器30中，電晶體MP3的閘極偏壓VxL相當於輸入訊號INB，電晶體MP4的閘極偏壓VxR則由輸入訊號IN控制。以電晶體MP4為例來說明轉壓器30的運作。當輸入訊號IN為電壓VPP而輸入訊號INB為電壓VSS時，電晶體MN1導通，將節點NL維持在電壓VSS，故電晶體MP4依據偏壓VxR控制電壓V2的大小。由於偏壓VxR為輸入訊號IN的電壓VPP，只要電壓VGH與電壓VPP間的差距大於電壓(|VTHPb|+|VTHPa|)，電晶體MP2就會導通，將節點NR的訊號OUT維持為VGH。相對地，當輸入訊號IN為電壓VSS而輸入訊號INB為電壓VPP時，電晶體MP1經由電晶體MP3的控制而導通，使節點NL為電壓VGH，而電晶體MP4就會使電壓V2相當於電壓VGH，將電晶體MP2關閉，由導通的電晶體MN2將節點NR維持於電壓VSS。
請參考第7圖，其所示意的是本發明轉壓器的又一實施例40。轉壓器40中設有一對電晶體MN1與MN2、一對電晶體MN3與MN4與另一對電晶體MP1與MP2。反相器INV將一輸入訊號IN反相為另一差動的輸入訊號INB；轉壓器40的兩個節點NL與NR則可視為兩輸出端，轉壓器20即是根據輸入訊號IN與INB進行轉壓，以由節點NL與NR分別輸出兩對應差動輸出訊號OUTB與OUT。其中，輸入訊號IN與INB操作於電壓VPP與VSS之間，輸出訊號OUT與OUTB則操作於電壓VPP與VGL之間，而電壓VSS小於電壓VPP且介於電壓VPP與VGL之間。在此類型的轉壓器中，電晶體MN1與MN2的導通程度過高會帶來種種負面的影響，譬如說電晶體MP1與MP2的布局面積必須加大以增強其電流驅動力。因此，本發明轉壓器40將限制電晶體MN1與MN2的導通程度，以有效縮減此類轉壓器的布局面積。
在轉壓器40中，電晶體MN1與MN2為相互匹配的n通道金氧半電晶體，兩者的汲極分別耦接節點NL與NR，源極共同耦接電壓VGL。電晶體MP3與MP4為相互匹配的n通道金氧半電晶體，兩者的源極於節點N1與N2分別耦接電晶體MN1與MN2的閘極，兩者的汲極分別耦接節點NR與NL，閘極則共同於節點Nc耦接一偏壓Vx。電晶體MP1與MP2則為相互匹配的p通道金氧半電晶體，兩者的閘極分別耦接輸入訊號IN與INB，兩者的汲極分別耦接於節點NL與NR，源極則共同耦接電壓VPP。
在本發明轉壓器40的較佳實施例中，偏壓Vx的設計符合下列偏壓設定原則，亦即Vx>(VGL+|VTHNa|+|VTHNb|)，且較佳地，Vx<(VPP+|VTHNb|)，其中，|VTHNa|代表電晶體MN1(與MN2)的臨限電壓絕對值，|VTHNb|代表電晶體MN3(與MN4)的臨限電壓絕對值。也就是說，在第7圖的實施例中，偏壓Vx之值可以設定為電壓VPP或更低的電壓值，但有一下限，以使偏壓Vx大於電壓VGL與兩臨限電壓絕對值|VTHNa|與|VTHNb|的和。
本發明轉壓器40的運作原理可描述如下，當輸入訊號IN為電壓VPP時，輸入訊號INB為電壓VSS。因此，電晶體MP2導通，節點NR的輸出訊號OUT為電壓VPP，電晶體MP1則不導通，節點NL的輸出訊號OUTB將由電晶體MN1控制。由於電晶體MN3的閘極偏壓Vx符合前述偏壓設定原則，電晶體MN3導通，使節點N1的電壓V1等於電壓(Vx-VGS3)，其可近似為電壓(Vx-|VTHNb|)，其中，電壓VGS3為電晶體MN3的閘極-源極跨壓。在前述偏壓設定原則下，電壓V1與VGL間的電壓差仍會大於電晶體MN1的臨限電壓絕對值|VTHNa|，故電晶體MN1也導通，並將節點NL的輸出訊號OUT維持於電壓VGL。另一方面，電晶體MN4也導通，直接將節點NL的電壓導通至節點N2，使節點N2的電壓V2等於電壓VGL，讓電晶體MN2關閉不導通。
如本發明偏壓設定原則所述，在本發明的較佳實施例中，偏壓Vx可以小於電壓(VPP+|VTHNb|)，使電晶體MN3在節點N1提供的電壓V1會小於電壓VPP(因為電壓V1可近似為電壓(Vx-|VTHNb|))，以減少電晶體MN1的閘極-源極跨壓，限制電晶體MN1的導通程度。
當輸入訊號IN由電壓VPP轉態為電壓VSS而輸入訊號INB由電壓VSS轉態為電壓VPP時，電晶體MP2停止導通，而電晶體MP1則開始導通電流Ip，以將節點NL的輸出訊號OUTB由原先的電壓VGL提昇至電壓VPP。當電晶體MP1開始導通時，雖然電晶體MN1還是導通的，但在電晶體MN3的運作下，電晶體MN1的導通程度已經被減少，使電晶體MN1驅動的電流In降低。如此一來，電晶體MP1的電流Ip不必太大就能克服電流In，而電晶體MP1(與電晶體MP2)的布局面積就可以有效縮減。隨著電晶體MP1順利地將訊號OUTB提昇至電壓VPP，導通的電晶體MN4使電壓V2接近電壓(Vx-|VTHPb|)，讓電晶體MN2得以導通而將輸出訊號OUT轉態為電壓VGL。節點NR的電壓VGL會被電晶體MN3直接導通至節點N1，使電壓V1相等於電壓VGL而確保電晶體MN1被關閉。
本發明轉壓器20可衍生出轉壓器20a、20b、20c與30等實施例，第7圖中的轉壓器40可同理衍生出各種實施例，於此不再贅述。
總結來說，相較於習知技術，本發明可在轉壓器中適度地限制電晶體的導通程度，以有效縮減轉壓器的布局面積，也避免導通程度過大所導致的過大暫態電流。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、20a-20c、30、40．．．轉壓器
22．．．電流源
24．．．偏壓電路
100．．．轉壓系統
TP1-TP2、TN1-TN2、MN1-MN4、MP1-MP4、MPx．．．電晶體
n1-n2、NR、NL、Nc、Nd、N1-N2．．．節點
VPP、VGH、VSS、VGL、V1-V2．．．電壓
Vx、VxR-VxL．．．偏壓
INV．．．反相器
IN-INB．．．輸入訊號
OUT-OUTB．．．輸出訊號
Ip、In．．．電流
第1圖示意一習知轉壓器。
第2圖示意本發明轉壓器的一種實施例。
第3圖至第5圖示意第2圖轉壓器衍生的各種實施例。
第6圖示意本發明轉壓器的另一實施例。
第7圖示意本發明轉壓器的又一實施例。
20．．．轉壓器
MN1-MN2、MP1-MP4．．．電晶體
N1-N2、NR、NL、Nc．．．節點
VPP、VGH、VSS、V1-V2．．．電壓
Vx．．．偏壓
INV．．．反相器
IN-INB．．．輸入訊號
OUT-OUTB．．．輸出訊號
Ip、In．．．電流

Claims (17)

  1. 一種轉壓器，根據一第一輸入訊號與一第二輸入訊號，由一第一輸出端與一第二輸出端分別輸出一第一輸出訊號與一第二輸出訊號，其中，該第一輸入訊號與該第二輸入訊號操作於一第一電壓與一共同電壓之間，該第一輸出訊號與該第二輸出訊號操作於一第二電壓與該共同電壓之間，且該第一電壓介於該第二電壓與該共同電壓之間，該轉壓器包含有：一第一電晶體，具有一第一汲極、一第一源極與一第一閘極，該第一源極耦接該第二電壓；一第二電晶體，具有一第二汲極、一第二源極與一第二閘極，該第二源極耦接該第二電壓；一第三電晶體，具有一第三汲極、一第三源極與一第三閘極，該第三源極耦接該第一閘極，該第三汲極耦接該第二輸出端，該第三閘極耦接一第一偏壓；一第四電晶體，具有一第四汲極、一第四源極與一第四閘極，該第四源極耦接該第二閘極，該第四汲極耦接該第一輸出端，該第四閘極耦接一第二偏壓；一第五電晶體，具有一第五汲極、一第五源極與一第五閘極，該第五汲極耦接該第一輸出端，該第五源極耦接該共同電壓，該第五閘極耦接該第一輸入訊號；以及一第六電晶體，具有一第六汲極、一第六源極與一第六閘極，該第六汲極耦接該第二輸出端，該第六源極耦接該共同電壓，該第六閘極耦接該第二輸入訊號；其中，該第一電晶體與該第二電晶體匹配，該第三電晶體與該第四電晶體匹配，該第五電晶體與該第六電晶體匹配；以及當該第一輸入訊號等於該共同電壓時，該第五電晶體導通用以將該共同電壓導通至該第一輸出端，該第四電晶體導通用以使該第二電晶體導通，進而將該第二電壓導通至該第二輸出端，以及該第三電晶體將該第二輸出端導通至該第一閘極，用以關閉該第一電晶體。
  2. 如申請專利範圍第1項的轉壓器，其中該第一偏壓、該第二偏壓與該第一電壓相等。
  3. 如申請專利範圍第1項的轉壓器，其中該第一偏壓、該第二偏壓與該共同電壓相等。
  4. 如申請專利範圍第1項的轉壓器，其中該第一電晶體與該第三電晶體係p通道金氧半電晶體，該第五電晶體係n通道金氧半電晶體，以及該第一電壓大於該共同電壓。
  5. 如申請專利範圍第4項的轉壓器，其中該第一電晶體具有一第一臨限電壓絕對值，以及該第三電晶體具有一第三臨限電壓絕對值，該第一偏壓等於該第二偏壓，且該第二電壓大於該第一偏壓、該第一臨限電壓絕對值與該第三臨限電壓絕對值的和。
  6. 如申請專利範圍第5項的轉壓器，其中，當該第三汲極耦接該第二電壓時，該第三電晶體於該第三源極導通該第二電壓，以及當該第三汲極耦接該共同電壓時，該第三電晶體根據該第一偏壓與該第三臨限電壓絕對值控制該第三源極的電壓。
  7. 如申請專利範圍第1項的轉壓器，其中該第一電晶體與該第三電晶體係n通道金氧半電晶體，該第五電晶體係p通道金氧半電晶體，且該第一電壓小於該共同電壓。
  8. 如申請專利範圍第7項的轉壓器，其中該第一電晶體具有一第一臨限電壓絕對值，該第三電晶體具有一第三臨限電壓絕對值，該第一偏壓等於該第二偏壓，且該第一偏壓小於該第二電壓、該第一臨限電壓絕對值與該第三臨限電壓絕對值的和。
  9. 如申請專利範圍第8項的轉壓器，其中，當該第三汲極耦接該第二電壓時，該第三電晶體於該第三源極導通該第二電壓；當該第三汲極耦接該共同電壓時，該第三電晶體根據該第一偏壓與該第三臨限電壓絕對值控制該第三源極的電壓。
  10. 如申請專利範圍第1項的轉壓器，其中該第一偏壓係該第二輸入訊號，該第二偏壓係該第一輸入訊號。
  11. 一轉壓系統，包含：一轉壓器，其根據一第一輸入訊號與一第二輸入訊號而由一第一輸出端與一第二輸出端分別輸出一第一輸出訊號與一第二輸出訊號，其中，該第一輸入訊號與該第二輸入訊號操作於一第一電壓與一共同電壓之間，該第一輸出訊號與該第二輸出訊號操作於一第二電壓與該共同電壓之間，以及該第一電壓介於該第二電壓與該共同電壓之間，該轉壓器包含有：一第一電晶體，具有一第一汲極、一第一源極與一第一閘極，該第一源極耦接該第二電壓；一第二電晶體，具有一第二汲極、一第二源極與一第二閘極，該第二源極耦接該第二電壓；一第三電晶體，具有一第三汲極、一第三源極與一第三閘極，該第三源極耦接該第一閘極，該第三汲極耦接該第二輸出端，該第三閘極耦接一第一偏壓；一第四電晶體，具有一第四汲極、一第四源極與一第四閘極，該第四源極耦接該第二閘極，該第四汲極耦接該第一輸出端，該第四閘極耦接一第二偏壓；一第五電晶體，具有一第五汲極、一第五源極與一第五閘極，該第五汲極耦接該第一輸出端，該第五源極耦接該共同電壓，該第五閘極耦接該第一輸入訊號；以及一第六電晶體，具有一第六汲極、一第六源極與一第六閘極，該第六汲極耦接該第二輸出端，該第六源極耦接該共同電壓，該第六閘極耦接該第二輸入訊號；以及一偏壓電路，用以產生該第一偏壓與該第二偏壓，其包含一第七電晶體，具有一第七汲極、一第七源極與一第七閘極，該第七源極耦接該第二電壓，該第七閘極耦接於該第三閘極及該第四閘極，該第七汲極耦接一電流源，且該第七閘極耦接該第七汲極；其中，該第一電晶體與該第二電晶體匹配，該第三電晶體與該第四電晶體匹配，該第五電晶體與該第六電晶體匹配，以及該第一偏壓等於該第二偏壓；以及當該第一輸入訊號等於該共同電壓時，該第五電晶體導通以將該共同電壓導通至該第一輸出端，該第四電晶體導通以使該第二電晶體導通，進而該第二電壓導通至該第二輸出端，以及該第三電晶體將該第二輸出端導通至該第一閘極，用以關閉該第一電晶體。
  12. 如申請專利範圍第11項的轉壓系統，其中該第一電晶體與該第三電晶體係p通道金氧半電晶體，該第五電晶體係n通道金氧半電晶體，以及該第一電壓大於該共同電壓。
  13. 如申請專利範圍第12項的轉壓系統，其中該第一電晶體具有一第一臨限電壓絕對值，該第三電晶體具有一第三臨限電壓絕對值，以及該第二電壓大於該第一偏壓、該第一臨限電壓絕對值與該第三臨限電壓絕對值的和。
  14. 如申請專利範圍第13項的轉壓系統，其中，當該第三汲極耦接該第二電壓時，該第三電晶體於該第三源極導通該第二電壓，以及當該第三汲極耦接該共同電壓時，該第三電晶體根據該第一偏壓與該第三臨限電壓絕對值控制該第三源極的電壓。
  15. 如申請專利範圍第11項的轉壓系統，其中該第一電晶體與該第三電晶體係n通道金氧半電晶體，該第五電晶體係p通道金氧半電晶體，且該第一電壓小於該共同電壓。
  16. 如申請專利範圍第15項的轉壓系統，其中該第一電晶體具有一第一臨限電壓絕對值，該第三電晶體具有一第三臨限電壓絕對值，且該第一偏壓大於該第二電壓、該第一臨限電壓絕對值與該第三臨限電壓絕對值的和。
  17. 如申請專利範圍第16項的轉壓系統，其中，當該第三汲極耦接該第二電壓時，該第三電晶體於該第三源極導通該第二電壓，以及當該第三汲極耦接該共同電壓時，該第三電晶體根據該第一偏壓與該第三臨限電壓絕對值控制該第三源極的電壓。
TW099128540A 2010-08-25 2010-08-25 轉壓器與相關裝置 TWI422154B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099128540A TWI422154B (zh) 2010-08-25 2010-08-25 轉壓器與相關裝置
US13/207,055 US8339178B2 (en) 2010-08-25 2011-08-10 Level shifter and related apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099128540A TWI422154B (zh) 2010-08-25 2010-08-25 轉壓器與相關裝置

Publications (2)

Publication Number Publication Date
TW201210195A TW201210195A (en) 2012-03-01
TWI422154B true TWI422154B (zh) 2014-01-01

Family

ID=45696336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099128540A TWI422154B (zh) 2010-08-25 2010-08-25 轉壓器與相關裝置

Country Status (2)

Country Link
US (1) US8339178B2 (zh)
TW (1) TWI422154B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5491319B2 (ja) * 2010-08-16 2014-05-14 ルネサスエレクトロニクス株式会社 表示ドライバ回路
JP6540290B2 (ja) * 2015-07-06 2019-07-10 株式会社ソシオネクスト レベルコンバータ回路
TWI656737B (zh) * 2017-04-13 2019-04-11 華邦電子股份有限公司 電壓準位移位器
CN108736878B (zh) 2017-04-13 2022-01-25 华邦电子股份有限公司 电压电平移位器
CN112187249A (zh) * 2019-07-03 2021-01-05 瑞昱半导体股份有限公司 偏压电路系统与偏压方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176078A1 (en) * 2004-06-14 2006-08-10 Kim Tae H Voltage level shifting circuit and method
US7436213B2 (en) * 2005-03-16 2008-10-14 Matsushita Electric Industrial Co., Ltd. Level shifter
TW200847616A (en) * 2007-05-18 2008-12-01 United Microelectronics Corp Two-stage level shifting module
US7463064B2 (en) * 2005-02-02 2008-12-09 Samsung Electronics Co., Ltd. Level shifter having extended input level

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014256B1 (ko) * 1993-04-06 1995-11-23 삼성전자주식회사 낮은 전원전압을 사용하는 반도체 메모리장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176078A1 (en) * 2004-06-14 2006-08-10 Kim Tae H Voltage level shifting circuit and method
US7463064B2 (en) * 2005-02-02 2008-12-09 Samsung Electronics Co., Ltd. Level shifter having extended input level
US7436213B2 (en) * 2005-03-16 2008-10-14 Matsushita Electric Industrial Co., Ltd. Level shifter
TW200847616A (en) * 2007-05-18 2008-12-01 United Microelectronics Corp Two-stage level shifting module

Also Published As

Publication number Publication date
US20120049924A1 (en) 2012-03-01
US8339178B2 (en) 2012-12-25
TW201210195A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
TWI410048B (zh) 轉壓器
JP4768300B2 (ja) 電圧レベル変換回路及び半導体集積回路装置
KR100734939B1 (ko) 액정표시장치의 소스 구동회로 및 소스 구동 방법
US7248075B2 (en) Level shifter with low leakage current
CN109951060B (zh) 高压半桥驱动电路
JP2006054886A (ja) ロー漏洩電流を持つレベルシフタ
US8786351B2 (en) Level shifter
TWI422154B (zh) 轉壓器與相關裝置
US8054122B2 (en) Analog switch with a low flatness operating characteristic
JP4958434B2 (ja) 電圧選択回路
US20070164805A1 (en) Level shift circuit
US20130222036A1 (en) Voltage level converting circuit
KR100273206B1 (ko) 문턱전압 변화에 둔감한 레벨쉬프터
JP3500353B2 (ja) ユニティーゲインバッファ
JP4724575B2 (ja) レベル変換回路
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
KR20220067490A (ko) 지연 회로
TWI395403B (zh) 轉壓器
US20050151574A1 (en) High voltage output level shifter
JP3211830B2 (ja) Ｃｍｏｓレベル・シフタ回路
US10763849B2 (en) Semiconductor integrated circuit
JP2003101405A (ja) レベルシフト回路
TWI578707B (zh) 電壓準位移位電路
KR20060045199A (ko) 전압원 선택회로
TWI606683B (zh) 零靜功耗高低多端互補式多位準轉換器