CN101982849B - 转压器和转压系统 - Google Patents
转压器和转压系统 Download PDFInfo
- Publication number
- CN101982849B CN101982849B CN2010102770154A CN201010277015A CN101982849B CN 101982849 B CN101982849 B CN 101982849B CN 2010102770154 A CN2010102770154 A CN 2010102770154A CN 201010277015 A CN201010277015 A CN 201010277015A CN 101982849 B CN101982849 B CN 101982849B
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- link
- output terminal
- couples
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明提供了一种转压器和转压系统,转压器的第一电路依据一输入信号及接收的共同电压而选择于第一输出端与第二输出端的其中之一输出共同电压,第二电流电路依据接收到的一触发信号将第三输出端和第四输出端中未接收共同电压的一端导通至第二电压,开关电路根据第一连接端和第二连接端其中之一接收到的共同电压和偏压连接端接收到的一偏压,选择第三连接端和第四连接端的其中之一输出触发信号,以使得与输出触发信号的连接端耦接的第二电流电路将未输出共同电压的输出端的电压拉高至第二电压。采用本发明的转压器和转压系统,通过触发信号限制第二电流电路的导通程度,无需为了增强电流驱动能力而增加布局面积,有效缩减布局面积,减小短路电流。
Description
技术领域
本发明涉及电压转换技术,特别涉及一种转压器和转压系统。
背景技术
转压器可接收信号范围较小的输入信号并将其对应地转换为信号范围较大的输出信号,是接口电路中的重要元件。譬如说,在驱动显示面板中的源极驱动器(source driver)芯片中,芯片内原始控制信号的信号范围为0到2伏特,但要输出至驱动显示面板的源极时,所需的信号范围可能就要扩大为0到5伏特。为了顺利地于两种信号范围间进行转换,就需要用到转压器,用以将0到2伏特的输入信号转换为0到5伏特的输出信号。
图1为现有的转压器的结构示意图。请参考图1,其所示意的是一现有转压器10。现有转压器10包含一对晶体管TP1、TP2和另一对晶体管TN1、TN2,晶体管TP1和TP2为p沟道金属氧化物半导体晶体管,晶体管TN1和TN2为n沟道金属氧化物半导体晶体管。输入信号IN经过反相器INV反相为另一输入信号INB,其中,输入信号IN与INB位于电压VPP与VSS之间。转压器10的输出信号则位于电压VGH与VSS之间,用以根据输入信号IN/INB而在节点n2与n1分别提供对应的输出信号OUT/OUTB,并使输出信号位于电压VGH与VSS之间,也就是将输出信号OUT/OUTB的信号范围扩大到电压VGH至VSS之间。其中,晶体管TN1与TN2的栅极分别接收输入信号IN与INB,源极分别耦接电压VSS,漏极分别耦接节点n1与n2;晶体管TP1与TP2的栅极则分别耦接节点n2与n1,源极分别耦接电压VGH,漏极分别耦接节点n1与n2。
现有转压器10的工作可简介如下,具体为:当输入信号IN为电压VPP时,输入信号INB为电压VSS,因此,晶体管TN1导通而将节点n1的输出信号OUTB维持为电压VSS,晶体管TP2也导通而将节点n2的输出信号OUT维持为电压VGH。相对地,晶体管TN2与TP1则不导通。
当输入信号IN由电压VPP转态为电压VSS而输入信号INB由电压VSS转态为电压VPP时,晶体管TN2开始导通一电流In以对节点n2放电,使节点n2的输出信号OUT能由原先的电压VGH被拉低至电压VSS。不过,当晶体管TN2开始导通时,晶体管TP2还会维持原先的导通状态而导通电流Ip,因此,晶体管TN2导通的电流In要与晶体管TP2导通的电流Ip竞争,才能顺利地将输出信号OUT拉低至电压VSS。由于晶体管TP2的源极-栅极跨压相当于电压VGH至VSS的电压差,而晶体管TN2的栅极-源极跨压只相当于电压VPP至VSS的电压差,根据图1所示电压VSS、VPP和VGH之间的大小关系,晶体管TP2导通的电流Ip相当大。为使晶体管TN2能在较低的栅极-源极跨压下导通更大的电流In以克服电流Ip,现有转压器10必须加大n沟道金属氧化物半导体晶体管TN2以及TN1的尺寸与布局面积,使其具有更大的沟道宽长比(W/L),以增强其电流驱动能力。为了满足足够大的沟道宽长比,现有转压器10的布局面积无法有效缩减。
此外,输入信号在进行前述转态时,晶体管TP1导通的大电流也会在竞争期间造成电流较大、延续时间较久的短路电流,影响现有转压器10的特性,如暂态功率消耗。
发明内容
有鉴于此,本发明的目的在于提供了一种转压器,该转压器能够有效缩减布局面积,减小短路电流。
本发明的目的在于提供了一种转压系统,该系统能够有效缩减布局面积,减小短路电流。
一种转压器,该转压器包含:
一第一电流电路,具有一第一输出端与一第二输出端;所述第一电流电路接收一共同电压,依据第一输入信号、第二输入信号及所述共同电压而选择于所述第一输出端或所述第二输出端输出所述共同电压;所述第一输入信号与所述第二输入信号位于一第一电压与所述共同电压之间,第一输出信号与第二输出信号位于一第二电压与所述共同电压之间,所述第一电压介于所述第二电压与所述共同电压之间;
一第二电流电路,具有一第三输出端、一第四输出端、一第三输入端和一第四输入端,所述第三输出端耦接所述第一电流电路的第一输出端,所述第四输出端耦接所述第一电流电路的第二输出端;所述第二电流电路接收所述第二电压,依据所述第三输入端接收到的一触发信号将所述第三输出端导通至所述第二电压,依据所述第四输入端接收到的第二电压将所述第四输出端不导通至所述第二电压,或者依据所述第四输入端接收到的一触发信号将所述第四输出端导通至所述第二电压,依据所述第三输入端接收到的第二电压将所述第三输出端不导通至所述第二电压;
一开关电路,具有一偏压连接端、一第一连接端、一第二连接端、一第三连接端及一第四连接端,所述第一连接端耦接所述第一输出端,所述第二连接端耦接所述第二输出端,所述第三连接端耦接所述第三输入端,所述第四连接端耦接所述第四输入端;所述偏压连接端接收一偏压,依据所述第一连接端接收到的共同电压和所述偏压,从所述第四连接端输出一触发信号,依据所述第二连接端接收到的第二电压,从所述第三连接端输出第二电压,或者依据所述第二连接端接收到的共同电压和所述偏压,从所述第三连接端输出一触发信号,依据所述第一连接端接收到的第二电压,从所述第四连接端输出第二电压。
较佳地,所述转压器还包含:
一偏压电路,耦接于所述开关电路的偏压连接端,用于根据接收的共同电压和第二电压产生所述偏压,输出所述偏压至所述开关电路的偏压连接端。
上述转压器中,所述偏压电路包含一第七晶体管和一电流源;
所述第七晶体管具有一第七漏极、一第七源极与一第七栅极,所述第七源极耦接所述第二电压,所述第七漏极耦接所述电流源和所述第七栅极,所述第七栅极输出偏压至所述开关电路的偏压连接端;
所述电流源另一端耦接所述共同电压。
上述转压器中,所述第一电流电路包含:
一第五晶体管,具有一第五漏极、一第五源极与一第五栅极,所述第五漏极耦接所述第一输出端,所述第五源极耦接所述共同电压,所述第五栅极耦接所述第一输入信号;
一第六晶体管,具有一第六漏极、一第六源极与一第六栅极,所述第六漏极耦接所述第二输出端,所述第六源极耦接所述共同电压,所述第六栅极耦接所述第二输入信号;
所述第五晶体管与所述第六晶体管相同。
上述转压器中,所述第二电流电路包含:
一第一晶体管,具有一第一漏极、一第一源极与一第一栅极,所述第一源极耦接所述第二电压,所述第一栅极为所述第三输入端,所述第一漏极为所述第三输出端;
一第二晶体管,具有一第二漏极、一第二源极与一第二栅极,所述第二源极耦接所述第二电压,所述第二栅极为所述第四输入端,所述第二漏极为所述第四输出端;
所述第一晶体管与所述第二晶体管相同。
上述转压器中,所述开关电路包含:
一第三晶体管,具有一第三漏极、一第三源极与一第三栅极,所述第三源极为所述第三连接端,所述第三漏极为所述第二连接端,所述第三栅极耦接所述偏压连接端;
一第四晶体管,具有一第四漏极、一第四源极与一第四栅极,所述第四源极为所述第四连接端,所述第四漏极为所述第一连接端,所述第四栅极耦接所述偏压连接端;
所述第三晶体管与所述第四晶体管相同。
较佳地,所述第一电流电路还包含:
一反相器,输入端接收所述输入信号,输出端耦接所述第六晶体管的第六栅极,依据所述第一输入信号输出所述第二输入信号至所述第六栅极,或者依据所述第二输入信号输出所述第一输入信号至所述第六栅极。
上述转压器中,所述第五晶体管和所述第六晶体管为n沟道金属氧化物半导体晶体管;
所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为p沟道金属氧化物半导体晶体管;
所述偏压大于共同电压和第二阈值电压的差值,且小于所述第二电压减去第一阈值电压与第二阈值电压之和获得的差值;
所述第一阈值电压为第一晶体管或第二晶体管导通时的阈值电压,所述第二阈值电压为第三晶体管或第四晶体管导通时的阈值电压。
上述转压器中,所述第五晶体管和所述第六晶体管为p沟道金属氧化物半导体晶体管;
所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为n沟道金属氧化物半导体晶体管;
所述偏压大于所述第二电压、第一阈值电压与第二阈值电压的和,且小于所述共同电压与所述第二阈值电压之和;
所述第一阈值电压为第一晶体管或第二晶体管导通时的阈值电压,所述第二阈值电压为第三晶体管或第四晶体管导通时的阈值电压。
上述转压器中,所述偏压等于所述第一电压,或等于所述共同电压。
一种转压系统,该系统包含:至少一个转压器和与所述至少一个转压器连接的一偏压电路;所述至少一个转压器中的每一转压器包含一第一电流电路、一第二电流电路和一开关电路;
所述第一电流电路具有一第一输出端与一第二输出端;所述第一电流电路接收一共同电压,依据第一输入信号、第二输入信号及所述共同电压而选择于所述第一输出端或所述第二输出端输出所述共同电压;所述第一输入信号与所述第二输入信号位于一第一电压与所述共同电压之间,第一输出信号与第二输出信号位于一第二电压与所述共同电压之间,所述第一电压介于所述第二电压与所述共同电压之间;
所述第二电流电路具有一第三输出端、一第四输出端、一第三输入端和一第四输入端,所述第三输出端耦接所述第一电流电路的第一输出端,所述第四输出端耦接所述第一电流电路的第二输出端;所述第二电流电路接收所述第二电压,依据所述第三输入端接收到的一触发信号将所述第三输出端导通至所述第二电压,依据所述第四输入端接收到的第二电压将所述第四输出端不导通至所述第二电压,或者依据所述第四输入端接收到的一触发信号将所述第四输出端导通至所述第二电压,依据所述第三输入端接收到的第二电压将所述第三输出端不导通至所述第二电压;
所述开关电路具有一偏压连接端、一第一连接端、一第二连接端、一第三连接端及一第四连接端,所述第一连接端耦接所述第一输出端,所述第二连接端耦接所述第二输出端,所述第三连接端耦接所述第三输入端,所述第四连接端耦接所述第四输入端;所述偏压连接端接收一偏压,依据所述第一连接端接收到的共同电压和所述偏压,从所述第四连接端输出一触发信号,依据所述第二连接端接收到的第二电压,从所述第三连接端输出第二电压,或者依据所述第二连接端接收到的共同电压和所述偏压,从所述第三连接端输出一触发信号,依据所述第一连接端接收到的第二电压,从所述第四连接端输出第二电压;
所述偏压电路耦接于所述每一转压器包含的开关电路的偏压连接端,用于根据接收的一共同电压和一第二电压产生一偏压,输出所述偏压至所述每一转压器包含的开关电路的偏压连接端。
上述系统中,所述偏压电路包含一第七晶体管和一电流源;
所述第七晶体管具有一第七漏极、一第七源极与一第七栅极,所述第七源极耦接所述第二电压,所述第七漏极耦接所述电流源和所述第七栅极,所述第七栅极输出偏压至所述开关电路的偏压连接端;
所述电流源另一端耦接所述共同电压。
由上述的技术方案可见,本发明提供了一种转压器和转压系统,每一转压器的第一电路依据一输入信号及接收的所述共同电压而选择于所述第一输出端与所述第二输出端的其中之一输出所述共同电压,第二电流电路依据接收到的一触发信号将第三输出端和第四输出端中未接收共同电压的一端导通至第二电压,开关电路根据第一连接端和第二连接端其中之一接收到的共同电压和偏压连接端接收到的一偏压,选择第三连接端和第四连接端的其中之一输出一触发信号,以使得与输出触发信号的连接端耦接的第二电流电路将未输出共同电压的输出端的电压拉高至第二电压。采用本发明转压系统中的转压器,通过触发信号能够限制第二电流电路的导通程度,无需在进行转态时为了增强电流驱动能力而增加布局面积,有效地缩减了布局面积,且避免了竞争期间产生数值较大且延续时间较久的短路电流。
附图说明
图1为现有的转压器的结构示意图。
图2为本发明转压器的第一实施例的结构示意图。
图3为本发明转压器的第二实施例的结构示意图。
图4为本发明转压器的第三实施例的结构示意图。
图5为本发明转压器的第四实施例的结构示意图。
图6为本发明转压器的第五实施例的结构示意图。
图7为本发明转压器的第六实施例的结构示意图。
【主要元件符号说明】
10、20、20a-20c、30、40 转压器
22 电流源
24 偏压电路
100 转压系统
TP1-TP2、TN1-TN2、MN1-MN4、MP1-MP4、MPx 晶体管
n1-n2、NR、NL、Nc、Nd、N1-N2 节点
VPP、VGH、VSS、VGL、V1-V2 电压
Vx、VxR-VxL 偏压
INV 反相器
IN-INB 输入信号
OUT-OUTB 输出信号
Ip、In 电流
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明提供了一种转压器和转压系统,该转压器中的开关电路根据第一连接端和第二连接端其中之一接收到的共同电压和偏压连接端接收到的一偏压,选择第三连接端和第四连接端的其中之一输出一触发信号,以使得与输出触发信号的连接端耦接的第二电流电路将未输出共同电压的输出端的电压拉高至第二电压;通过触发信号就能够限制第二电流电路的导通程度,无需在进行转态时为了增强电流驱动能力而增加布局面积,有效地缩减了布局面积。
为了表述清楚,现对本发明的转压器及本发明转压系统包含的各转压器的端口进行定义,具体如下:
每一转压器包含一第一电流电路、一开关电路和一第二电流电路;第一电流电路接收输入信号IN和共同电压,其包含的第一输出端为由节点NL引出的输出OUTB,第二输出端为由节点NR引出的输出OUT;第二电流电路接收第二电压和开关电路输出的触发信号,其包含的第三输入端耦接节点N1,第四输入端耦接节点N2,第三输出端耦接节点NL,第四输出端耦接节点NR;开关电路接收一偏压、第一输出端和第二输出端输出的信号,其包含的第一连接端耦接节点NL,第二连接端耦接节点NR,第三连接端耦接节点N1,第四连接端耦接节点N2,偏压连接端耦接节点Nc。
所述第一输入信号与所述第二输入信号位于一第一电压与一共同电压之间,所述第一输出信号与所述第二输出信号位于一第二电压与所述共同电压之间,所述第一电压介于所述第二电压与所述共同电压之间。
第一电流电路包含一第五晶体管和一第六晶体管,第五晶体管和第六晶体管相同;第二电流电路包含一第一晶体管和一第二晶体管,第一晶体管和第二晶体管相同;开关电路包含一第三晶体管和一第四晶体管,第三晶体管和第四晶体管相同。
图2为本发明转压器的第一实施例的结构示意图。在本实施例中,第五晶体管为晶体管MN1,第六晶体管为晶体管MN2,第一晶体管为晶体管MP1,第二晶体管为晶体管MP2,第三晶体管为晶体管MP3,第四晶体管为晶体管MP4;共同电压为电压VSS,第一电压为电压VPP,第二电压为电压VGH。
转压器20中设有一对相互匹配的晶体管MP1与MP2、一对相互匹配的晶体管MP3与MP4与另一对相互匹配的晶体管MN1与MN2。反相器INV将一输入信号IN反相为另一差动的输入信号INB;转压器20的两个节点NL与NR则可视为两输出端,转压器20即是根据输入信号IN与INB进行转压,以由节点NL与NR分别输出两对应差动输出信号OUTB与OUT。其中,输入信号IN与INB操作于电压VPP与VSS之间,输出信号OUT与OUTB则操作于电压VGH与VSS之间,而电压VPP大于电压VSS且小于电压VGH。本发明所述两个晶体管匹配指代两个晶体管相同,或两个晶体管的阻抗匹配。
在转压器20中,晶体管MP1与MP2为p沟道金属氧化物半导体晶体管,两者的漏极分别耦接节点NL与NR,源极共同耦接电压VGH。晶体管MP3与MP4亦为p沟道金属氧化物半导体晶体管,两者的源极于节点N1与N2分别耦接晶体管MP1与MP2的栅极,两者的漏极分别耦接节点NR与NL,栅极则共同于节点Nc耦接一偏压Vx。晶体管MN1与MN2则为n沟道金属氧化物半导体晶体管,两者的栅极分别耦接输入信号IN与INB,两者的漏极分别耦接于节点NL与NR,源极则共同耦接电压VSS。
在本发明转压器20的较佳实施例中,偏压Vx的设计符合下列偏压设定原则,亦即(VGH-|VTHPa|-|VTHPb|)>Vx,且较佳地,Vx>(VSS-|VTHPb|),其中,|VTHPa|代表晶体管MP1或晶体管MP2的阈值电压绝对值,|VTHPb|代表晶体管MP3或晶体管MP4的阈值电压绝对值。也就是说,在图2所示的实施例中,偏压Vx之值可以设定为电压VSS或更高的电压值,但有一上限,使电压VGH大于偏压Vx与两阈值电压绝对值|VTHPa|与|VTHPb|的和。
本发明转压器20的工作原理可描述如下,当输入信号IN为电压VPP时,输入信号INB为电压VSS。因此,晶体管MN1导通,节点NL的输出信号OUTB为电压VSS,以及晶体管MN2则不导通,节点NR的输出信号OUT将由晶体管MP2控制。由于晶体管MP4的栅极偏压Vx符合前述偏压设定原则,晶体管MP4导通,使节点N2的电压V2等于(Vx+VSG4),其可近似为(Vx+|VTHPb|);其中,电压VSG4为晶体管MP4的源极-栅极跨压。在前述偏压Vx设定原则下,电压VGH与V2间的电压差仍会大于晶体管MP2的阈值电压绝对值|VTHPa|,故晶体管MP2也导通,并将节点NR的输出信号OUT维持于电压VGH。另一方面,晶体管MP3也导通,直接将节点NR的电压导通至节点N1,使节点N1的电压V1等于电压VGH,让晶体管MP1关闭不导通。
如本发明偏压Vx设定原则所述,在本发明的较佳实施例中,偏压Vx可以大于电压(VSS-|VTHPb|),使晶体管MP4在节点N2提供的电压V2会大于电压VSS,亦即电压V2可近似为电压(Vx+|VTHPb|),以减少晶体管MP2的源极-栅极跨压,限制晶体管MP2的导通程度,限制晶体管MP2的漏极输出的电流Ip的大小。
当输入信号IN由电压VPP转态为电压VSS,以及输入信号INB由电压VSS转态为电压VPP时,晶体管MN1停止导通,而晶体管MN2则开始导通电流In,用以将节点NR的输出信号OUT由原先的电压VGH拉低至电压VSS。当晶体管MN2开始导通时,虽然此时晶体管MP2还是导通的,但在晶体管MP4的工作下,晶体管MP2的导通程度已经被降低,减少了晶体管MP2导通的电流Ip。如此一来,晶体管MN2的电流In不必太大就足以克服电流Ip以使输出信号OUT由原先的电压VGH拉低至电压VSS,晶体管MN2的布局面积被有效缩减;晶体管MN1的布局面积可被有效缩减的原理与晶体管MN2的相同,在此不再赘述。随着晶体管MN2顺利地将信号OUT拉低至电压VSS,导通的晶体管MP3使电压V1近于电压(Vx+|VTHPb|),让晶体管MP1得以导通而将输出信号OUTB转态为电压VGH,其中,节点NL的电压VGH会被晶体管MP4直接导通至节点N2,使电压V2为电压VGH而确保晶体管MP2关闭。
由上述描述可知,本发明设置的晶体管MP3与MP4为利用p沟道金属氧化物半导体晶体管在其漏极与源极间传输电压的特性以控制晶体管MP1与MP2的栅极电压V1与V2。以晶体管MP4为例,当其漏极在节点NL耦接到电压VGH时,晶体管MP4会直接将电压VGH导通至源极的节点N2,使电压V2也等于电压VGH。相对地,当节点NL为较低的电压VSS时,晶体管MP4就会依据偏压Vx控制电压V2,使电压V2相当于电压(Vx+|VTHPb|)。因此,晶体管MP4既能用电压VGH完全关闭晶体管MP2,也能用偏压Vx限制晶体管MP2的导通程度,也就是利用源极电压(Vx+|VTHPb|)限制晶体管MP2的导通程度,进而有效缩减本发明转压器的布局面积。由于晶体管MP3与MP4是为晶体管MP1与MP2的栅极提供电压,故晶体管MP3与MP4不需要具备高电流驱动力,也就不需要用大尺寸、大面积的晶体管作为晶体管MP3与MP4。在本发明的实施例中,晶体管MP3与MP4可以用制程设计规则(design rule)容许的最小尺寸来制作,优化其布局面积。
本发明图2所示的转压器20的第一实施例可进一步衍生出三种结构的转压器,所述三种结构的转压器分别为转压器20a、转压器20b与转压器20c,分别示于图3的第二实施例、图4的第三实施例与图5的第四实施例。
图3所示的本发明转压器的第二实施例中,第五晶体管为晶体管MN1,第六晶体管为晶体管MN2,第一晶体管为晶体管MP1,第二晶体管为晶体管MP2,第三晶体管为晶体管MP3,第四晶体管为晶体管MP4;共同电压为电压VSS,第一电压为电压VPP,第二电压为电压VGH。本实施例中转压器20a的结构与图2的第一实施例中的转压器20的结构相同,仅是转压器20a的节点Nc耦接电压VPP,也就是以电压VPP作为晶体管MP3与MP4的栅极偏压Vx;在某些应用中,电压VGH与电压VPP间的差值大于电压(|VTHPb|+|VTHPa|),利用电压VGH与电压VPP间的差值仍能仍能有效限制晶体管MP1与MP2的导通程度,进而限制晶体管MP1与晶体管MP2导通的电流Ip的大小,因此,能直接以电压VPP来作为偏压Vx,减少晶体管MP1与晶体管MP2间的源极-栅极跨压,以限制晶体管MP1与晶体管MP2导通的电流Ip的大小,缩减晶体管MP1与晶体管MP2的布局面积。
图4所示的本发明转压器的第三实施例中,第五晶体管为晶体管MN1,第六晶体管为晶体管MN2,第一晶体管为晶体管MP1,第二晶体管为晶体管MP2,第三晶体管为晶体管MP3,第四晶体管为晶体管MP4;共同电压为电压VSS,第一电压为电压VPP,第二电压为电压VGH。本实施例中的转压器20b的结构与图2的第一实施例中的转压器20的结构相同,仅是转压器20b的节点Nc耦接电压VSS,使偏压Vx等于电压VSS,在此情形下,电压V1与V2的下限为电压(Vss+|VTHPb|),根据图2的第一实施例中偏压Vx的设定原则,减少了晶体管MP1与晶体管MP2间的源极-栅极跨压,仍能有效限制晶体管MP1与MP2的导通程度,进而限制晶体管MP1与晶体管MP2导通的电流Ip的大小,缩减晶体管MP1与晶体管MP2的布局面积。
图5所示的为转压器的第四实施例的结构示意图。在本实施例中,第五晶体管为晶体管MN1,第六晶体管为晶体管MN2,第一晶体管为晶体管MP1,第二晶体管为晶体管MP2,第三晶体管为晶体管MP3,第四晶体管为晶体管MP4,第七晶体管为晶体管MPx;共同电压为电压VSS,第一电压为电压VPP,第二电压为电压VGH。本发明中的转压器20c为一转压系统100的一部分,转压器20c与一偏压电路24连接。本实施例中转压器20c的结构与图2的第一实施例中的转压器20的结构相同,仅是转压器20c的节点Nc耦接偏压电路24的节点Nd,由偏压电路24的节点Nd提供偏压Vx。在此实施例中,偏压电路24设有一晶体管MPx,晶体管MPx可为p沟道金属氧化物半导体晶体管,其源极耦接电压VGH,漏极耦接一电流源22,栅极则与漏极共同耦接于节点Nd;电流源22可为一固定电流源或一可变电流源。在偏压电路24中只要控制电流源22的电流大小就能调整偏压Vx的大小,譬如说,电流源22可用较大的电流建立一个较低的偏压Vx,转压系统100中可以有多个转压器20c一起共用一偏压电路24所提供的偏压Vx。
图6为本发明转压器的第五实施例的结构示意图。图6所示意的是由转压器20衍生的另一转压器30的结构示意图,在本实施例中,第五晶体管为晶体管MN1,第六晶体管为晶体管MN2,第一晶体管为晶体管MP1,第二晶体管为晶体管MP2,第三晶体管为晶体管MP3,第四晶体管为晶体管MP4;共同电压为电压VSS,第一电压为电压VPP,第二电压为电压VGH。在本实施例中,除转压器30中晶体管MP3和晶体管MP4的栅极的连接与图2所示第一实施例中的不同之外,其它结构与图2所示第一实施例的结构相同,在此不再赘述。在转压器30中,晶体管MP3的栅极耦接的偏压VxL相当于输入信号INB,晶体管MP4的栅极耦接的偏压VxR则由输入信号IN控制。以晶体管MP4为例来说明转压器30的工作。当输入信号IN为电压VPP而输入信号INB为电压VSS时,晶体管MN1导通,将节点NL维持在电压VSS,故晶体管MP4依据偏压VxR控制电压V2的大小。由于偏压VxR为输入信号IN的电压VPP,只要电压VGH与电压VPP间的差值大于电压(|VTHPb|+|VTHPa|),也就是电压VGH与电压VPP间的差值大于晶体管MP4和晶体管MP2导通所需的阈值电压之和,晶体管MP2就会导通,将节点NR的信号OUT维持为VGH。相对地,当输入信号IN为电压VSS而输入信号INB为电压VPP时,晶体管MP1经由晶体管MP3的控制而导通,使节点NL为电压VGH,而晶体管MP4就会使电压V2相当于电压VGH,将晶体管MP2关闭,由导通的晶体管MN2将节点NR维持于电压VSS。由于晶体管MP2导通时,晶体管MP2的源极电压VGH和偏压VxR的差值减少了晶体管MP2的源极-栅极跨压,限制了晶体管MP2的导通程度,这样在转态时,为了将输出信号OUT由电压VGH拉低至VSS,就无需为了克服较大的晶体管MP2导通电流Ip而增大晶体管MP2的布局面积。
图7为本发明转压器的第六实施例的结构示意图。图7所示意的是本发明转压器40的又一实施例的结构;在本实施例中,第五晶体管为晶体管MP1,第六晶体管为晶体管MP2,第一晶体管为晶体管MN1,第二晶体管为晶体管MN2,第三晶体管为晶体管MN3,第四晶体管为晶体管MN4;共同电压为电压VPP,第一电压为电压VSS,第二电压为电压VGL。
本实施例中的转压器40中设有一对晶体管MN1与MN2、一对晶体管MN3与MN4与另一对晶体管MP1与MP2。反相器INV将一输入信号IN反相为另一差动的输入信号INB;转压器40的两个节点NL与NR则可视为两输出端,转压器40即是根据输入信号IN与INB进行转压,以由节点NL与NR分别输出两对应差动输出信号OUTB与OUT。其中,输入信号IN与INB位于电压VPP与VSS之间,输出信号OUT与OUTB则位于电压VPP与VGL之间,而电压VSS小于电压VPP且介于电压VPP与VGL之间。在此类型的转压器中,晶体管MN1与MN2的导通程度过高会带来种种负面的影响,譬如说晶体管MP1与MP2的布局面积必须加大以增强其电流驱动力。因此,本发明转压器40将限制晶体管MN1与MN2的导通程度,以有效缩减此类转压器的布局面积。
在转压器40中,晶体管MN1与MN2为相互匹配的n沟道金属氧化物半导体晶体管,两者的漏极分别耦接节点NL与NR,源极共同耦接电压VGL。晶体管MN3与MN4为相互匹配的n沟道金属氧化物半导体晶体管,两者的源极于节点N1与N2分别耦接晶体管MN1与MN2的栅极,两者的漏极分别耦接节点NR与NL,栅极则共同于节点Nc耦接一偏压Vx。晶体管MP1与MP2则为相互匹配的p沟道金属氧化物半导体晶体管,两者的栅极分别耦接输入信号IN与INB,两者的漏极分别耦接于节点NL与NR,源极则共同耦接电压VPP。
在本发明转压器40的较佳实施例中,偏压Vx的设计符合下列偏压设定原则,亦即Vx>(VGL+|VTHNa|+|VTHNb|),且较佳地,Vx<(VPP+|VTHNb|),其中,|VTHNa|代表晶体管MN1或晶体管MN2的阈值电压绝对值,|VTHNb|代表晶体管MN3或晶体管MN4的阈值电压绝对值。也就是说,在图7所示的第六实施例中,偏压Vx之值可以设定为电压VPP或更低的电压值,但有一下限,以使偏压Vx大于电压VGL与两阈值电压绝对值|VTHNa|与|VTHNb|的和。
本发明转压器40的工作原理可描述如下,当输入信号IN为电压VPP时,输入信号INB为电压VSS,因此,晶体管MP2导通,节点NR的输出信号OUT为电压VPP,晶体管MP1则不导通,节点NL的输出信号OUTB将由晶体管MN1控制。由于晶体管MN3的栅极偏压Vx符合前述偏压设定原则,晶体管MN3导通,使节点N1的电压V1等于电压(Vx-VGS3),其可近似为电压(Vx-|VTHNb|),其中,电压VGS3为晶体管MN3的栅极-源极跨压。在本实施例的前述偏压设定原则下,电压V1与VGL间的电压差仍会大于晶体管MN1的阈值电压绝对值|VTHNa|,故晶体管MN1也导通,并将节点NL的输出信号OUT维持于电压VGL。另一方面,晶体管MN4也导通,直接将节点NL的电压导通至节点N2,使节点N2的电压V2等于电压VGL,让晶体管MN2关闭不导通。
如本发明的第六实施例偏压设定原则所述,在本发明的较佳实施例中,偏压Vx可以小于电压(VPP+|VTHNb|),使晶体管MN3在节点N1提供的电压V1会小于电压VPP,而电压V1可近似为电压(Vx-|VTHNb|),晶体管MN1的栅极-源极跨压大于阈值电压绝对值|VTHNa|,减少了晶体管MN1的栅极-源极跨压,限制晶体管MN1的导通程度。
当输入信号IN由电压VPP转态为电压VSS而输入信号INB由电压VSS转态为电压VPP时,晶体管MP2停止导通,而晶体管MP1则开始导通电流Ip,以将节点NL的输出信号OUTB由原先的电压VGL提升至电压VPP。当晶体管MP1开始导通时,此时虽然晶体管MN1还是导通的,但在晶体管MN3的工作下,晶体管MN1的导通程度已经被减少,使晶体管MN1驱动的电流In降低。如此一来,晶体管MP1的电流Ip不必太大就能克服电流In,而晶体管MP1的布局面积就可以被有效缩减;晶体管MP2的布局面积被有效缩减的原理与晶体管MP1的相同,在此不再赘述。随着晶体管MP1顺利地将信号OUTB提升至电压VPP,导通的晶体管MN4使电压V2接近电压(Vx-|VTHPb|),该电压V2使得晶体管MN2的栅极-源极跨压大于阈值电压绝对值|VTHNa|,让晶体管MN2得以导通而将输出信号OUT转态为电压VGL。节点NR的电压VGL会被晶体管MN3直接导通至节点N1,使电压V1相等于电压VGL而确保晶体管MN1被关闭。
本发明图2所示转压器20可衍生出转压器20a、转压器20b、转压器20c与转压器30等实施例,图7所示转压器40可采用与图2相同的原理衍生出多个实施例,于此不再赘述。
本发明的转压系统包括至少一个转压器和一偏压电路,至少一个转压器可采用图2至图7所示七个实施例中任一转压器的结构及根据图7衍生出的多个实施例的结构,即可采用转压器20、转压器20a、转压器20b、转压器20c、转压器30和转压器40任一所述结构及根据转压器40衍生获得的多个转压器的结构,偏压电路可采用图5所示偏压电路24的结构;在此不再对转压系统包含的至少一个转压器和偏压电路的结构进行赘述。
总结来说,相较于现有技术,本发明可在转压器转压过程中适度地限制晶体管的导通程度,限制晶体管导通的电流的大小,无需为了满足较大的驱动电流能力而增大转压器中晶体管的面积,可以有效缩减转压器的布局面积,也避免导通程度过大所导致的过大暂态电流的产生。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (12)
1.一种转压器,其特征在于,该转压器包含:
一第一电流电路,具有一第一输出端与一第二输出端;所述第一电流电路接收一共同电压,依据第一输入信号、第二输入信号及所述共同电压而选择于所述第一输出端或所述第二输出端输出所述共同电压;所述第一输入信号与所述第二输入信号位于一第一电压与所述共同电压之间,第一输出信号与第二输出信号位于一第二电压与所述共同电压之间,所述第一电压介于所述第二电压与所述共同电压之间;
一第二电流电路,具有一第三输出端、一第四输出端、一第三输入端和一第四输入端,所述第三输出端耦接所述第一电流电路的第一输出端,所述第四输出端耦接所述第一电流电路的第二输出端;所述第二电流电路接收所述第二电压,依据所述第三输入端接收到的一触发信号将所述第三输出端导通至所述第二电压,依据所述第四输入端接收到的第二电压将所述第四输出端不导通至所述第二电压,或者依据所述第四输入端接收到的一触发信号将所述第四输出端导通至所述第二电压,依据所述第三输入端接收到的第二电压将所述第三输出端不导通至所述第二电压;
一开关电路,具有一偏压连接端、一第一连接端、一第二连接端、一第三连接端及一第四连接端,所述第一连接端耦接所述第一输出端,所述第二连接端耦接所述第二输出端,所述第三连接端耦接所述第三输入端,所述第四连接端耦接所述第四输入端;所述偏压连接端接收一偏压,依据所述第一连接端接收到的共同电压和所述偏压,从所述第四连接端输出一触发信号,依据所述第二连接端接收到的第二电压,从所述第三连接端输出第二电压,或者依据所述第二连接端接收到的共同电压和所述偏压,从所述第三连接端输出一触发信号,依据所述第一连接端接收到的第二电压,从所述第四连接端输出第二电压。
2.根据权利要求1所述的转压器,其特征在于,所述转压器还包含:
一偏压电路,耦接于所述开关电路的偏压连接端,用于根据接收的共同电压和第二电压产生所述偏压,输出所述偏压至所述开关电路的偏压连接端。
3.根据权利要求2所述的转压器,其特征在于,所述偏压电路包含一第七晶体管和一电流源;
所述第七晶体管具有一第七漏极、一第七源极与一第七栅极,所述第七源极耦接所述第二电压,所述第七漏极耦接所述电流源和所述第七栅极,所述第七栅极输出偏压至所述开关电路的偏压连接端;
所述电流源另一端耦接所述共同电压。
4.根据权利要求1、2或3所述的转压器,其特征在于,所述第一电流电路包含:
一第五晶体管,具有一第五漏极、一第五源极与一第五栅极,所述第五漏极耦接所述第一输出端,所述第五源极耦接所述共同电压,所述第五栅极耦接所述第一输入信号;
一第六晶体管,具有一第六漏极、一第六源极与一第六栅极,所述第六漏极耦接所述第二输出端,所述第六源极耦接所述共同电压,所述第六栅极耦接所述第二输入信号;
所述第五晶体管与所述第六晶体管相同。
5.根据权利要求4所述的转压器,其特征在于,所述第二电流电路包含:
一第一晶体管,具有一第一漏极、一第一源极与一第一栅极,所述第一源极耦接所述第二电压,所述第一栅极为所述第三输入端,所述第一漏极为所述第三输出端;
一第二晶体管,具有一第二漏极、一第二源极与一第二栅极,所述第二源极耦接所述第二电压,所述第二栅极为所述第四输入端,所述第二漏极为所述第四输出端;
所述第一晶体管与所述第二晶体管相同。
6.根据权利要求5所述的转压器,其特征在于,所述开关电路包含:
一第三晶体管,具有一第三漏极、一第三源极与一第三栅极,所述第三源极为所述第三连接端,所述第三漏极为所述第二连接端,所述第三栅极耦接所述偏压连接端;
一第四晶体管,具有一第四漏极、一第四源极与一第四栅极,所述第四源极为所述第四连接端,所述第四漏极为所述第一连接端,所述第四栅极耦接所述偏压连接端;
所述第三晶体管与所述第四晶体管相同。
7.根据权利要求4所述的转压器,其特征在于,所述第一电流电路还包含:
一反相器,输入端接收所述输入信号,输出端耦接所述第六晶体管的第六栅极,依据所述第一输入信号输出所述第二输入信号至所述第六栅极,或者依据所述第二输入信号输出所述第一输入信号至所述第六栅极。
8.根据权利要求6所述的转压器,其特征在于,
所述第五晶体管和所述第六晶体管为n沟道金属氧化物半导体晶体管;
所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为p沟道金属氧化物半导体晶体管;
所述偏压大于共同电压和第二阈值电压的差值,且小于所述第二电压减去第一阈值电压与第二阈值电压之和获得的差值;
所述第一阈值电压为第一晶体管或第二晶体管导通时的阈值电压,所述第二阈值电压为第三晶体管或第四晶体管导通时的阈值电压。
9.根据权利要求6所述的转压器,其特征在于,
所述第五晶体管和所述第六晶体管为p沟道金属氧化物半导体晶体管;
所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为n沟道金属氧化物半导体晶体管;
所述偏压大于所述第二电压、第一阈值电压与第二阈值电压的和,且小于所述共同电压与所述第二阈值电压之和;
所述第一阈值电压为第一晶体管或第二晶体管导通时的阈值电压,所述第二阈值电压为第三晶体管或第四晶体管导通时的阈值电压。
10.根据权利要求1或2所述的转压器,其特征在于,所述偏压等于所述第一电压,或等于所述共同电压。
11.一种转压系统,其特征在于,该系统包含:至少一个转压器和与所述至少一个转压器连接的一偏压电路;所述至少一个转压器中的每一转压器包含一第一电流电路、一第二电流电路和一开关电路;
所述第一电流电路具有一第一输出端与一第二输出端;所述第一电流电路接收一共同电压,依据第一输入信号、第二输入信号及所述共同电压而选择于所述第一输出端或所述第二输出端输出所述共同电压;所述第一输入信号与所述第二输入信号位于一第一电压与所述共同电压之间,第一输出信号与第二输出信号位于一第二电压与所述共同电压之间,所述第一电压介于所述第二电压与所述共同电压之间;
所述第二电流电路具有一第三输出端、一第四输出端、一第三输入端和一第四输入端,所述第三输出端耦接所述第一电流电路的第一输出端,所述第四输出端耦接所述第一电流电路的第二输出端;所述第二电流电路接收所述第二电压,依据所述第三输入端接收到的一触发信号将所述第三输出端导通至所述第二电压,依据所述第四输入端接收到的第二电压将所述第四输出端不导通至所述第二电压,或者依据所述第四输入端接收到的一触发信号将所述第四输出端导通至所述第二电压,依据所述第三输入端接收到的第二电压将所述第三输出端不导通至所述第二电压;
所述开关电路具有一偏压连接端、一第一连接端、一第二连接端、一第三连接端及一第四连接端,所述第一连接端耦接所述第一输出端,所述第二连接端耦接所述第二输出端,所述第三连接端耦接所述第三输入端,所述第四连接端耦接所述第四输入端;所述偏压连接端接收一偏压,依据所述第一连接端接收到的共同电压和所述偏压,从所述第四连接端输出一触发信号,依据所述第二连接端接收到的第二电压,从所述第三连接端输出第二电压,或者依据所述第二连接端接收到的共同电压和所述偏压,从所述第三连接端输出一触发信号,依据所述第一连接端接收到的第二电压,从所述第四连接端输出第二电压;
所述偏压电路耦接于所述每一转压器包含的开关电路的偏压连接端,用于根据接收的一共同电压和一第二电压产生一偏压,输出所述偏压至所述每一转压器包含的开关电路的偏压连接端。
12.根据权利要求11所述的系统,其特征在于,所述偏压电路包含一第七晶体管和一电流源;
所述第七晶体管具有一第七漏极、一第七源极与一第七栅极,所述第七源极耦接所述第二电压,所述第七漏极耦接所述电流源和所述第七栅极,所述第七栅极输出偏压至所述开关电路的偏压连接端;
所述电流源另一端耦接所述共同电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102770154A CN101982849B (zh) | 2010-09-07 | 2010-09-07 | 转压器和转压系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102770154A CN101982849B (zh) | 2010-09-07 | 2010-09-07 | 转压器和转压系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101982849A CN101982849A (zh) | 2011-03-02 |
CN101982849B true CN101982849B (zh) | 2012-07-25 |
Family
ID=43619746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102770154A Active CN101982849B (zh) | 2010-09-07 | 2010-09-07 | 转压器和转压系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101982849B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105099456B (zh) * | 2014-05-08 | 2018-12-25 | 敦泰电子股份有限公司 | 解码转压装置及应用所述解码转压装置的数字模拟转换器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4996443A (en) * | 1988-03-07 | 1991-02-26 | Canon Kabushiki Kaisha | Integrated circuit for level shift |
US6556061B1 (en) * | 2001-02-20 | 2003-04-29 | Taiwan Semiconductor Manufacturing Company | Level shifter with zero threshold device for ultra-deep submicron CMOS designs |
CN1505264A (zh) * | 2002-11-28 | 2004-06-16 | 华邦电子股份有限公司 | 多道电源控制电路 |
CN1564462A (zh) * | 2004-03-30 | 2005-01-12 | 友达光电股份有限公司 | 电压电平转换装置及连续脉冲发生器 |
-
2010
- 2010-09-07 CN CN2010102770154A patent/CN101982849B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4996443A (en) * | 1988-03-07 | 1991-02-26 | Canon Kabushiki Kaisha | Integrated circuit for level shift |
US6556061B1 (en) * | 2001-02-20 | 2003-04-29 | Taiwan Semiconductor Manufacturing Company | Level shifter with zero threshold device for ultra-deep submicron CMOS designs |
CN1505264A (zh) * | 2002-11-28 | 2004-06-16 | 华邦电子股份有限公司 | 多道电源控制电路 |
CN1564462A (zh) * | 2004-03-30 | 2005-01-12 | 友达光电股份有限公司 | 电压电平转换装置及连续脉冲发生器 |
Also Published As
Publication number | Publication date |
---|---|
CN101982849A (zh) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386898B (zh) | 复位电路 | |
CN103297034B (zh) | 电压电平移位器 | |
CN103856205B (zh) | 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法 | |
EP3217552B1 (en) | Input-output receiver | |
CN101556825B (zh) | 一种集成电路 | |
CN101866580B (zh) | 转压器 | |
CN101866635B (zh) | 转压器 | |
CN100536303C (zh) | 升压电路与电压电平移位器 | |
CN103269217B (zh) | 输出缓冲器 | |
CN102480276A (zh) | 折叠式共源共栅运算放大器 | |
CN105577166A (zh) | 电平移位电路和电源装置 | |
CN102591393B (zh) | 一种低压差线性稳压器 | |
CN108282083B (zh) | 一种混合结构电荷泵电路 | |
CN101982849B (zh) | 转压器和转压系统 | |
CN103944554A (zh) | 一种电平转换电路及数模转换器 | |
CN205584006U (zh) | 防浪涌电路、开关电源和显示装置 | |
CN102279608B (zh) | 稳压电路 | |
CN105009453A (zh) | 负载开关 | |
CN103281085A (zh) | 数模转换器 | |
CN102832807B (zh) | 用于电荷泵中的电流控制电路 | |
CN107017874B (zh) | 半导体装置以及选择电路 | |
KR101809352B1 (ko) | 레벨 변환 디바이스 및 방법 | |
CN104299647A (zh) | 负压转换电路 | |
CN111478693A (zh) | 一种近阈值电平转换器 | |
CN109787613B (zh) | 一种输出级的驱动电路和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |