CN108736878B - 电压电平移位器 - Google Patents

电压电平移位器 Download PDF

Info

Publication number
CN108736878B
CN108736878B CN201710238957.3A CN201710238957A CN108736878B CN 108736878 B CN108736878 B CN 108736878B CN 201710238957 A CN201710238957 A CN 201710238957A CN 108736878 B CN108736878 B CN 108736878B
Authority
CN
China
Prior art keywords
terminal
transistor
coupled
voltage
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710238957.3A
Other languages
English (en)
Other versions
CN108736878A (zh
Inventor
陈宗仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710238957.3A priority Critical patent/CN108736878B/zh
Priority to US15/650,983 priority patent/US10305482B2/en
Publication of CN108736878A publication Critical patent/CN108736878A/zh
Application granted granted Critical
Publication of CN108736878B publication Critical patent/CN108736878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种电压电平移位器，包括电压电平移位电路以及升压电路。电压电平移位电路包括第一参考输入端、第二参考输入端、第一升压输入端以及第二升压输入端。电压电平移位电路操作在第一电压以及第二电压之间。升压电路耦接至电压电平移位电路。升压电路用以依据第一参考输入端以及第二参考输入端的电压值，将第一升压输入端以及第二升压输入端升压，以降低从第一电压传递至第二电压的转态电流。

Description

电压电平移位器
技术领域
本发明涉及一种电子电路，尤其涉及一种电压电平移位器(voltage levelshifter)。
背景技术
在电子技术突飞猛进的今天，同时具有多种功能的整合性电子产品成为市场追逐的焦点。为了在单一产品中达成多样的功能，在不同的工作电压范围间进行切换是此类产品所需要的基本技术。而用来进行这个工作电压范围的转换的主角，则是所谓的电压电平移位器。举例而言，在存储器存储装置中，通常包括电压电平移位器，用以进行两个不同电压电平之间的移位操作。
在现有技术中，当电压电平移位器将电压信号从低电平转换至高电平时，若其中的转态电流(transient current)太高，将容易造成电压电平移位器的功率消耗太大，也会造成信号转态速度太慢。因此，如何提供一种转态电流低且信号转态速度快的电压电平移位器为本领域技术人员重要的课题之一。
发明内容
本发明提供一种电压电平移位器，其转态电流低、信号转态速度快。
本发明的电压电平移位器包括电压电平移位电路以及升压电路。电压电平移位电路包括第一参考输入端、第二参考输入端、第一升压输入端以及第二升压输入端。电压电平移位电路操作在第一电压以及第二电压之间。升压电路耦接至电压电平移位电路。升压电路用以依据第一参考输入端以及第二参考输入端的电压值，将第一升压输入端以及第二升压输入端升压，以降低从第一电压传递至第二电压的转态电流。
基于上述，在本发明的示范实施例中，电压电平移位器包括的升压电路用以将第一升压输入端以及第二升压输入端升压，以降低转态电流，并且提升信号转态速度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的电压电平移位器的概要示意图。
图2示出图1实施例的电压电平移位器的电路结构图示意图。
附图标记说明
100：电压电平移位器
110：电压电平移位电路
120：升压电路
122：第一升压电路区块
124：第二升压电路区块
131、132、133、134：反向器
MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4、MN5、MN6：晶体管
C1、C2：电容器
VH、VCC、VSS：电压
IN1、IN2、IN3、IN4、IN5、P1、P2、O1、O2、OUT：端点
S1、S2、S3、S4、S5：信号
I1、I2：电流
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本申请说明书全文(包括权利要求)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。
请参考图1及图2，本实施例的电压电平移位器100包括电压电平移位电路110以及升压电路120。升压电路120耦接至电压电平移位电路110。在本实施例中，电压电平移位电路110包括第一参考输入端IN3、第二参考输入端IN5、第一升压输入端P1以及第二升压输入端P2。电压电平移位电路110操作在第一电压VH以及第二电压VSS之间。第一电压VH高于第二电压VSS。在本实施例中，升压电路120用以依据第一参考输入端IN3以及第二参考输入端IN5的电压值，将第一升压输入端P1以及第二升压输入端P2升压，以降低从第一电压VH传递至第二电压VSS的转态电流I1或I2。
在本实施例中，电压电平移位电路110包括第一晶体管MP1、第二晶体管MP2、第三晶体管MP3、第四晶体管MP4、第五晶体管MN1以及第六晶体管MN2。第一晶体管MP1、第二晶体管MP2、第三晶体管MP3、第四晶体管MP4、第五晶体管MN1以及第六晶体管MN2各自包括第一端、第二端以及控制端。第一晶体管MP1的第一端耦接至第一电压VH。第二晶体管MP2的第一端耦接至第一电压VH。第二晶体管MP2的第二端作为电压电平移位电路110的输出端OUT。第三晶体管MP3的第一端耦接至第一晶体管MP1的第二端。第三晶体管MP3的第二端耦接至第二晶体管MP2的控制端。第三晶体管MP3的控制端作为第一升压输入端P1。第四晶体管MP4的第一端耦接至第二晶体管MP2的第二端。第四晶体管MP4的第二端耦接至第一晶体管MP1的控制端。第四晶体管MP4的控制端作为第二升压输入端P2。第五晶体管MN1的第一端耦接至第二晶体管MP2的控制端以及第三晶体管MP3的第二端。第五晶体管MN1的第二端耦接至第二电压VSS。第五晶体管MN1的控制端作为第一参考输入端IN3。第六晶体管MN2的第一端耦接至第一晶体管MP1的控制端以及第四晶体管MP4的第二端。第六晶体管MN2的第二端耦接至第二电压VSS。第六晶体管MN2的控制端作为第二参考输入端IN5。在本实施例中，第一晶体管MP1、第二晶体管MP2、第三晶体管MP3以及第四晶体管MP4是P型金氧半晶体管。第五晶体管MN1以及第六晶体管MN2是N型金氧半晶体管。
在本实施例中，第一电流I1从第一晶体管MP1的第一端经由第一晶体管MP1、第三晶体管MP3以及第五晶体管MN1传递至第五晶体管MN1的第二端。第二电流I2从第二晶体管MP2的第一端经由第二晶体管MP2、第四晶体管MP4以及第六晶体管MN2传递至第六晶体管MN2的第二端。以第一电流I1以及第二电流I2两者其中之一作为转态电流。在本实施例中，第三晶体管MP3耦接在第一晶体管MP1与第五晶体管MN1之间，可降低在电压电平转换期间，第一电流I1的电流值，从而降低第一电压VH的功率消耗，并且增加输出端OUT的输出信号的电压转态速度。在本实施例中，第四晶体管MP4耦接在第二晶体管MP2与第六晶体管MN2之间，可降低在电压电平转换期间，第二电流I2的电流值，从而降低第一电压VH的功率消耗，并且增加输出端OUT的输出信号的电压转态速度。
在本实施例中，电压电平移位电路110例如是单端输出、差动输入的电路组态。电压电平移位电路110从第一参考输入端IN3以及第二参考输入端IN5接收差动输入信号S3、S5。电压电平移位电路110从输出端OUT输出输出信号。电压电平移位电路110将差动输入信号S3、S5的电压电平从第三电压VCC移位至第一电压VH以作为输出信号。第一电压VH高于第三电压VCC。在一实施例中，第一晶体管MP1与第三晶体管MP3连接的端点也可作为电压电平移位电路110的另一输出端，以输出输出信号。
在本实施例中，升压电路120操作在第三电压VCC以及第二电压VSS之间。升压电路120包括第一升压电路区块122以及第二升压电路区块124。第一升压电路区块122耦接至第三晶体管MP3的控制端以及第五晶体管MN1的控制端。第二升压电路区块124耦接至第四晶体管MP4的控制端以及第六晶体管MN2的控制端。
在本实施例中，第一升压电路区块122包括第七晶体管MN3、第八晶体管MN4、第一电容器C1、第一反向器131以及第二反向器132。第七晶体管MN3及第八晶体管MN4各自包括第一端、第二端以及控制端。第七晶体管MN3的第一端耦接至第三电压VCC。第七晶体管MN3的第二端耦接至第三晶体管MP3的控制端。第七晶体管MN3的控制端接收第一信号S1。第八晶体管MN4的第一端耦接至第三晶体管MP3的控制端以及第七晶体管MN3的第二端。第八晶体管MN4的第二端耦接至第二电压VSS。第八晶体管MN4的控制端接收第二信号S2。在本实施例中，第七晶体管MN3以及第八晶体管MN4是N型金氧半晶体管。
在本实施例中，第一电容器C1包括第一端以及第二端。第一电容器C1的第一端耦接至第三晶体管MP3的控制端。第一电容器C1的第二端耦接至第五晶体管MN1的控制端。第五晶体管MN1的控制端接收第三信号S3。第一反向器131包括第一端IN1以及第二端IN2。第一反向器131的第一端IN1耦接至第七晶体管MN3的控制端。第一反向器131的第二端IN2耦接至第八晶体管MN4的控制端。第二反向器132包括第一端IN2以及第二端IN3。第二反向器132的第一端IN2耦接至第八晶体管MN4的控制端。第二反向器132的第二端IN3耦接至第五晶体管MN1的控制端。在本实施例中，第一反向器131将第一信号S1反相以产生第二信号S2，第二反向器132将第二信号S2反相以产生第三信号S3。因此，第一信号S1与第二信号S2反相。第一信号S1与第三信号S3同相。
在本实施例中，第一晶体管MP1与第三晶体管MP3是属于串联的连接组态。此种设计可将降低第三晶体管MP3与第五晶体管MN1在端点O1的电压拉扯(fighting)。当第一信号S1在输入端IN1的电平由第二电压VSS转换为第三电压VCC时，第七晶体管MN3导通，并且第一升压输入端P1被升压至大约第三电压VCC的电平。接着，第一信号S1经第一反向器131以及第二反向器132延迟后，在第一参考输入端IN3产生第三信号S3，其电压电平约为第三电压VCC的电平。此时，被升压至大约第三电压VCC电平的第一升压输入端P1依据第一参考输入端IN3再被升压约一个第三电压VCC的电平。因此，在电压电平转换期间，第一电流I1的电流值可被降低，从而降低第一电压VH的功率消耗，并且增加输出端OUT的输出信号的电压转态速度。在一实施例中，第一电压VH例如是电荷磊电路依据第三电压VCC来产生，第一电压VH的功率消耗被降低可进一步降低电荷磊电路的负担(load)。
在本实施例中，第二升压电路区块124包括第九晶体管MN5、第十晶体管MN6、第二电容器C2、第三反向器133以及第四反向器134。第九晶体管MN5及第十晶体管MN6各自包括第一端、第二端以及控制端。第九晶体管MN5的第一端耦接至第三电压VCC。第九晶体管MN5的第二端耦接至第四晶体管MP4的控制端。第九晶体管MN5的控制端接收第二信号S2。第十晶体管MN6的第一端耦接至第三晶体管MP3的控制端以及第九晶体管MN5的第二端。第十晶体管MN6的第二端耦接至第二电压VSS。第十晶体管MN6的控制端接收第四信号S4。在本实施例中，第九晶体管MN5以及第十晶体管MN6是N型金氧半晶体管。
在本实施例中，第二电容器包括第一端以及第二端。第二电容器C2的第一端耦接至第四晶体管MP4的控制端。第二电容器C2的第二端耦接至第六晶体管MN2的控制端。第六晶体管MN2的控制端接收第五信号S5。在本实施例中，第三信号S3以及第五信号S5作为差动输入信号分别从第一参考输入端IN3以及第二参考输入端IN5输入电压电平移位电路110。第三反向器133包括第一端以及第二端。第三反向器133的第一端耦接至第九晶体管MN5的控制端。第三反向器133的第二端耦接至第十晶体管MN6的控制端。第四反向器134包括第一端以及第二端。第四反向器134的第一端耦接至第十晶体管MN6的控制端。第四反向器134的第二端耦接至第六晶体管MN2的控制端。在本实施例中，第三反向器133将第二信号S2反相以产生第四信号S4，第四反向器134将第四信号S4反相以产生第五信号S5。因此，第二信号S2与第四信号S4反相。第二信号S2与第五信号S5同相。在本实施例中，第二升压电路区块124的操作可参考第一升压电路区块122，其相对位置的节点的电压互补，例如第二信号S2在输入端IN2的电平与第一信号S1在输入端IN1的电平反相，因此第二升压电路区块124的操作在此不再赘述。
综上所述，在本发明的范例实施例中，升压电路用以依据第三电压以及参考输入端的电压值将电压电平移位电路的升压输入端升压，以降低从第一电压传递至第二电压的转态电流，并且提升输出端的信号转态速度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (14)

1.一种电压电平移位器，其特征在于，包括：
电压电平移位电路，包括第一参考输入端、第二参考输入端、第一升压输入端以及第二升压输入端，并且操作在第一电压以及第二电压之间；以及
升压电路，耦接至所述电压电平移位电路，用以依据所述第一参考输入端以及所述第二参考输入端的电压值，将所述第一升压输入端以及所述第二升压输入端升压，以降低从所述第一电压传递至所述第二电压的转态电流，
其中所述升压电路包括一第一电容器与一第二电容器，所述第一电容器直接连接在所述第一升压输入端以及所述第一参考输入端之间，所述第二电容器直接连接在所述第二升压输入端以及所述第二参考输入端之间，
其中所述第一参考输入端、所述第二参考输入端、所述第一升压输入端与所述第二升压输入端分别作为所述电压电平移位电路中不同晶体管的控制端。
2.根据权利要求1所述的电压电平移位器，其特征在于，其中所述升压电路操作在第三电压以及所述第二电压之间，并且依据所述第三电压将所述第一升压输入端以及所述第二升压输入端升压，以降低从所述第一电压传递至所述第二电压的所述转态电流。
3.根据权利要求1所述的电压电平移位器，其特征在于，其中所述电压电平移位电路包括：
第一晶体管，包括第一端、第二端以及控制端，所述第一晶体管的所述第一端耦接至所述第一电压；
第二晶体管，包括第一端、第二端以及控制端，所述第二晶体管的所述第一端耦接至所述第一电压，所述第二晶体管的所述第二端作为所述电压电平移位电路的输出端；
第三晶体管，包括第一端、第二端以及控制端，所述第三晶体管的所述第一端耦接至所述第一晶体管的所述第二端，所述第三晶体管的所述第二端耦接至所述第二晶体管的所述控制端，所述第三晶体管的所述控制端作为所述第一升压输入端；
第四晶体管，包括第一端、第二端以及控制端，所述第四晶体管的所述第一端耦接至所述第二晶体管的所述第二端，所述第四晶体管的所述第二端耦接至所述第一晶体管的所述控制端，所述第四晶体管的所述控制端作为所述第二升压输入端；
第五晶体管，包括第一端、第二端以及控制端，所述第五晶体管的所述第一端耦接至所述第二晶体管的所述控制端以及所述第三晶体管的所述第二端，所述第五晶体管的所述第二端耦接至所述第二电压，所述第五晶体管的所述控制端作为所述第一参考输入端；以及
第六晶体管，包括第一端、第二端以及控制端，所述第六晶体管的所述第一端耦接至所述第一晶体管的所述控制端以及所述第四晶体管的所述第二端，所述第六晶体管的所述第二端耦接至所述第二电压，所述第六晶体管的所述控制端作为所述第二参考输入端。
4.根据权利要求3所述的电压电平移位器，其特征在于，其中第一电流从所述第一晶体管的所述第一端经由所述第一晶体管、所述第三晶体管以及所述第五晶体管传递至所述第五晶体管的所述第二端，第二电流从所述第二晶体管的所述第一端经由所述第二晶体管、所述第四晶体管以及所述第六晶体管传递至所述第六晶体管的所述第二端，以及所述转态电流是选自所述第一电流以及所述第二电流两者其中之一。
5.根据权利要求3所述的电压电平移位器，其特征在于，其中所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管是P型金属氧化物半导体晶体管，并且所述第五晶体管以及所述第六晶体管是N型金属氧化物半导体晶体管。
6.根据权利要求1所述的电压电平移位器，其特征在于，其中所述电压电平移位电路还包括输出端，所述电压电平移位电路从所述第一参考输入端以及所述第二参考输入端接收差动输入信号，并且从所述输出端输出输出信号，其中所述电压电平移位电路将所述差动输入信号从第三电压移位至所述第一电压以作为所述输出信号。
7.根据权利要求3所述的电压电平移位器，其特征在于，其中所述升压电路包括：
第一升压电路区块，耦接至所述第三晶体管的所述控制端以及所述第五晶体管的所述控制端；以及
第二升压电路区块，耦接至所述第四晶体管的所述控制端以及所述第六晶体管的所述控制端。
8.根据权利要求7所述的电压电平移位器，其特征在于，其中所述第一升压电路区块包括：
第七晶体管，包括第一端、第二端以及控制端，所述第七晶体管的所述第一端耦接至第三电压，所述第七晶体管的所述第二端耦接至所述第三晶体管的所述控制端，所述第七晶体管的所述控制端接收第一信号；
第八晶体管，包括第一端、第二端以及控制端，所述第八晶体管的所述第一端耦接至所述第三晶体管的所述控制端以及所述第七晶体管的所述第二端，所述第八晶体管的所述第二端耦接至所述第二电压，所述第八晶体管的所述控制端接收第二信号；以及
所述第一电容器，包括第一端以及第二端，所述第一电容器的所述第一端耦接至所述第三晶体管的所述控制端，所述第一电容器的所述第二端耦接至所述第五晶体管的所述控制端，其中所述第五晶体管的所述控制端接收一第三信号。
9.根据权利要求8所述的电压电平移位器，其特征在于，其中所述第一信号与所述第二信号反相，所述第一信号与所述第三信号同相。
10.根据权利要求9所述的电压电平移位器，其特征在于，其中所述第一升压电路区块还包括：
第一反向器，包括第一端以及第二端，所述第一反向器的所述第一端耦接至所述第七晶体管的所述控制端，所述第一反向器的所述第二端耦接至所述第八晶体管的所述控制端；以及
第二反向器，包括第一端以及第二端，所述第二反向器的所述第一端耦接至所述第八晶体管的所述控制端，所述第二反向器的所述第二端耦接至所述第五晶体管的所述控制端。
11.根据权利要求8所述的电压电平移位器，其特征在于，其中所述第二升压电路区块包括：
第九晶体管，包括第一端、第二端以及控制端，所述第九晶体管的所述第一端耦接至所述第三电压，所述第九晶体管的所述第二端耦接至所述第四晶体管的所述控制端，所述第九晶体管的所述控制端接收所述第二信号；
第十晶体管，包括第一端、第二端以及控制端，所述第十晶体管的所述第一端耦接至所述第三晶体管的所述控制端以及所述第九晶体管的所述第二端，所述第十晶体管的所述第二端耦接至所述第二电压，所述第十晶体管的所述控制端接收第四信号；以及
所述第二电容器，包括第一端以及第二端，所述第二电容器的所述第一端耦接至所述第四晶体管的所述控制端，所述第二电容器的所述第二端耦接至所述第六晶体管的所述控制端，其中所述第六晶体管的所述控制端接收一第五信号。
12.根据权利要求11所述的电压电平移位器，其特征在于，其中所述第二信号与所述第四信号反相，所述第二信号与所述第五信号同相。
13.根据权利要求12所述的电压电平移位器，其特征在于，其中所述第二升压电路区块还包括：
第三反向器，包括第一端以及第二端，所述第三反向器的所述第一端耦接至所述第九晶体管的所述控制端，所述第三反向器的所述第二端耦接至所述第十晶体管的所述控制端；以及
第四反向器，包括第一端以及第二端，所述第四反向器的所述第一端耦接至所述第十晶体管的所述控制端，所述第四反向器的所述第二端耦接至所述第六晶体管的所述控制端。
14.根据权利要求11所述的电压电平移位器，其特征在于，其中所述第七晶体管、所述第八晶体管、所述第九晶体管以及所述第十晶体管是N型金属氧化物半导体晶体管。
CN201710238957.3A 2017-04-13 2017-04-13 电压电平移位器 Active CN108736878B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710238957.3A CN108736878B (zh) 2017-04-13 2017-04-13 电压电平移位器
US15/650,983 US10305482B2 (en) 2017-04-13 2017-07-17 Voltage level shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710238957.3A CN108736878B (zh) 2017-04-13 2017-04-13 电压电平移位器

Publications (2)

Publication Number Publication Date
CN108736878A CN108736878A (zh) 2018-11-02
CN108736878B true CN108736878B (zh) 2022-01-25

Family

ID=63791012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710238957.3A Active CN108736878B (zh) 2017-04-13 2017-04-13 电压电平移位器

Country Status (2)

Country Link
US (1) US10305482B2 (zh)
CN (1) CN108736878B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10560084B2 (en) * 2017-09-08 2020-02-11 Toshiba Memory Corporation Level shift circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312311A (zh) * 2012-03-09 2013-09-18 旺宏电子股份有限公司 一种用于电平转换的集成电路及其方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969542A (en) * 1997-05-21 1999-10-19 Advanced Micro Devices, Inc. High speed gate oxide protected level shifter
WO2001056159A1 (fr) * 2000-01-27 2001-08-02 Hitachi, Ltd. Dispositif a semiconducteur
JP4327411B2 (ja) * 2001-08-31 2009-09-09 株式会社ルネサステクノロジ 半導体装置
US6980194B2 (en) * 2002-03-11 2005-12-27 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude
US6864718B2 (en) * 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Charge pump level converter (CPLC) for dual voltage system in very low power application
US20050285658A1 (en) * 2004-06-29 2005-12-29 Schulmeyer Kyle C Level shifter with reduced duty cycle variation
US7151400B2 (en) * 2004-07-13 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Boost-biased level shifter
JP4419965B2 (ja) * 2006-01-16 2010-02-24 エプソンイメージングデバイス株式会社 レベルシフト回路
KR20070111774A (ko) * 2006-05-19 2007-11-22 삼성전자주식회사 레벨 시프터
FR2901931A1 (fr) * 2006-05-31 2007-12-07 St Microelectronics Sa Circuit decaleur de niveau
JP2008021340A (ja) * 2006-07-10 2008-01-31 Toshiba Microelectronics Corp 半導体装置
TWI330922B (en) 2006-12-06 2010-09-21 Princeton Technology Corp Boost circuit and level shifter
JP2008211317A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd レベルシフト回路
US7468615B1 (en) * 2007-03-28 2008-12-23 Xilinx, Inc. Voltage level shifter
DE102008056130A1 (de) * 2008-11-06 2010-05-12 Micronas Gmbh Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung
US8102199B2 (en) 2008-11-18 2012-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low voltage level shifting circuit
US8115514B2 (en) * 2009-06-02 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-charged high-speed level shifters
SG169941A1 (en) * 2009-09-11 2011-04-29 Agency Science Tech & Res Circuit arrangement
CN102045056A (zh) * 2009-10-16 2011-05-04 联华电子股份有限公司 具有原生型组件的电平移位器
TWI422154B (zh) 2010-08-25 2014-01-01 Orise Technology Co Ltd 轉壓器與相關裝置
CN201918978U (zh) 2010-12-31 2011-08-03 东南大学 一种亚阈值区域低静态功耗的电容型逻辑电平转换器
EP2506432B1 (en) * 2011-04-01 2016-12-28 STMicroelectronics S.r.l. Level-shifter circuit
US8604868B2 (en) * 2011-04-01 2013-12-10 Stmicroelectronics S.R.L. Dynamic biasing circuit for a protection stage using low voltage transistors
CN103297034B (zh) * 2012-02-28 2017-12-26 恩智浦美国有限公司 电压电平移位器
CN102904565B (zh) * 2012-10-09 2014-05-28 长安大学 一种用于dc-dc驱动的超低静态电流的电平移位电路
US9385722B2 (en) * 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit
US9432002B2 (en) 2014-12-11 2016-08-30 Freescale Semiconductor, Inc. High-speed voltage level shifter circuit
US9385723B1 (en) * 2015-06-15 2016-07-05 Apple Inc. CMOS level shifter circuit with self-adaptive local supply boosting for wide voltage range operation
US9917588B2 (en) * 2015-07-08 2018-03-13 Nxp B.V. Level shifter and approach therefor
US9762216B1 (en) * 2016-03-09 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter circuit using boosting circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312311A (zh) * 2012-03-09 2013-09-18 旺宏电子股份有限公司 一种用于电平转换的集成电路及其方法

Also Published As

Publication number Publication date
US20180302066A1 (en) 2018-10-18
CN108736878A (zh) 2018-11-02
US10305482B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
US9680472B2 (en) Voltage level shifter circuit
CN106899288B (zh) 电平转换电路
CN109309493B (zh) 高压电平位移电路及半导体器件
US9948283B2 (en) Semiconductor device
US9553585B1 (en) Level shifter and parallel-to-serial converter including the same
US8497726B2 (en) Level shifter
TW201830861A (zh) 移位器
TWI704759B (zh) 電源開關電路
US10291230B2 (en) Level shifter and level shifting method
US10348305B2 (en) Level shift circuit
CN109417606B (zh) 一种可输出正负电压的电平转换器
CN108736878B (zh) 电压电平移位器
US11894843B2 (en) Level shift circuit
TWI656737B (zh) 電壓準位移位器
US8736311B2 (en) Semiconductor integrated circuit
US8653879B2 (en) Level shifter and semiconductor integrated circuit including the shifter
CN114826217B (zh) 方波产生方法及方波产生电路
CN111478693A (zh) 一种近阈值电平转换器
US9154120B2 (en) Electronic circuit
JP3804647B2 (ja) 半導体集積回路
CN108932006B (zh) 位准转换电路
CN110620578B (zh) 电压电平移位电路
CN108696275B (zh) 缓冲电路
CN114389595A (zh) 电平转换电路
CN103701457A (zh) 一种初始值可设置的电平转移电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant