TWI410048B - 轉壓器 - Google Patents
轉壓器 Download PDFInfo
- Publication number
- TWI410048B TWI410048B TW099117959A TW99117959A TWI410048B TW I410048 B TWI410048 B TW I410048B TW 099117959 A TW099117959 A TW 099117959A TW 99117959 A TW99117959 A TW 99117959A TW I410048 B TWI410048 B TW I410048B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- current
- voltage
- coupled
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Description
本發明係有關一種轉壓器,尤指一種以電流驅動而可縮減布局面積、減少轉壓短路電流的轉壓器。
轉壓器可接收訊號範圍較小的輸入訊號並將其對應地轉換為訊號範圍較大的輸出訊號,是介面電路中的重要構築方塊。譬如說,在驅動顯示面板的閘極驅動器(gate driver)晶片中,晶片內原始控制訊號的訊號範圍為0到3伏特,但要輸出至驅動顯示面板的閘極時,所需的訊號範圍可能就要擴大為-8到3伏特。為了順利地於兩種訊號範圍間進行轉換,就需要用到轉壓器,用以將0到3伏特的輸入訊號轉換為-8到3伏特的輸出訊號。
請參考第1圖,其所示意的是一習知轉壓器10。習知轉壓器10具有一對電晶體TP1、TP2(p通道金氧半電晶體)與另一對電晶體TN1、TN2(n通道金氧半電晶體)。輸入訊號IN以反相器INV反相為另一輸入訊號INB,輸入訊號IN與INB的訊號範圍在電壓VPP與VSS之間。轉壓器10則運作於電壓VPP與VGL之間,用以根據輸入訊號IN/INB而在節點n2與n1分別提供對應的輸出訊號OUT/OUTB,並將輸出訊號OUT/OUTB的訊號範圍擴大到電壓VPP至VGL之間。其中,電晶體TP1與TP2的閘極分別接收輸入訊號IN與INB,電晶體TN1與TN2的閘極則分別耦接節點n2與n1。
習知轉壓器10的運作可簡介如下。譬如說,當輸入訊號IN由電壓VPP轉態為電壓VSS時,電晶體TP1會開始導通,用以將節點n1的電壓(也就是輸出訊號OUTB)拉高至電壓VPP。隨節點n1的電壓上升,電晶體TN2也會開始導通,以將節點n2的電壓(即輸出訊號OUT)拉低至電壓VGL。
不過,當輸入訊號IN原本還維持於電壓VPP時,電晶體TN1是導通的。故當輸入訊號IN要由電壓VPP轉態為電壓VSS時,導通的電晶體TP1要和導通的電晶體TN1互相競爭。導通的電晶體TN1會傾向將節點n1的電壓維持於較低的電壓VGL,故電晶體TP1必須要比電晶體TN1導通更多電流、達到更好的導通程度,才能將節點n1的電壓提高到電壓VPP。
然而,由於電晶體TP1是p通道金氧半電晶體,其驅動電流的潛力較弱(譬如說其載子移動率(carrier mobility)較低),故需要以較大的長寬比(aspect ratio,即通道寬度與長度的比值W/L)才能驅動足夠的電流以超越電晶體TN1。這也導致電晶體TP1與TP2的布局面積,亦即轉壓器10的總布局面積無法縮減。
另外,當電晶體TP1因應輸入訊號IN轉態而和電晶體TN1競爭時,電晶體TP1導通的大電流也會在競爭期間造成電流較大、延續時間較久的短路電流,在競爭期間內持續從電壓VPP汲取功率,增加習知轉壓器10的功率消耗。
再者,習知轉壓器10是由電壓所驅動的。也就是說,各電晶體TP1至TP2、TN1至TN2是各自根據其閘極與源極間跨壓而運作的,故其電路設計必須針對輸入訊號範圍的電壓與輸出訊號範圍的電壓進行特殊的客製化,在不同的應用下,其電路設計也必須改變。譬如說,若某一應用是要將0至3伏特的輸入訊號轉壓為-3至3伏特的輸出訊號,另一應用則要將0至3伏特的輸入訊號轉壓為-20至3伏特的輸出訊號,則針對將0至3伏特的輸入訊號轉壓為-3至3伏特的輸出訊號所設計的習知轉壓器無法適用於將0至3伏特的輸入訊號轉壓為-20至3伏特的輸出訊號,必須針對將0至3伏特的輸入訊號轉壓為-20至3伏特的輸出訊號另外設計不同參數(電路尺寸更大)的轉壓器。
本發明的目的之一是提供一種轉壓器,用以根據一第一輸入訊號與一第二輸入訊號,進而由一第一輸出端與一第二輸出端分別輸出對應的一第一輸出訊號與一第二輸出訊號,該第一輸入訊號與該第二輸入訊號操作於一第一電壓與一共同電壓之間,且該第一輸出訊號與該第二輸出訊號操作於一第二電壓與該共同電壓之間,該第一電壓介於該第二電壓與該共同電壓之間,該轉壓器包含有:一第一電晶體,其具有一第一第一端、一第一第二端與一第一控制端,該第一第一端接收該第一輸入訊號,該第一控制端耦接一第一偏壓,該第一第二端耦接該第一輸出端;一第二電晶體,其具有一第二第一端、一第二第二端與一第二控制端,該第二第一端接收該第二輸入訊號,該第二控制端耦接該第一偏壓,該第二第二端耦接該第二輸出端;一第三電晶體,其具有一第三第一端、一第三第二端與一第三控制端,該第三第一端耦接該第一輸出端,該第三控制端耦接該第二輸出端;一第四電晶體,其具有一第四第一端、一第四第二端與一第四控制端,該第四第一端耦接該第二輸出端,該第四控制端耦接該第一輸出端;一第五電晶體,其具有一第五第一端、一第五第二端與一第五控制端,該第五控制端耦接一第二偏壓,該第五第二端耦接該共同電壓,而該第五第一端耦接於該第三第二端;以及一第六電晶體,其具有一第六第一端、一第六第二端與一第六控制端,該第六控制端耦接該第二偏壓,該第六第二端耦接該共同電壓,而該第六第一端耦接於該第四第二端;其中,該第一電晶體與該第二電晶體匹配,而該第一偏壓係由一第一電流鏡提供;該第五電晶體與該第六電晶體匹配,而該第二偏壓係由一第二電流鏡提供;當該輸入訊號為該第一電壓時,該第一輸出訊號為該第二電壓,當該輸入訊號為該共同電壓時,該第一輸出訊號為該共同電壓。
本發明的另一目的是提供一種轉壓器,包含有:一第一電流電路,具有一第一輸出端與一第二輸出端;該第一電流電路係依據一輸入訊號而選擇於該第一輸出端與該第二輸出端的其中之一提供一第一電流,其中,該輸入訊號作於一第一電壓與一共同電壓之間,該第一輸出端與該第二輸出端的一第一輸出訊號與一第二輸出訊號操作於一第二電壓與該共同電壓之間,該第一電壓介於該第二電壓與該共同電壓之間;一開關電路,具有一第一連接端、一第二連接端、一第三連接端與一第四連接端;該第一連接端與該第二連接端分別耦接該第一輸出端與該第二輸出端;該開關電路係根據該第一連接端的訊號決定是否將該第二連接端導通至該第四連接端,並根據該第二連接端的訊號決定是否將該第一連接端導通至該第三連接端;一第二電流電路,具有一第一電流端與一第二電流端,分別耦接至該第三連接端與該第四連接端;當該開關電路將該第一連接端導通至該第三連接端時,該第二電流電路於該第一電流端提供一第二電流,當該開關電路將該第二連接端導通至該第四連接端時,該第二電流電路於該第二電流端提供該第二電流;一第一電流鏡連接至該第一電流電路,用以控制該第一電流電路產生該第一電流;以及一第二電流鏡連接至該第二電流電路,用以控制該第二電流電路產生該第二電流。
請參考第2圖,其所示意的是本發明轉壓器的一種實施例20。輸入訊號IN由反相器INV反相為輸入訊號INB,訊號範圍為電壓VPP至VSS。本發明轉壓器20即用以根據輸入訊號IN與INB而在節點N1與N2輸出對應的輸出訊號OUT與OUTB,並將輸出訊號OUT與OUTB的訊號範圍擴大為電壓VPP至VGL。其中,電壓VSS的大小可介於電壓VPP與VGL之間。轉壓器20運作於電壓VPP與VGL之間,設有電晶體MP1、MP2、MNS1、MNS2、MN1與MN2;各電晶體的閘極可視為一控制端,汲極與源極則為另兩端。其中,電晶體MP1與MP2可以是p通道金氧半電晶體,兩者的源極分別接收輸入訊號IN與INB,源極分別耦接節點N1與N2以作為轉壓器20的兩個輸出端,閘極則共同耦接一偏壓Biasp。電晶體MNS1與MNS2可以是n通道金氧半電晶體,兩者的閘極分別耦接於節點N2與N1,電晶體MNS1的另兩端分別在節點N1與N3耦接電晶體MP1的汲極與電晶體MN1的汲極;對稱地,電晶體MNS2的另兩端則分別在節點N2與N4耦接電晶體MP2的汲極與電晶體MN2的汲極。電晶體MN1與MN2亦可以是n通道金氧半電晶體,兩者的閘極於節點Nc2共同耦接至一偏壓Biasn,源極則一併耦接至共同的電壓VGL。
在轉壓器20中,電晶體MP1與MP2可以是相互匹配的,並和另一個電晶體MPB1(如一p通道金氧半電晶體)形成一個類似於電流鏡的共閘極架構。電晶體MPB1工作於電壓VPP,其閘極與汲極耦接在一起並接受一電流IBP的偏壓,用以作為主控電流鏡的源頭,提供偏壓Biasp。偏壓用的電流IBP可由一電流源(未示於圖)提供。另外,電晶體MN1與MN2也可以是相互匹配的,並和另一電晶體MNB1(如一n通道金氧半電晶體)形成另一個共閘極、共源極的電流鏡。電晶體MNB1的源極亦耦接電壓VGL,閘極與汲極偶接在一起並接受一電流IBN的偏壓(電流IBN可由另一電流源提供,未圖示),用以作為電流鏡的主控源頭,並提供偏壓Biasn。在本發明的較佳實施例中,電流IBP的大小大於電流IBN。
本發明轉壓器20的運作原理可描述如下。當輸入訊號IN與INB分別為電壓VPP與電壓VSS時,電晶體MPB1與MP1的源極電壓同樣是電壓VPP,故兩電晶體間的共閘極架構可將電晶體MPB1導通的電流IBP鏡映至電晶體MP1,使電晶體MP1也導通電流IBP。導通的電晶體MP1會將節點N1的電壓(也就是輸出訊號OUT)拉升至電壓VPP,連帶使電晶體MNS2導通。電晶體MNS2將節點N2導通至節點N4,電晶體MNB1與電晶體MN2形成的電流鏡,使得電晶體MN2導通電流IBN。由於電晶體MP2的汲極因接收輸入訊號INB而耦接較低的電壓VSS,所以電晶體MP2為關閉狀態,故電晶體MP2不會主導節點N2的電壓,而是由導通的電晶體MN2經由已經導通的電晶體MNS2來將節點N2的電壓(即輸出訊號OUTB)拉低至電壓VGL。如此,也就能回應電壓VPP與VSS的輸入訊號IN與INB而輸出電壓VPP與VGL的輸出訊號OUT與OUTB。其中,在電晶體MP1兩端的輸入訊號IN與輸出訊號OUT同相,也就是說,當輸入訊號IN的電壓為輸入訊號的訊號範圍上限時,輸出訊號OUT的電壓亦到達輸出訊號的訊號範圍上限;當輸入訊號IN的電壓為輸入訊號的訊號範圍下限時,輸出訊號OUT的電壓也到達輸出訊號的訊號範圍下限。同理,在電晶體MP2兩端的輸入訊號INB與輸出訊號OUTB也是同相的。
當輸入訊號IN由電壓VSS轉態為電壓VPP而使電晶體MP1開始導通電流IBP時,雖然電晶體MN1可能仍暫時導通電流IBN,但由於實作時會將電流IBP設計的比電流IBN來得大,因此雖然電晶體MP1與電晶體MN1均為導通狀態,仍然可以確保節點N1的電壓可以順利地被提高至電壓VPP。
在由電晶體MP1、MNS1至MN1的源極汲極串聯所形成導電路徑上,隨著節點N2的電壓被拉低至電壓VGL,電晶體MNS1會停止導通並阻斷此一導電路徑的穩態功率消耗。在由電晶體MP2、MNS2至MN2的源極汲極串聯導電路徑上,電晶體MP2則阻斷此一導電路徑的穩態功率消耗。
上述是轉壓器20針對輸入訊號IN/INB分別為電壓VPP/VSS時的運作。當輸入訊號IN/INB為電壓VSS/VPP時,轉壓器20的運作情形則可依據對稱的原理推知。電晶體MP2會與電晶體MPB1完成電流鏡的鏡映架構,使電晶體MP2導通電流IBP,將節點N2的電壓提昇至電壓VPP,並使電晶體MNS1將節點N1導通至節點N3。電晶體MNB1與電晶體MN1間的電流鏡關係使電晶體MN1導通電流IBN,將節點N1的電壓拉低至電壓VGL。
由以上討論可知,本發明轉壓器20是依據電流驅動的原理運作,其係經由兩電流鏡架構來分別控制電晶體MP1/MP2與MN1/MN2的導通程度與導通電流,因此只需針對參考電流IBP與參考電流IBN作適當的設計,例如上述操作時設計電流IBP大於電流IBN,故電晶體MP1/MP2不需要像習知技術一樣利用增加長寬比的方式來控制其導通程度。因此,電晶體MP1與MP2的布局面積,乃至於本發明轉壓器20的整體布局面積,都可有效地大幅縮減。事實上,電晶體MP1與MP2可用布局設計規則規範的最小尺寸來予以實現,大幅地優化本發明轉壓器20的布局面積。
此外,在本發明中,由於各電晶體的導通電流可由電流IBP與IBN來予以設定,故能有效地控制轉態時的短路電流大小,避免無謂的暫態功率消耗。譬如說,若電流IBP為6微安培(百萬分之一安培),電流IBN為3微安培,則短路電流的大小會被限制在3微安培左右,不會過大。
再者,由於本發明轉壓器是電流驅動而非電壓驅動的,故本發明可用同一電路設計(如相同參數、布局尺寸)廣泛適用於各種不同的應用。譬如說,若某一應用是要將0至3伏特的輸入訊號轉壓為-3至3伏特的輸出訊號,另一應用則要將0至3伏特的輸入訊號轉壓為-20至3伏特的輸出訊號,只要各電晶體的耐壓程度許可,本發明可統一用同一電路設計的轉壓器適用這兩種不同訊號範圍的應用。
在實際應用本發明轉壓器20時,複數個轉壓器20可共用同一個電晶體MPB1,亦可共用同一個電晶體MNB1。換句話說,複數個轉壓器20中所各自擁有的電晶體MP1與MP2可和共用的電晶體MPB1形成共閘極的架構;每一轉壓器20個別接收的輸入訊號IN/INB會使其電晶體MP1與MP2的其中之一得以和電晶體MPB1形成電流鏡,使其導通的程度與導通的電流IBP能由共用電晶體MPB1統一控制。同理,複數個轉壓器20中所各自擁有電晶體MN1與MN2也可統一和同一個電晶體MNB1形成電流鏡,使電晶體MNB1能主控電流IBN的大小。
等效上來說,在本發明轉壓器20中,電晶體MP1與MP2形成一電流電路,以節點N1與N2為兩輸出端,其中,此電流電路係依據輸入訊號IN(與其所衍生的輸入訊號INB)而選擇於節點N1與N2的其中之一提供電流IBP。電晶體MNS1與MNS2形成一開關電路,以節點N1至N4作為四個連接端,其中,此開關電路根據節點N1的訊號(電壓高低)決定是否將節點N2導通至節點N4,亦根據節點N2訊號決定是否將節點N1導通至節點N3。電晶體MN1與MN2則形成另一電流電路,節點N3與N4可視為兩電流端。當電晶體MNS1/MNS2形成的開關電路將節點N1導通至節點N3時,電晶體MN1/MN2形成的電流電路會於節點N1提供電流IBN;對稱地,當開關電路將節點N2導通至節點N4時,電晶體MN1/MN2形成的電流電路則於節點N4提供電流IBN。
請參考第3圖,其所示意的是本發明另一轉壓器30的實施例。輸入訊號IN由反相器INV反相為另一輸入訊號INB,兩者的訊號範圍為電壓VPP至VSS。轉壓器30則運作於電壓VGH與VSS之間,以根據輸入訊號IN與INB而分別在節點N1與N2輸出一對輸出訊號OUT與OUTB,並將輸出訊號OUT與OUTB的訊號範圍擴大到電壓VSS至VGH;其中,電壓VPP的大小介於電壓VGH與VSS之間。
轉壓器30運作於電壓VGH與VSS之間,設有電晶體MP1、MP2、MPS1、MPS2、MN1與MN2;各電晶體的閘極可視為一控制端,汲極與源極則為另兩端。其中,電晶體MN1與MN2可以是n通道金氧半電晶體,兩者的源極分別接收輸入訊號IN與INB,汲極分別耦接節點N1與N2以作為轉壓器30的兩個輸出端,閘極則共同耦接一偏壓Biasn。電晶體MPS1與MPS2可以是p通道金氧半電晶體,兩者的閘極分別耦接於節點N2與N1,電晶體MPS1的另兩端分別在節點N1與N3耦接電晶體MN1與電晶體MP1的汲極;對稱地,電晶體MPS2的另兩端則分別在節點N2與N4耦接電晶體MN2與電晶體MP2的汲極。電晶體MP1與MP2亦可以是p通道金氧半電晶體,兩者的閘極於節點Nc2共同耦接至偏壓Biap,源極則一併耦接至電壓VGH。
在轉壓器30中,電晶體MN1與MN2可以是相互匹配的,並和另一個電晶體MNB1(如一n通道金氧半電晶體)形成一個類似於電流鏡的共閘極架構。電晶體MNB1工作於電壓VSS,其閘極與汲極耦接在一起並接受一電流IBN的偏壓,以作為主控電流鏡的源頭,提供偏壓Biasn。另外,電晶體MP1與MP2也可以是相互匹配的,並和另一電晶體MPB1(如一p通道金氧半電晶體)形成另一個共閘極、共源極的電流鏡。電晶體MPB1的源極亦耦接電壓VGH,閘極與汲極偶接在一起並接受一電流IBP的偏壓,以作為電流鏡的主控源頭,並提供偏壓Biasp。在本發明轉壓器30的較佳實施例中,電流IBP小於電流IBN。
轉壓器30的運作原理可由轉壓器20(第2圖)類推而得。舉例來說,當輸入訊號IN為電壓VSS而輸入訊號INB為電壓VPP時,電晶體MN1與電晶體MNB1形成電流鏡,使電晶體MN1導通電流IBN。由於電流IBN大於電流IBP,節點N1的電壓(也就是輸出訊號OUT)會被拉低至電壓VSS。連帶地,電晶體MPS2導通,使電晶體MP2導通的電流IBP將節點N2的電壓(輸出訊號OUTB)提高至電壓VGH。
總結來說,本發明轉壓器20是以輸入訊號IN/INB的訊號範圍上限(電壓VPP)作為輸入訊號IN/INB與輸出訊號OUT/OUTB的共同上限(共同電壓),並使輸出訊號OUT/OUTB的訊號範圍下限(電壓VGL)低於輸入訊號IN/INB的訊號範圍下限(電壓VSS)。相對地,本發明轉壓器30是以輸入訊號IN/INB的訊號範圍下限(電壓VSS)為輸入訊號IN/INB與輸出訊號OUT/OUTB的共同下限,並使輸出訊號OUT/OUTB的訊號範圍上限(電壓VGH)高於輸入訊號IN/INB的訊號範圍上限(電壓VPP)。相較於習知技術,本發明是經由電流鏡架構而以電流驅動的原理來控制轉壓運作,使本發明的布局面積得以有效縮減,並降低暫態短路電流與其功率消耗,此外,本發明能以同一電路設計廣泛適用不同的應用。也就是說,針對不同的電壓轉換不需額外設計不同電路尺寸的轉壓器,亦即以本發明的電路設計即可廣泛適用不同的電壓轉換應用。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、30...轉壓器
TP1-TP2、TN1-TN2、MP1-MP2、MPB1、MNS1-MNS2、MN1-MN2、MNB1、MPS1-MPS2...電晶體
VPP、VSS、VGL、VGH...電壓
IN、INB...輸入訊號
OUT、OUTB...輸出訊號
n1-n2、N1-N4、Nc1-Nc2...節點
INV...反相器
IBN、IBP...電流
Biasp、Biasn...偏壓
第1圖示意的是一習知轉壓器。
第2圖示意的是本發明轉壓器的一實施例。
第3圖示意的是本發明轉壓器的另一實施例。
20...轉壓器
MP1-MP2、MPB1、MNS1-MNS2、MN1-MN2、MNB1...電晶體
VPP、VSS、VGL...電壓
IN、INB...輸入訊號
OUT、OUTB...輸出訊號
N1-N4、Nc1-Nc2...節點
INV...反相器
IBN、IBP...電流
Biasp、Biasn...偏壓
Claims (16)
- 一種轉壓器,用以根據一第一輸入訊號與一第二輸入訊號,進而由一第一輸出端與一第二輸出端分別輸出對應的一第一輸出訊號與一第二輸出訊號,該第一輸入訊號與該第二輸入訊號操作於一第一電壓與一第共同電壓之間,且該第一輸出訊號與該第二輸出訊號操作於一第二電壓與該共同電壓之間,該第一電壓介於該第二電壓與該共同電壓之間,該轉壓器包含有:一第一電晶體,其具有一第一第一端、一第一第二端與一第一控制端,該第一第一端接收該第一輸入訊號,該第一控制端耦接一第一偏壓,該第一第二端耦接該第一輸出端,其中,該第一偏壓係由一第一電流鏡提供;一第二電晶體,其具有一第二第一端、一第二第二端與一第二控制端,該第二第一端接收該第二輸入訊號,該第二控制端耦接該第一偏壓,該第二第二端耦接該第二輸出端;一第三電晶體,其具有一第三第一端、一第三第二端與一第三控制端,該第三第一端耦接該第一輸出端,該第三控制端耦接該第二輸出端;一第四電晶體,其具有一第四第一端、一第四第二端與一第四控制端,該第四第一端耦接該第二輸出端,該第四控制端耦接該第一輸出端;一第五電晶體,其具有一第五第一端、一第五第二端與一第五控制端,該第五控制端耦接一第二偏壓,該第五第二端耦接該共同電壓,而該第五第一端耦接於該第三第二端,其中,該第二偏壓係由一第二電流鏡提供;以及一第六電晶體,其具有一第六第一端、一第六第二端與一第六控制端,該第六控制端耦接該第二偏壓,該第六第二端耦接該共同電壓,而該第六第一端耦接於該第四第二端;其中,該第一電晶體與該第二電晶體匹配,該第五電晶體與該第六電晶體匹配,當該輸入訊號為該第一電壓時,該第一輸出訊號為該第二電壓,當該輸入訊號為該第共同電壓時,該第一輸出訊號為該共同電壓;並且,該第一電流鏡包含一第七電晶體,該第七電晶體的汲極與源極分別耦接至一第一電流源與該共同電壓,該第七電晶體的閘極係維持於該第一偏壓。
- 如申請專利範圍第1項的轉壓器,其中該第一電晶體、該第二電晶體係為p通道金氧半電晶體,該第三電晶體、該第四電晶體、該第五電晶體與該第六電晶體係為n通道金氧半電晶體,該第七電晶體係一第七p通道金氧半電晶體,以及該第二電流鏡包括一第八n通道金氧半電晶體,其閘極與汲極連接至一第二電流源與該第五控制端,其源極接收該第二電壓。
- 如申請專利範圍第2項的轉壓器,其中該第一電流源的電流大於該第二電流源的電流。
- 如申請專利範圍第2項的轉壓器,其中該共同電壓大於該第一電壓,以及該第一電壓大於該第二電壓。
- 如申請專利範圍第1項的轉壓器,其中該第一電晶體、該第二電晶體係為n通道金氧半電晶體,該第三電晶體、該第四電晶體、該第五電晶體與該第六電晶體係為p通道金氧半電晶體,該第七電晶體係一第七n通道金氧半電晶體,以及該第二電流鏡包括一第八p通道金氧半電晶體,其閘極與汲極連連接至一第二電流源與該第五控制端,其源極接收該第二電壓。
- 如申請專利範圍第5項的轉壓器,其中該第一電流源的電流大於該第二電流源的電流。
- 如申請專利範圍第5項的轉壓器,其中該共同電壓小於該 第一電壓,該第一電壓小於該第二電壓。
- 一種轉壓器,包含有:一第一電流電路,具有一第一輸出端與一第二輸出端;該第一電流電路係依據一輸入訊號而選擇於該第一輸出端與該第二輸出端的其中之一提供一第一電流,其中,該輸入訊號操作於一第一電壓與一共同電壓之間,該第一輸出端的一第一輸出訊號與該第二輸出端的一第二輸出訊號分別操作於一第二電壓與該共同電壓之間,該第一電壓介於該第二電壓與該共同電壓之間;一開關電路,具有一第一連接端、一第二連接端、一第三連接端與一第四連接端,該第一連接端與該第二連接端分別耦接該第一輸出端與該第二輸出端,該開關電路係根據該第一連接端的訊號決定是否將該第二連接端導通至該第四連接端,並根據該第二連接端的訊號決定是否將該第一連接端導通至該第三連接端;一第二電流電路,具有一第一電流端與一第二電流端,分別耦接至該第三連接端與該第四連接端;當該開關電路將該第一連接端導通至該第三連接端時,該第二電流電路於該第一電流端提供一第二電流,當該開關電路將該第二連接端導通至該第四連接端時,該第二電流電路於該第二電流端提供該第二電流;一第一電流鏡連接至該第一電流電路,用以控制該第一電流電路產生該第一電流;以及一第二電流鏡連接至該第二電流電路,用以控制該第二電流電路產生該第二電流;其中,該第一電流電路更接收一第一偏壓,該第一電流鏡包含一第七電晶體,該第七電晶體的汲極與源極分別耦接一 第一電流源與該共同電壓,該第七電晶體的閘極維持於該第一偏壓。
- 如申請專利範圍第8項的轉壓器,其中該第一電流大於該第二電流。
- 如申請專利範圍8項的轉壓器,其中該第一電流電路包含有:一第一電晶體,其具有一第一第一端、一第一第二端與一第一控制端,該第一第一端接收該輸入訊號,該第一第二端耦接該第一輸出端,該第一控制端耦接至該第一電流鏡以接收該第一偏壓;以及一第二電晶體,其具有一第二第一端、一第二第二端與一第二控制端,該第二一端接收反相的該輸入訊號,該第二第二端耦接該第二輸出端,該第二控制端耦接該第一偏壓。
- 如申請專利範圍第10項的轉壓器,其中該第一電晶體、該第二電晶體係為p通道金氧半電晶體,該第七電晶體係一第七p通道金氧半電晶體。
- 如申請專利範圍第10項的轉壓器,其中該第一電晶體、該第二電晶體係為n通道金氧半電晶體,該第七電晶體係一第七n通道金氧半電晶體。
- 如申請專利範圍第8項的轉壓器,其中該開關電路包含有:一第三電晶體,其具有一第三第一端、一第三第二端與一第三控制端,該第三第一端耦接該第一連接端,該第三控制端耦接該第二連接端,該第三第二端耦接該第三連接端;以及一第四電晶體,其具有一第四第一端、一第四第二端與一第四控制端,該第四第一端耦接該第二連接端,該第四控制端耦接該第一連接端,該第四第二端耦接該第四連接端。
- 如申請專利範圍第8項的轉壓器,其中該第二電流電路包含有:一第五電晶體,其具有一第五第一端、一第五第二端與一第五控制端,該第五控制端耦接至該第二電流鏡以接收該第二電流鏡輸出的一第二偏壓,該第五第二端耦接該第二電壓,該第五第一端耦接該第一電流端;以及一第六電晶體,其具有一第六第一端、一第六第二端與一第六控制端,該第六控制端耦接該第二偏壓,該第六第二端耦接該第二電壓,該第六第一端耦接該第二電流端。
- 如申請專利範圍第14項的轉壓器,其中該第五電晶體、該第六電晶體係為n通道金氧半電晶體;該第二電流鏡包括一第八n通道金氧半電晶體,其閘極與汲極連接至一第二電流源與該第五控制端,其源極接收該第二電壓。
- 如申請專利範圍第14項的轉壓器,其中該第五電晶體、該第六電晶體係為p通道金氧半電晶體;該第二電流鏡包括一第八p通道金氧半電晶體,其閘極與汲極連接至一第二電流源與該第五控制端,其源極接收該第二電壓。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099117959A TWI410048B (zh) | 2010-06-03 | 2010-06-03 | 轉壓器 |
US13/104,133 US8742821B2 (en) | 2010-06-03 | 2011-05-10 | Level shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099117959A TWI410048B (zh) | 2010-06-03 | 2010-06-03 | 轉壓器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201145827A TW201145827A (en) | 2011-12-16 |
TWI410048B true TWI410048B (zh) | 2013-09-21 |
Family
ID=45063990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099117959A TWI410048B (zh) | 2010-06-03 | 2010-06-03 | 轉壓器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8742821B2 (zh) |
TW (1) | TWI410048B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI502870B (zh) * | 2013-04-11 | 2015-10-01 | Ili Technology Corp | Voltage conversion device |
CN103730150B (zh) * | 2014-01-07 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 一种电平移位电路 |
TWI591968B (zh) * | 2015-02-12 | 2017-07-11 | 瑞鼎科技股份有限公司 | 應用於顯示裝置之位準移位器電路 |
GB2551205B (en) * | 2016-06-10 | 2020-05-06 | Etl Systems Ltd | A self-optimising RF amplifier |
US10063219B1 (en) * | 2017-07-28 | 2018-08-28 | Qualcomm Incorporated | Augmented intermediate voltage generator based core to pad level shifter |
CN109327218B (zh) * | 2017-07-31 | 2020-12-25 | 深圳市中兴微电子技术有限公司 | 一种电平移位电路和集成电路芯片 |
US10103732B1 (en) * | 2017-10-04 | 2018-10-16 | Synopsys, Inc. | Low power voltage level shifter circuit |
DE112021003980T5 (de) * | 2020-07-31 | 2023-06-01 | Microchip Technology Incorporated | Multi-bias-modus-stromzufuhrschaltung, konfigurieren einer multi-bias-modus-stromzufuhrschaltung, berührungserfassungssysteme, die eine multi-bias-modus-stromzufuhrschaltung einschliessen, und zugehörige systeme, verfahren und vorrichtungen |
TWI747790B (zh) * | 2021-05-12 | 2021-11-21 | 友達光電股份有限公司 | 位準移位器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6791391B2 (en) * | 2001-07-16 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Level shifting circuit |
US7414453B2 (en) * | 2004-04-21 | 2008-08-19 | Fujitsu Limited | Level conversion circuit |
US7446566B1 (en) * | 2007-10-16 | 2008-11-04 | Freescale Semiconductor, Inc. | Level shifter |
TW200847627A (en) * | 2007-03-31 | 2008-12-01 | Sandisk 3D Llc | Level shifter circuit incorporating transistor snap-back protection |
US20090058493A1 (en) * | 2007-08-31 | 2009-03-05 | Matthias Arnold | Signal Level Converter |
US7592849B2 (en) * | 2006-03-17 | 2009-09-22 | Stmicroelectronics, S.R.L. | Level shifter for semiconductor memory device implemented with low-voltage transistors |
US7663423B1 (en) * | 2008-09-18 | 2010-02-16 | Ili Technology Corp. | Level shift circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04277920A (ja) * | 1991-03-06 | 1992-10-02 | Nec Corp | レベルシフト回路 |
JP2993462B2 (ja) * | 1997-04-18 | 1999-12-20 | 日本電気株式会社 | 出力バッファ回路 |
FR2797119B1 (fr) * | 1999-07-30 | 2001-08-31 | St Microelectronics Sa | Dispositif de commande d'un commutateur haute tension de type translateur |
FR2797118B1 (fr) * | 1999-07-30 | 2001-09-14 | St Microelectronics Sa | Dispositif de commande d'un commutateur haute tension de type translateur |
US6731273B2 (en) * | 2000-06-27 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Level shifter |
US6980194B2 (en) * | 2002-03-11 | 2005-12-27 | Mitsubishi Denki Kabushiki Kaisha | Amplitude conversion circuit for converting signal amplitude |
US6642769B1 (en) * | 2002-07-23 | 2003-11-04 | Faraday Technology Corporation | High speed voltage level shifter with a low input voltage |
US6774698B1 (en) * | 2003-01-30 | 2004-08-10 | Agere Systems Inc. | Voltage translator circuit for a mixed voltage circuit |
US7068074B2 (en) * | 2004-06-30 | 2006-06-27 | Agere Systems Inc. | Voltage level translator circuit |
JP4610381B2 (ja) * | 2005-03-16 | 2011-01-12 | パナソニック株式会社 | レベルシフト回路及びレベルシフト装置 |
US7397279B2 (en) * | 2006-01-27 | 2008-07-08 | Agere Systems Inc. | Voltage level translator circuit with wide supply voltage range |
JP2007306042A (ja) * | 2006-05-08 | 2007-11-22 | Sony Corp | レベル変換回路及びこれを用いた入出力装置 |
-
2010
- 2010-06-03 TW TW099117959A patent/TWI410048B/zh active
-
2011
- 2011-05-10 US US13/104,133 patent/US8742821B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6791391B2 (en) * | 2001-07-16 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Level shifting circuit |
US7414453B2 (en) * | 2004-04-21 | 2008-08-19 | Fujitsu Limited | Level conversion circuit |
US7592849B2 (en) * | 2006-03-17 | 2009-09-22 | Stmicroelectronics, S.R.L. | Level shifter for semiconductor memory device implemented with low-voltage transistors |
TW200847627A (en) * | 2007-03-31 | 2008-12-01 | Sandisk 3D Llc | Level shifter circuit incorporating transistor snap-back protection |
US20090058493A1 (en) * | 2007-08-31 | 2009-03-05 | Matthias Arnold | Signal Level Converter |
US7446566B1 (en) * | 2007-10-16 | 2008-11-04 | Freescale Semiconductor, Inc. | Level shifter |
US7663423B1 (en) * | 2008-09-18 | 2010-02-16 | Ili Technology Corp. | Level shift circuit |
Also Published As
Publication number | Publication date |
---|---|
US8742821B2 (en) | 2014-06-03 |
TW201145827A (en) | 2011-12-16 |
US20110298519A1 (en) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI410048B (zh) | 轉壓器 | |
JP5106186B2 (ja) | ドライバ回路 | |
JP4768300B2 (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
KR100734939B1 (ko) | 액정표시장치의 소스 구동회로 및 소스 구동 방법 | |
US8629706B2 (en) | Power switch and operation method thereof | |
JP2006054886A (ja) | ロー漏洩電流を持つレベルシフタ | |
US8618861B2 (en) | Level shifter | |
JPH10322192A (ja) | レベル変換回路 | |
JP4958434B2 (ja) | 電圧選択回路 | |
US7262651B2 (en) | Differential input buffer circuit with rail-to-rail input range | |
JP2738335B2 (ja) | 昇圧回路 | |
TWI422154B (zh) | 轉壓器與相關裝置 | |
WO2004077674A1 (ja) | 半導体装置 | |
KR100290186B1 (ko) | 반도체 집적 회로 | |
JP4724575B2 (ja) | レベル変換回路 | |
WO2023073904A1 (ja) | レベルシフト回路 | |
US6426658B1 (en) | Buffers with reduced voltage input/output signals | |
JP2871551B2 (ja) | 信号レベル変換回路 | |
TWI231648B (en) | High output voltage transfer apparatus | |
JP2003198358A (ja) | レベルシフト回路 | |
US10763849B2 (en) | Semiconductor integrated circuit | |
TWI395403B (zh) | 轉壓器 | |
KR100705292B1 (ko) | 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로 | |
JP4500153B2 (ja) | 出力バッファ回路 | |
JP3077664B2 (ja) | 入力回路 |