JP4500153B2 - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP4500153B2 JP4500153B2 JP2004320944A JP2004320944A JP4500153B2 JP 4500153 B2 JP4500153 B2 JP 4500153B2 JP 2004320944 A JP2004320944 A JP 2004320944A JP 2004320944 A JP2004320944 A JP 2004320944A JP 4500153 B2 JP4500153 B2 JP 4500153B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- output
- buffer
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
ところで、半導体集積装置などに使用される電子回路として、出力バッファ回路が知られている。このような出力バッファ回路において、常なる課題である、貫通電流及び不要輻射を低減した上で、出力負荷が増大した場合にも、入力から出力までの応答時間及び出力の遷移時間が、極端に大きくならないものが知られている(例えば、特許文献1を参照)。
図8(a)に示すように、時刻t1において、入力信号Inの電位が「L」レベルから「H」レベルに遷移すると、P型MOSトランジスタP3はオフし、N型MOSトランジスタN3はオンする。N型MOSトランジスタN3のオンにより、ノードA2の電位は速やかに「L」レベルとなり(図8(c)参照)、N型MOSトランジスタN1及びN2はオフする。
そして、時刻t2〜時刻t3において、ノードA3の電位は「L」レベルから「H」レベルに向けて上昇していく(図8(d)参照)。さらに、時刻t3〜時刻t4において、ノードA3の電位は上昇するので、N型MOSトランジスタN4は次第にオンする。
ここで、図8(f)は、P型MOSトランジスタP1から出力負荷へと流れ出る電流Ivddを示し、図8(g)は、出力負荷からN型MOSトランジスタN1へと流れ込む電流Ivssを示している。
なお、入力信号Inの電位が「H」レベルから「L」レベルに遷移する際には、MOSトランジスタP1、N1など、対になる各MOSトランジスタの動作が逆となり、電位の極性が各々反転するだけであり、回路動作は上記の場合と同様である。
また、出力段のMOSトランジスタが完全にオン状態になる所定の時間経過は、出力負荷とは無関係なため、出力負荷が増大した場合にも、入力から出力までの応答時間及び出力の遷移時間が極端に大きくならないという、特長も併せ持っている。
すなわち、請求項1に係る発明は、出力信号を出力する出力段バッファと、入力信号を入力し、前記出力段バッファを駆動するプリバッファと、前記プリバッファが前記出力段バッファへ出力する信号に基づいて、前記プリバッファへの入力信号を制御する制御回路と、を備え、前記プリバッファは、前記出力段バッファへ出力する信号に基づいて、その駆動能力が段階的に変化するものである。
請求項2に係る発明は、請求項1に記載の出力バッファ回路において、前記制御回路は、前記入力信号の遷移開始時には、前記プリバッファが前記出力段バッファへ出力する信号を緩やかに遷移させ、前記入力信号の遷移開始時から所定の時間経過後には、前記プリバッファが前記出力段バッファへ出力する信号を速やかに遷移させるように、前記プリバッファへの入力信号を制御するようになっている。
請求項4に係る発明は、請求項2または請求項3に記載の出力バッファ回路において、前記プリバッファの出力側と前記制御回路の制御端子との間に設け、前記入力信号の入力から前記出力信号の出力までの応答時間および出力の遷移時間を所望の値に設定する回路を、さらに備えている。
また、本発明では、出力段トランジスタのゲート電圧の遷移が停滞しないよう制御することにより、入力信号が高速な場合、及び出力段MOSトランジスタの駆動能力に対して出力負荷が小さな場合にも、入力から出力までの応答時間及び出力遷移時間を速くすることができる。
(第1実施形態)
図1は、本発明の出力バッファ回路の第1実施形態の構成を示す回路図である。
この第1実施形態は、図1に示すように、出力段バッファ1と、この出力段バッファ1を駆動するプリバッファ2、3と、プリバッファ2、3が出力段バッファ1へ出力する信号に基づいてプリバッファ2、3への入力信号を制御する制御回路4、5と、入力信号Inが入力される入力端子6と、出力信号Outを取り出すための出力端子7と、を備えている。
すなわち、MOSトランジスタP1は、ソースに高い電源電圧VDDが供給されるようになっており、ドレインがMOSトランジスタN1のドレインに接続され、その共通接続部が出力端子7に接続されている。また、MOSトランジスタN1は、ソースに低い電源電圧VSSが供給されるようになっている。さらに、MOSトランジスタP1,N1の各ゲートには、プリバッファ2、3の各出力信号が供給されるようになっている。
このため、プリバッファ2は、図1に示すように、P型MOSトランジスタP2と、これとは極性の異なるN型MOSトランジスタN3とからなり、これらが直列に接続され、その共通接続部がMOSトランジスタP1のゲートに接続されている。
すなわち、MOSトランジスタP3は、ソースに高い電源電圧VDDが供給されるようになっており、ドレインがMOSトランジスタN2のドレインに接続され、その共通接続部がMOSトランジスタN1のゲートに接続されている。また、MOSトランジスタN2は、ソースに低い電源電圧VSSが供給されるようになっている。さらに、MOSトランジスタP3のゲートには、入力信号Inを制御回路5で制御した信号が供給され、MOSトランジスタN2のゲートには、入力信号Inが供給されるようになっている。
このため、制御回路4は、図1に示すように、P型MOSトランジスタP4と、これとは極性の異なるN型MOSトランジスタN5とからなり、これらが並列に接続された電子スイッチからなる。そして、並列回路の一端側に入力信号Inが供給され、その他端側から出力される出力信号は、MOSトランジスタN3のゲートに供給されるようになっている。さらに、MOSトランジスタP4,N5の各ゲートにはプリバッファ2の出力信号が供給され、MOSトランジスタP4,N5の導通制御が行われるようになっている。
図2(a)に示すように、時刻t1において、入力信号Inの電位が「L」レベルから「H」レベルに遷移すると、P型MOSトランジスタP2はオフし、N型MOSトランジスタN2はオンする。N型MOSトランジスタN2のオンにより、ノードAN1の電位は速やかに「L」レベルとなり(図2(c)参照)、N型MOSトランジスタN1及びN4はオフし、P型MOSトランジスタP5はオンする。
そして、時刻t3になると、ノードAP1の電位が、P型MOSトランジスタP4の閾値電圧(絶対値)を超えるので、P型MOSトランジスタP4はオンになる。P型MOSトランジスタP4のオンにより、入力信号Inの電位である「H」レベルは低下することなく伝播するため、図2(d)に示すように、ノードAP2の電位は速やかに「H」レベルまで上昇する。
ここで、図2(g)は、P型MOSトランジスタP1から出力負荷へと流れ出る電流Ivddを示し、図2(h)は、出力負荷からN型MOSトランジスタN1へと流れ込む電流Ivssを示している。
なお、上記では、入力信号Inの電位が「L」レベルから「H」レベルに遷移する場合について説明した。これに対して、入力信号Inの電位が「H」レベルから「L」レベルに遷移する場合には、MOSトランジスタP1、N1など、対になる各MOSトランジスタの動作が逆となり、電位の極性が各々反転するだけであり、回路動作は上記の場合と同様である。
このため、第1実施形態によれば、入力信号が高速な場合、及び出力段のMOSトランジスタの駆動能力に対して出力負荷が小さな場合に、入力から出力までの応答時間及び出力の遷移時間の増加を抑制できる。
また、第1実施形態によれば、従来回路の特長であった、貫通電流及び不要輻射の低減、及び出力負荷が増大した際にも、応答時間及び遷移時間が極端に増加しない特長は失われていない。
図3は、本発明の出力バッファ回路の第2実施形態の構成を示す回路図である。
この第2実施形態は、図1に示す第1実施形態の構成と基本的に同一であり、図1に示す制御回路4、5を、図3に示す制御回路4A、5Aに置き換えたものである。
すなわち、図3に示すように、制御回路4Aは、それを構成するMOSトランジスタN5のゲートに高い電源電圧VDDを供給するようにし、制御回路5Aは、それを構成するMOSトランジスタP5のゲートに低い電源電圧VSSを供給するようにした。すなわち、MOSトランジスタN5,P5の各ゲートを電源端子に接続するようにした。そして、これらの点が、第1実施形態の制御回路4、5とその構成が異なる点である。
このような構成から第2実施形態の動作は、上記の第1実施形態の動作と同様であるので、その動作の説明は省略する。また、第2実施形態によれば、上記の第1実施形態と同様の効果を実現できる。
図4は、本発明の出力バッファ回路の第3実施形態の構成を示す回路図である。
この第3実施形態は、図4に示すように、出力段バッファ1と、この出力段バッファ1を駆動するプリバッファ2、3と、プリバッファ2、3が出力段バッファ1へ出力する信号に基づいてプリバッファ2、3への入力信号を制御する制御回路4、5と、プリバッファ2、3の各出力側と制御回路4、5の各制御端子との間に設けた遅延回路8、9と、入力信号Inが入力される入力端子6と、出力信号Outを取り出すための出力端子7と、を備えている。
遅延回路8は、プリバッファ2のN型MOSトランジスタN3を半オン状態から完全にオン状態にするための時間を、所定の時間だけ遅延させる回路である。
また、遅延回路9は、プリバッファ3のP型MOSトランジスタP3を半オン状態から完全にオン状態にするための時間を、所定の時間だけ遅延させる回路である。
このため、遅延回路9は、ノードAN2とP型MOSトランジスタP5及びN型MOSトランジスタN4のゲート間に設けるようにし、そのMOSトランジスタP5、N4のゲートをノードAN3とした。
遅延回路8は、図5に示すように、P型MOSトランジスタP6と、ダイオード接続されるP型MOSトランジスタP7を直列に複数個接続した遅延素子81と、から構成される。
P型MOSトランジスタP6は、ゲートが入力端子6に接続され、ソースに高い電源電圧VDDが供給され、ドレインがノードAP3(MOSトランジスタP4,N5の各ゲート)に接続されるようになっている。遅延素子81は、その一端側(入力側)がノードAP1(MOSトランジスタP1のゲート)に接続され、その他端側(出力側)がノードAP3に接続されるようになっている。
遅延回路9は、図6に示すように、N型MOSトランジスタN6と、ダイオード接続されるN型MOSトランジスタN7を直列に複数個接続した遅延素子91と、から構成される。
ここで、遅延回路8、9は、図5および図6に示すようにMOSトランジスタの組み合わせにより構成したが、これに代えて、抵抗素子、あるいは抵抗素子と容量素子によって構成するようにしても良い。
図5において、MOSトランジスタP6のゲートに供給される入力信号Inの電位が「H」レベルから「L」レベルに遷移すると、P型MOSトランジスタP6がオンし、ノードAP3の電位は「H」レベルに遷移する。一方、入力信号Inの電位が「L」レベルから「H」レベルに遷移すると、P型MOSトランジスタP6がオフし、ノードAP3の電位は「H」レベルを保持する。このとき、ノードAP1の電位は「H」レベルであるが、図4中のN型MOSトランジスタN3は半オン状態になるため、「H」レベルから徐々に下降する。
図6において、MOSトランジスタN6のゲートに供給される入力信号Inの電位が「L」レベルから「H」レベルに遷移すると、N型MOSトランジスタN6がオンし、ノードAN3の電位は「L」レベルに遷移する。一方、入力信号Inの電位が「H」レベルから「L」レベルに遷移すると、N型MOSトランジスタN6がオフし、ノードAN3の電位は「L」レベルを保持する。このとき、ノードAN1の電位は「L」レベルであるが、図4中のP型MOSトランジスタP3は半オン状態になるため、「L」レベルから徐々に上昇する。
以上説明したように、第3実施形態では、図1に示す第1実施形態の構成に、遅延回路8、9をさらに追加するようにしたので、制御回路4、5が制御する際の入力から出力までの応答時間及び出力の遷移時間を、所望の値に定めることが可能になる。
N1〜N7 N型MOSトランジスタ
1 出力段バッファ
2、3 プリバッファ
4、5 制御回路
6 入力端子
7 出力端子
8、9 遅延回路
Claims (6)
- 出力信号を出力する出力段バッファと、
入力信号を入力し、前記出力段バッファを駆動するプリバッファと、
前記プリバッファが前記出力段バッファへ出力する信号に基づいて、前記プリバッファへの入力信号を制御する制御回路と、を備え、
前記プリバッファは、前記出力段バッファへ出力する信号に基づいて、その駆動能力が段階的に変化することを特徴とする出力バッファ回路。 - 前記制御回路は、前記入力信号の遷移開始時には、前記プリバッファが前記出力段バッファへ出力する信号を緩やかに遷移させ、前記入力信号の遷移開始時から所定の時間経過後には、前記プリバッファが前記出力段バッファへ出力する信号を速やかに遷移させるように、前記プリバッファへの入力信号を制御することを特徴とする請求項1に記載の出力バッファ回路。
- 出力信号を出力する出力段バッファと、
入力信号を入力し、前記出力段バッファを駆動するプリバッファと、
前記プリバッファが前記出力段バッファへ出力する信号に基づいて、前記プリバッファへの入力信号を制御する制御回路と、を備え、
前記制御回路は、前記入力信号の遷移開始時には、前記プリバッファが前記出力段バッファへ出力する信号を緩やかに遷移させ、前記入力信号の遷移開始時から所定の時間経過後には、前記プリバッファが前記出力段バッファへ出力する信号を速やかに遷移させるように、前記プリバッファへの入力信号を制御することを特徴とする出力バッファ回路。 - 前記プリバッファの出力側と前記制御回路の制御端子との間に設け、前記入力信号の入力から前記出力信号の出力までの応答時間および出力の遷移時間を所望の値に設定する回路を、さらに備えたことを特徴とする請求項2または請求項3に記載の出力バッファ回路。
- 第1のMOSトランジスタを有する出力段バッファと、
第2のMOSトランジスタ、および前記第2のMOSトランジスタと直列に接続され、前記第2のMOSトランジスタとは極性が異なる第3のトランジスタを有するプリバッファと、
第4のMOSトランジスタ、および前記第4のMOSトランジスタと並列に接続され、前記第4のMOSトランジスタとは極性が異なる第5のMOSトランジスタがスイッチを構成し、前記プリバッファの入力電圧を制御する制御回路とを備え、
入力端子が、前記第2のMOSトランジスタのゲートに接続されるとともに、前記スイッチを介して前記第3のMOSトランジスタのゲートに接続され、
前記第2及び第3のMOSトランジスタの接続点が、前記第1のMOSトランジスタのゲートに接続されるとともに、前記第4及び第5のMOSトランジスタの各ゲートに接続され、
かつ、前記第1 のMOSトランジスタのドレインが出力端子に接続されていることを特徴とする出力バッファ回路。 - 第1のMOSトランジスタを有する出力段バッファと、
第2のMOSトランジスタ、および前記第2のMOSトランジスタと直列に接続され、前記第2のMOSトランジスタとは極性が異なる第3のトランジスタを有するプリバッファと、
第4のMOSトランジスタ、および前記第4のMOSトランジスタと並列に接続され、前記第4のMOSトランジスタとは極性が異なる第5のMOSトランジスタがスイッチを構成し、前記プリバッファの入力電圧を制御する制御回路とを備え、
入力端子が、前記第2のMOSトランジスタのゲートに接続されるとともに、前記スイッチを介して前記第3のMOSトランジスタのゲートに接続され、
前記第2及び第3のMOSトランジスタの接続点が、前記第1のMOSトランジスタのゲートに接続されるとともに、前記第4のMOSトランジスタのゲートに接続され、
前記第5のMOSトランジスタのゲートが電源端子に接続され、
かつ、前記第1のMOSトランジスタのドレインが出力端子に接続されていることを特徴とする出力バッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320944A JP4500153B2 (ja) | 2004-11-04 | 2004-11-04 | 出力バッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004320944A JP4500153B2 (ja) | 2004-11-04 | 2004-11-04 | 出力バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006135526A JP2006135526A (ja) | 2006-05-25 |
JP4500153B2 true JP4500153B2 (ja) | 2010-07-14 |
Family
ID=36728687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004320944A Expired - Fee Related JP4500153B2 (ja) | 2004-11-04 | 2004-11-04 | 出力バッファ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4500153B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111524542B (zh) * | 2019-02-01 | 2022-04-01 | 华邦电子股份有限公司 | 缓冲输出电路及其驱动方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62276921A (ja) * | 1986-05-26 | 1987-12-01 | Mitsubishi Electric Corp | ドライバ−回路 |
JPH02166915A (ja) * | 1988-11-09 | 1990-06-27 | Ncr Corp | 負荷反応遷移制御付バツフア回路 |
JPH06209251A (ja) * | 1992-08-31 | 1994-07-26 | Sgs Thomson Microelectron Inc | 出力ドライバ回路 |
JPH0856147A (ja) * | 1994-04-22 | 1996-02-27 | Sgs Thomson Microelettronica Spa | 出力バッファ電流スリューレート制御集積回路 |
JPH08293772A (ja) * | 1995-04-19 | 1996-11-05 | Mitsubishi Electric Corp | 出力バッファ回路 |
-
2004
- 2004-11-04 JP JP2004320944A patent/JP4500153B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62276921A (ja) * | 1986-05-26 | 1987-12-01 | Mitsubishi Electric Corp | ドライバ−回路 |
JPH02166915A (ja) * | 1988-11-09 | 1990-06-27 | Ncr Corp | 負荷反応遷移制御付バツフア回路 |
JPH06209251A (ja) * | 1992-08-31 | 1994-07-26 | Sgs Thomson Microelectron Inc | 出力ドライバ回路 |
JPH0856147A (ja) * | 1994-04-22 | 1996-02-27 | Sgs Thomson Microelettronica Spa | 出力バッファ電流スリューレート制御集積回路 |
JPH08293772A (ja) * | 1995-04-19 | 1996-11-05 | Mitsubishi Electric Corp | 出力バッファ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006135526A (ja) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI577133B (zh) | 輸出/輸入電路 | |
US20120032714A1 (en) | Output driver device for integrated circuit | |
TWI410048B (zh) | 轉壓器 | |
US20070164789A1 (en) | High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting | |
JP2004328443A (ja) | 半導体装置 | |
US20100207595A1 (en) | Output buffer circuit | |
US20180069537A1 (en) | Level shift circuit and semiconductor device | |
JP5611118B2 (ja) | 半導体集積回路 | |
JP4500153B2 (ja) | 出力バッファ回路 | |
JP5015029B2 (ja) | 昇圧回路に用いられる電流制御回路 | |
US7557618B1 (en) | Conditioning logic technology | |
JPH0786897A (ja) | バッファ回路 | |
JP3684210B2 (ja) | Cmos出力バッファー回路 | |
JP2008072197A (ja) | 半導体集積回路装置 | |
KR20030065387A (ko) | 논리회로 및 반도체장치 | |
US7005910B2 (en) | Feed-forward circuit for reducing delay through an input buffer | |
JP7152681B2 (ja) | 半導体集積回路装置およびレベルシフタ回路 | |
JP7361474B2 (ja) | 入力回路 | |
JP5689778B2 (ja) | 入力回路 | |
JP2005073423A (ja) | モータ駆動装置 | |
JP3699078B2 (ja) | 半導体集積回路 | |
KR100642637B1 (ko) | 신호 구동 회로 | |
KR100673697B1 (ko) | 출력 드라이버 | |
JP2017028370A (ja) | ドライバ回路及びそれを備えたデジタルアンプ | |
JP2006086905A (ja) | スルーレート調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4500153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |