TWI502870B - Voltage conversion device - Google Patents

Voltage conversion device Download PDF

Info

Publication number
TWI502870B
TWI502870B TW102112860A TW102112860A TWI502870B TW I502870 B TWI502870 B TW I502870B TW 102112860 A TW102112860 A TW 102112860A TW 102112860 A TW102112860 A TW 102112860A TW I502870 B TWI502870 B TW I502870B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
output
input transistor
electrically connected
Prior art date
Application number
TW102112860A
Other languages
English (en)
Other versions
TW201440402A (zh
Inventor
Wei Chung Cheng
Shih Hsin Hsu
Lun Kai Chang
Original Assignee
Ili Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ili Technology Corp filed Critical Ili Technology Corp
Priority to TW102112860A priority Critical patent/TWI502870B/zh
Priority to US14/248,827 priority patent/US9400516B2/en
Publication of TW201440402A publication Critical patent/TW201440402A/zh
Application granted granted Critical
Publication of TWI502870B publication Critical patent/TWI502870B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Description

電壓轉換裝置
本發明是有關於一種轉換裝置，特別是指一種電壓轉換裝置。
參閱圖1及圖2，為習知一種三級架構的電壓轉換裝置，包含一第一級電路11、一第二級電路12，及一第三級電路13。
該第一級電路11用以接收並轉換一介於VDD~GND間且互補的輸入訊號DIN、DIP為一介於VDD~VNN間且互補的第一級輸出訊號D1、D1B。
該第二級電路12用以接收並轉換該第一級輸出訊號D1、D1B為一介於GND~VNN間且互補的第二級輸出訊號D2、D2B。
該第三級電路13用以接收並轉換該第二級輸出訊號D2、D2B為一介於GND~VEE間且互補的輸出訊號OUT、OUTB。
以VDD=1.5V、GND=0V、VNN=-3V、VEE=-6V為例，直接進行電壓轉換的話，電路元件需承受的最大壓差為VDD-VEE(7.5V)，若分為三級轉換，如圖中所示依序 由輸入訊號DIN、DIP(1.5V~0V)轉換至第一級輸出訊號D1、D1B(1.5V~-3V)、第二級輸出訊號D2、D2B(0V~-3V)、輸出訊號OUT、OUTB(0V~-6V)，則電路元件所承受的最大壓差即降低為6V，可降低電路元件的耐壓範圍。
然而轉換級數愈多，電路耗電愈大，因此習知技術的多級轉換並不符合目前發展小功耗電路的趨勢。
因此，本發明之目的，即在提供一種可以減少轉換級數及降低功耗的電壓轉換裝置。
於是本發明電壓轉換裝置，由高至低接收一第一高電壓、一第二高電壓、一第一低電壓，及一第二低電壓，該電壓轉換裝置包含：一第一級電路及一第二級電路。
該第一級電路用以轉換一介於該第一高電壓與該第二高電壓間的差動電壓為一介於該第一高電壓與該第一低電壓間的第一級差動輸出訊號，該第一級差動輸出訊號包括一第一單端輸出電壓及一第二單端輸出電壓，且該第一單端輸出電壓互補於該第二單端輸出電壓。
該第二級電路用以轉換該第一級差動輸出訊號為一介於該第二高電壓與該第二低電壓間的輸出訊號，該輸出訊號包括一第一輸出電壓及一第二輸出電壓，且該第一輸出電壓互補於該第二輸出電壓，該第二級電路包括：一第一輸入電晶體、一第二輸入電晶體、一箝制模組、一第一輸出電晶體，及一第二輸出電晶體。
該第一輸入電晶體具有一接收該第二高電壓的第一端、一第二端，及一接收該第一單端輸出電壓的控制端。
該第二輸入電晶體具有一接收該第二高電壓的第一端、一第二端，及一接收該第二單端輸出電壓的控制端。
該箝制模組電連接該第一輸入電晶體的第二端及該第二輸入電晶體的第二端，用以分別箝制該第一輸入電晶體及該第二輸入電晶體的跨壓。
該第一輸出電晶體具有一電連接該箝制模組且輸出該第二輸出電壓的第一端、一電連接該第二低電壓的第二端，及一控制端。
該第二輸出電晶體具有一電連接該箝制模組及該第一輸出電晶體的控制端且輸出該第一輸出電壓的第一端、一電連接該第二低電壓的第二端，及一電連接該第一輸出電晶體的第一端的控制端。
2‧‧‧第一級電路
21‧‧‧箝制模組
MC1‧‧‧第一箝制電晶體
MC2‧‧‧第二箝制電晶體
MN1‧‧‧第一輸出電晶體
MN2‧‧‧第二輸出電晶體
MP1‧‧‧第一輸入電晶體
MP2‧‧‧第二輸入電晶體
3‧‧‧第二級電路
31‧‧‧箝制模組
MC3‧‧‧第一箝制電晶體
MC4‧‧‧第二箝制電晶體
MN3‧‧‧第一輸出電晶體
MN4‧‧‧第二輸出電晶體
MP3‧‧‧第一輸入電晶體
MP4‧‧‧第二輸入電晶體
DIP‧‧‧第一單端電壓
DIN‧‧‧第二單端電壓
DO‧‧‧第一單端輸出電壓
DOB‧‧‧第二單端輸出電壓
GND‧‧‧第二高電壓
OUT‧‧‧第一輸出電壓
OUTB‧‧‧第二輸出電壓
VDD‧‧‧第一高電壓
VNN‧‧‧第一低電壓
VEE‧‧‧第二低電壓
本發明之其他的特徵及功效，將於參照圖式的較佳實施例詳細說明中清楚地呈現，其中：圖1是習知一種電壓轉換裝置的電壓分級示意圖；圖2是該習知電壓轉換裝置的電路示意圖；圖3是本發明電壓轉換裝置之一較佳實施例的電壓分級示意圖；及圖4是該較佳實施例的電路示意圖。
參閱圖3與圖4，本發明電壓轉換裝置之較佳實施例由高至低接收一第一高電壓VDD、一第二高電壓GND、一第一低電壓VNN，及一第二低電壓VEE。
該電壓轉換裝置包含一第一級電路2及一第二級電路3。
該第一級電路2用以轉換一介於該第一高電壓VDD與該第二高電壓GND間的差動電壓為一介於該第一高電壓VDD與該第一低電壓VNN間的第一級差動輸出訊號，該差動電壓包括一第一單端電壓DIP及一第二單端電壓DIN，且該第一單端電壓DIP互補於該第二單端電壓DIN，該第一級差動輸出訊號包括一第一單端輸出電壓DO及一第二單端輸出電壓DOB，且該第一單端輸出電壓DO互補於該第二單端輸出電壓DOB。
該第一級電路2包括：一第一輸入電晶體MP1、一第二輸入電晶體MP2、一箝制模組21、一第一輸出電晶體MN1，及一第二輸出電晶體MN2。
該第一輸入電晶體MP1具有一接收該第一高電壓VDD的第一端、一第二端，及一接收該第二單端電壓DIN的控制端。
該第二輸入電晶體MP2具有一接收該第一高電壓VDD的第一端、一第二端，及一接收該第一單端電壓DIP的控制端。
該箝制模組21電連接該第一輸入電晶體MP1 的第二端及該第二輸入電晶體MP2的第二端，用以分別箝制該第一輸入電晶體MP1及該第二輸入電晶體MP2的跨壓，且該箝制模組21具有：一第一箝制電晶體MC1及一第二箝制電晶體MC2。
該第一箝制電晶體MC1具有一電連接該第一輸入電晶體MP1的第二端的第一端、一第二端，及一電連接一第一偏壓的控制端。
該第二箝制電晶體MC2具有一電連接該第二輸入電晶體MP2的第二端的第一端、一第二端，及一電連接該第一偏壓的控制端。
於本實施例中，直接使用該第二高電壓GND作為該第一偏壓以提供該第一箝制電晶體MC1、該第二箝制電晶體MC2導通電壓，但不限於此。
該第一輸出電晶體MN1具有一電連接該第一箝制電晶體MC1的第二端且輸出該第一單端輸出電壓DO的第一端、一電連接該第一低電壓VNN的第二端，及一控制端。
該第二輸出電晶體MN2具有一電連接該第二箝制電晶體MC2的第二端及該第一輸出電晶體MN1的控制端且輸出該第二單端輸出電壓DOB的第一端、一電連接該第一低電壓VNN的第二端，及一電連接該第一輸出電晶體MN1的第一端的控制端。
於本實施例中，該第一輸入電晶體MP1、該第二輸入電晶體MP2為低壓元件，且該第一箝制電晶體MC1 、該第二箝制電晶體MC2、該第一輸出電晶體MN1、該第二輸出電晶體MN2為中壓元件，但不限於此。
於本實施例中，該第一輸入電晶體MP1、該第二輸入電晶體MP2、該第一箝制電晶體MC1、該第二箝制電晶體MC2為P型金氧半場效電晶體，該第一輸出電晶體MN1、該第二輸出電晶體MN2為N型金氧半場效電晶體，但不限於此。
該第二級電路3用以轉換該第一級差動輸出訊號為一介於該第二高電壓GND與該第二低電壓VEE間的輸出訊號，該輸出訊號包括一第一輸出電壓OUT及一第二輸出電壓OUTB，且該第一輸出電壓OUT互補於該第二輸出電壓OUTB。
該第二級電路3包括：一第一輸入電晶體MP3、一第二輸入電晶體MP4、一箝制模組31、一第一輸出電晶體MN3，及一第二輸出電晶體MN4。
該第一輸入電晶體MP3具有一接收該第二高電壓GND的第一端、一第二端，及一接收該第一單端輸出電壓DO的控制端。
該第二輸入電晶體MP4具有一接收該第二高電壓GND的第一端、一第二端，及一接收該第二單端輸出電壓DOB的控制端。
該箝制模組31電連接該第一輸入電晶體MP3的第二端及該第二輸入電晶體MP4的第二端，用以分別箝制該第一輸入電晶體MP3及該第二輸入電晶體MP4的跨壓 ，且該箝制模組31具有：一第一箝制電晶體MC3及一第二箝制電晶體MC4。
該第一箝制電晶體MC3具有一電連接該第一輸入電晶體MP3的第二端的第一端、一第二端，及一電連接一第二偏壓的控制端。
該第二箝制電晶體MC4具有一電連接該第二輸入電晶體MP4的第二端的第一端、一第二端，及一電連接該第二偏壓的控制端。
於本實施例中，直接使用該第一低電壓VNN作為該第二偏壓以提供該第一箝制電晶體MC3、該第二箝制電晶體MC4導通電壓，但不限於此。
該第一輸出電晶體MN3具有一電連接該第一箝制電晶體MC3的第二端且輸出該第二輸出電壓OUTB的第一端、一電連接該第二低電壓VEE的第二端，及一控制端。
該第二輸出電晶體MN4具有一電連接該第二箝制電晶體MC4的第二端及該第一輸出電晶體MN3的控制端且輸出該第一輸出電壓OUT的第一端、一電連接該第二低電壓VEE的第二端，及一電連接該第一輸出電晶體MN3的第一端的控制端。
於本實施例中，該第一輸入電晶體MP3、該第二輸入電晶體MP4、該第一箝制電晶體MC3、該第二箝制電晶體MC4為P型金氧半場效電晶體，該第一輸出電晶體MN3、該第二輸出電晶體MN4為N型金氧半場效電晶體， 但不限於此。
一般使用時，以VDD=1.5V、GND=0V、VNN=-3V、VEE=-6V為例說明如下，為方便說明，以下忽略臨界電壓(Threshold voltage)。
此時該第一級電路2接收的該差動電壓範圍為VDD~GND(1.5V~0V)，輸出的該第一級差動輸出訊號電壓範圍為VDD~VNN間(1.5V~-3V)，由於使用該第二高電壓GND(0V)提供該第一箝制電晶體MC1、該第二箝制電晶體MC2導通電壓，可分別箝制圖4中P1、P2點的電壓於GND(0V)，因此可將該第一輸入電晶體MP1及該第二輸入電晶體MP2的跨壓限制在VDD-GND(1.5V)以下，所以可以進而使用低壓元件設計該第一輸入電晶體MP1及該第二輸入電晶體MP2而不會導致元件擊穿(breakdown)。
該第二級電路3接收電壓範圍為VDD~VNN間(1.5V~-3V)的該第一級差動輸出訊號，並輸出電壓範圍為GND~VEE(0V~-6V)的該輸出訊號，由於使用該第一低電壓VNN(-3V)提供該第一箝制電晶體MC3、該第二箝制電晶體MC4導通電壓，可分別箝制圖4中P3、P4點的電壓於VNN(-3V)，因此可將該第一輸入電晶體MP3及該第二輸入電晶體MP4的跨壓限制在VDD-VNN(4.5V)以下而不會導致元件擊穿。
經由以上的說明，可將本實施例的優點歸納如下：
一、藉由該第二級電路3的箝制模組31分別箝 制該第一輸入電晶體MP3及該第二輸入電晶體MP4的跨壓，可以分別降低該第一輸入電晶體MP3、該第二輸入電晶體MP4的控制端與第二端間的跨壓以避免被擊穿，故能在只使用兩級電路的情況下，即達成大幅度的電壓轉換，且由於將轉換級數由三級減少至兩級，可以減少電路功率消耗。
二、藉由該第一級電路2的箝制模組21分別箝制該第一輸入電晶體MP1及該第二輸入電晶體MP2的跨壓，可以分別降低該第一輸入電晶體MP1、該第二輸入電晶體MP2的控制端與第二端間的跨壓，所以可以使用低壓元件替代中壓或高壓元件來設計該第一輸入電晶體MP1及該第二輸入電晶體MP2，如此可進而減少電路面積，降低電路成本。
綜上所述，本發明電壓轉換裝置不僅可以減少轉換級數及降低功耗，還可以減少電路面積、降低電路成本，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧第一級電路
21‧‧‧箝制模組
MC1‧‧‧第一箝制電晶體
MC2‧‧‧第二箝制電晶體
MN1‧‧‧第一輸出電晶體
MN2‧‧‧第二輸出電晶體
MP1‧‧‧第一輸入電晶體
MP2‧‧‧第二輸入電晶體
3‧‧‧第二級電路
31‧‧‧箝制模組
MC3‧‧‧第一箝制電晶體
MC4‧‧‧第二箝制電晶體
MN3‧‧‧第一輸出電晶體
MN4‧‧‧第二輸出電晶體
MP3‧‧‧第一輸入電晶體
MP4‧‧‧第二輸入電晶體
DIP‧‧‧第一單端電壓
DIN‧‧‧第二單端電壓
DO‧‧‧第一單端輸出電壓
DOB‧‧‧第二單端輸出電壓
GND‧‧‧第二高電壓
OUT‧‧‧第一輸出電壓
OUTB‧‧‧第二輸出電壓
VDD‧‧‧第一高電壓
VNN‧‧‧第一低電壓
VEE‧‧‧第二低電壓

Claims (7)

  1. 一種電壓轉換裝置，由高至低接收一第一高電壓、一第二高電壓、一第一低電壓，及一第二低電壓，該電壓轉換裝置包含：一第一級電路，用以轉換一介於該第一高電壓與該第二高電壓間的差動電壓為一介於該第一高電壓與該第一低電壓間的第一級差動輸出訊號，該第一級差動輸出訊號包括一第一單端輸出電壓及一第二單端輸出電壓，且該第一單端輸出電壓互補於該第二單端輸出電壓；及一第二級電路，用以轉換該第一級差動輸出訊號為一介於該第二高電壓與該第二低電壓間的輸出訊號，該輸出訊號包括一第一輸出電壓及一第二輸出電壓，且該第一輸出電壓互補於該第二輸出電壓，該第二級電路包括：一第一輸入電晶體，具有一接收該第二高電壓的第一端、一第二端，及一接收該第一單端輸出電壓的控制端；一第二輸入電晶體，具有一接收該第二高電壓的第一端、一第二端，及一接收該第二單端輸出電壓的控制端；一箝制模組，電連接該第一輸入電晶體的第二端及該第二輸入電晶體的第二端，用以分別箝制該第一輸入電晶體及該第二輸入電晶體的跨壓； 一第一輸出電晶體，具有一電連接該箝制模組且輸出該第二輸出電壓的第一端、一電連接該第二低電壓的第二端，及一控制端；及一第二輸出電晶體，具有一電連接該箝制模組及該第一輸出電晶體的控制端且輸出該第一輸出電壓的第一端、一電連接該第二低電壓的第二端，及一電連接該第一輸出電晶體的第一端的控制端。
  2. 如請求項1所述的電壓轉換裝置，其中，該差動電壓包括一第一單端電壓及一第二單端電壓，且該第一單端電壓互補於該第二單端電壓；該第一級電路包括：一第一輸入電晶體，具有一接收該第一高電壓的第一端、一第二端，及一接收該第二單端電壓的控制端；一第二輸入電晶體，具有一接收該第一高電壓的第一端、一第二端，及一接收該第一單端電壓的控制端；一箝制模組，電連接該第一輸入電晶體的第二端及該第二輸入電晶體的第二端，用以分別箝制該第一輸入電晶體及該第二輸入電晶體的跨壓；一第一輸出電晶體，具有一電連接該箝制模組且輸出該第一單端輸出電壓的第一端、一電連接該第一低電壓的第二端，及一控制端；及一第二輸出電晶體，具有一電連接該箝制模組及該第一輸出電晶體的控制端且輸出該第二單端輸出電壓的第一端、一電連接該第一低電壓的第二端，及一電連 接該第一輸出電晶體的第一端的控制端。
  3. 如請求項2所述的電壓轉換裝置，其中，該第一級電路的箝制模組具有：一第一箝制電晶體，具有一電連接該第一輸入電晶體的第二端的第一端、一電連接該第一輸出電晶體的第一端的第二端，及一電連接一第一偏壓的控制端；及一第二箝制電晶體，具有一電連接該第二輸入電晶體的第二端的第一端、一電連接該第二輸出電晶體的第一端的第二端，及一電連接該第一偏壓的控制端。
  4. 如請求項3所述的電壓轉換裝置，其中，於該第一級電路中：該第一輸入電晶體、該第二輸入電晶體為低壓元件；該第一箝制電晶體、該第二箝制電晶體、該第一輸出電晶體、該第二輸出電晶體為中壓元件。
  5. 如請求項3所述的電壓轉換裝置，其中，於該第一級電路中：該第一輸入電晶體、該第二輸入電晶體、該第一箝制電晶體、該第二箝制電晶體為P型金氧半場效電晶體；該第一輸出電晶體、該第二輸出電晶體為N型金氧半場效電晶體。
  6. 如請求項1所述的電壓轉換裝置，其中，該第二級電路的箝制模組具有： 一第一箝制電晶體，具有一電連接該第一輸入電晶體的第二端的第一端、一電連接該第一輸出電晶體的第一端的第二端，及一電連接一第二偏壓的控制端；及一第二箝制電晶體，具有一電連接該第二輸入電晶體的第二端的第一端、一電連接該第二輸出電晶體的第一端的第二端，及一電連接該第二偏壓的控制端。
  7. 如請求項6所述的電壓轉換裝置，其中，於該第二級電路中：該第一輸入電晶體、該第二輸入電晶體、該第一箝制電晶體、該第二箝制電晶體為P型金氧半場效電晶體；該第一輸出電晶體、該第二輸出電晶體為N型金氧半場效電晶體。
TW102112860A 2013-04-11 2013-04-11 Voltage conversion device TWI502870B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102112860A TWI502870B (zh) 2013-04-11 2013-04-11 Voltage conversion device
US14/248,827 US9400516B2 (en) 2013-04-11 2014-04-09 Voltage converting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102112860A TWI502870B (zh) 2013-04-11 2013-04-11 Voltage conversion device

Publications (2)

Publication Number Publication Date
TW201440402A TW201440402A (zh) 2014-10-16
TWI502870B true TWI502870B (zh) 2015-10-01

Family

ID=51686356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112860A TWI502870B (zh) 2013-04-11 2013-04-11 Voltage conversion device

Country Status (2)

Country Link
US (1) US9400516B2 (zh)
TW (1) TWI502870B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113796B1 (fr) * 2020-08-31 2023-01-13 St Microelectronics Grenoble 2 Dispositif et procédé de décalage de niveau
CN113346892B (zh) * 2021-06-04 2023-08-08 合肥中感微电子有限公司 一种电平移动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200723678A (en) * 2005-08-04 2007-06-16 Univ California Origami cascaded topology for analog and mixed-signal applications
TW201014177A (en) * 2008-09-18 2010-04-01 Ili Technology Corp Level shift circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539334A (en) * 1992-12-16 1996-07-23 Texas Instruments Incorporated Method and apparatus for high voltage level shifting
JP2000174576A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd 可変利得増幅器
FR2797119B1 (fr) * 1999-07-30 2001-08-31 St Microelectronics Sa Dispositif de commande d'un commutateur haute tension de type translateur
FR2797118B1 (fr) * 1999-07-30 2001-09-14 St Microelectronics Sa Dispositif de commande d'un commutateur haute tension de type translateur
US7956641B1 (en) * 2005-04-28 2011-06-07 Cypress Semiconductor Corporation Low voltage interface circuit
JP5074223B2 (ja) * 2008-02-06 2012-11-14 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを用いたドライバと表示装置
JP5350141B2 (ja) * 2009-08-26 2013-11-27 ルネサスエレクトロニクス株式会社 レベルシフト回路
TWI410048B (zh) * 2010-06-03 2013-09-21 Orise Technology Co Ltd 轉壓器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200723678A (en) * 2005-08-04 2007-06-16 Univ California Origami cascaded topology for analog and mixed-signal applications
TW201014177A (en) * 2008-09-18 2010-04-01 Ili Technology Corp Level shift circuit

Also Published As

Publication number Publication date
TW201440402A (zh) 2014-10-16
US20140306684A1 (en) 2014-10-16
US9400516B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
US10177764B2 (en) Input/output circuit
TWI661671B (zh) 動態放大器及晶片
US7705630B1 (en) Negative voltage level shifter having simplified structure
JP5987619B2 (ja) 出力回路
CN103795401A (zh) 一种输出电平可控制的输出单元电路
CN102622024A (zh) 位准转换电路
US20080143440A1 (en) Comparator having a preamplifier with power saved while latching data
JP2009232184A (ja) 半導体集積回路
TW201710688A (zh) 電壓監測器
TWI502870B (zh) Voltage conversion device
JP4823024B2 (ja) レベル変換回路
TWI472155B (zh) 電壓開關電路
TW201330492A (zh) 基極偏壓控制裝置及放大器
CN103457554A (zh) 轨到轨运算放大器
TW201630345A (zh) 應用於顯示裝置之位準移位器電路
TWI533611B (zh) 電流限制準位調整電路
Shubhanand et al. Design and simulation of a high speed CMOS comparator
Lee et al. Slew rate improved 2× VDD output buffer using leakage and delay compensation
CN111721986B (zh) 一种宽输入共模电压范围电流检测放大器电路
TWI421518B (zh) 門檻電壓偵測電路
CN102064777B (zh) 放大电路
CN106230415A (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
JP4664774B2 (ja) ２値／３値変換回路
CN103246308B (zh) 多输入低压降稳压器
TWI651929B (zh) 感測電路