JP4664774B2

JP4664774B2 - ２値／３値変換回路

Info

Publication number: JP4664774B2
Application number: JP2005245587A
Authority: JP
Inventors: 秀樹福田
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2005-08-26
Filing date: 2005-08-26
Publication date: 2011-04-06
Anticipated expiration: 2025-08-26
Also published as: JP2007060478A

Description

本発明は、２値のバイナリ数の２個の信号を入力して、対応する３値のサインデジット数の信号を出力する２値／３値変換回路に関するものである。

多値の信号を扱うＣＭＯＳ回路として、それぞれ２つ以上の多値しきい値電圧を有するＮＭＯＳトランジスタやＰＭＯＳトランジスタを用いて構成した例、あるいは電流モード回路の構成例が知られている（非特許文献１、２）。
松本外２名著、「ＭＯＳトランジスタとキャパシタ・メモリを使った４値論理回路の設計」、電子情報通信学会論文誌、第Ｊ７０−Ｄ巻、第１号、５０−５９頁、１９８７年１月亀山外２名著、「Signed-Digit数系に基づく双方向電流モード多値基本演算回路とその評価」、電子情報通信学会論文誌、第Ｊ７１−Ｄ巻、第７号、１１８９−１１９８頁、１９８８年７月

しかし、多値しきい値電圧を有するＮＭＯＳトランジスタやＰＭＯＳトランジスタを用いた構成では、通常のＣＭＯＳプロセスでは製造できないため、製品コストが高価となる問題点があった。また、電流モード回路の構成では、スタティックな動作電流が発生し、ＬＳＩに多数搭載しようとすると消費電力が増大する問題点があった。

本発明の目的は上記問題点を解消し、廉価な通常のＣＭＯＳプロセスで製造でき且つ低消費電力性を実現可能とした２値／３値の変換を行う２値／３値変換回路を提供することである。

請求項１にかかる発明は、電圧ＶＤＤ０又はＶＤＤ２（ＶＤＤ０＜ＶＤＤ２）のいずれかの値をもつ２値の２つの入力信号を第１、第２の入力端子にそれぞれ入力し、電圧ＶＤＤ０，ＶＤＤ１，ＶＤＤ２（ＶＤＤ０＜ＶＤＤ１＜ＶＤＤ２）のいずれかの値をもつ３値の信号に変換して出力端子に出力し、又は該出力端子をフローティングにする２値／３値変換回路において、前記出力端子と前記電圧ＶＤＤ２の端子との間に直列接続された第１および第２のＰＭＯＳトランジスタと、前記出力端子と前記電圧ＶＤＤ０の端子との間に直列接続された第１および第２のＮＭＯＳトランジスタと、前記出力端子と前記電圧ＶＤＤ１の端子との間に接続された第３のＰＭＯＳトランジスタおよび第３のＮＭＯＳトランジスタと、１つのインバータとを備え、前記第１の入力端子を前記第１のＮＭＯＳトランジスタのゲートと、前記第２のＰＭＯＳトランジスタのゲートと、前記第３のＰＭＯＳトランジスタのゲートとにそれぞれ接続し、前記第２の入力端子を前記第２のＮＭＯＳトランジスタのゲートと、前記インバータの入力端子とに接続し、前記インバータの出力端子を前記第１のＰＭＯＳトランジスタのゲートと、前記第３のＮＭＯＳトランジスタのゲートとに接続した、ことを特徴とする。

本発明の２値／３値変換回路によれば、これを実現する回路構成は各トランジスタが１つのしきい値をもつＭＯＳトランジスタですむので、廉価な通常のプロセスで製造できる。またスタティックな動作電流を零にできるので消費電力が少なくて済み、しかも構成するＭＯＳトランジスタ数がインバータを含めても８と少ないので、ＬＳＩに多数搭載する場合にそのＬＳＩのチップ面積、消費電力を増加させることがない。

本発明の２値／３値変換回路では、１つのしきい値を持つＭＯＳトランジスタを使用して、バイナリ数「１」、「０」に対応する電圧レベルＶＤＤ２，ＶＤＤ０（ＶＤＤ２＞ＶＤＤ０）の信号を入力させ、サインデジット数「＋１」，「０」，「−１」に対応する電圧レベルＶＤＤ２，ＶＤＤ１，ＶＤＤ０（ＶＤＤ２＞ＶＤＤ１＞ＶＤＤ０）の信号を出力する。ＶＤＤ１＝（ＶＤＤ２＋ＶＤＤ０）／２である。以下、詳しく説明する。なお、以下では、「ＭＰ」はＰＭＯＳトランジスタを表し、「ＭＮ」はＮＭＯＳトランジスタを表すものとする。

図１は１つの実施例の２値／３値変換回路の構成を示す回路図、図２はその動作の真理値の説明図である。本実施例では２値のバイナリ数「１」，「０」のいずれかの値をもつ２個の信号を入力端子ＩＮ１，ＩＮ２に入力し、サインデジット数「＋１」，「０」，「−１」のいずれかの値をもつ信号を出力端子ＯＵＴから出力する。３値のサインデジット数「＋１」，「０」，「−１」に対応する電源電圧ＶＤＤ２，ＶＤＤ１，ＶＤＤ０は、例えばＶＤＤ２＝１．８Ｖ、ＶＤＤ１＝０．９Ｖ、ＶＤＤ０＝０Ｖである。

出力端子ＯＵＴと電源端子ＶＤＤ２との間には、トランジスタＭＰ１，ＭＰ２が直列に接続されている。また、出力端子ＯＵＴと電源端子ＶＤＤ０の間には、トランジスタＭＮ１，ＭＮ２が直列に接続されている。さらに、出力端子ＯＵＴと電源端子ＶＤＤ１の端子との間には、トランジスタＭＰ３，ＭＮ３が直列に接続されている。そして、トランジスタＭＰ１，ＭＮ３のゲートには入力端子ＩＮ２がインバータＩＮＶを介して接続され、トランジスタＭＮ２のゲートには入力端子ＩＮ２が直接接続され、トランジスタＭＰ２，ＭＰ３，ＭＮ１のゲートには入力端子ＩＮ１が直接接続されている。

さて、入力端子ＩＮ１，ＩＮ２がともに「１」（＝ＶＤＤ２）の電圧レベルである場合、トランジスタＭＮ１，ＭＮ２がともに導通し、出力端子ＯＵＴを「−１」（＝ＶＤＤ０）の電圧レベルにする。このとき、トランジスタＭＰ２，ＭＰ３，ＭＮ３が不導通であり、出力端子ＯＵＴに対して電源端子ＶＤＤ２，ＶＤＤ１が遮断される。トランジスタＭＰ１は導通するが回路に影響を与えない。

入力信号ＩＮ１，ＩＮ２がともに「０」（＝ＶＤＤ０）の電圧レベルである場合、トランジスタＭＰ３，ＭＮ３がともに導通し、出力端子ＯＵＴを「０」（＝ＶＤＤ１）の電圧レベルにする。このとき、トランジスタＭＰ１，ＭＮ１，ＭＮ２が不導通であり、出力端子ＯＵＴに対して電源端子ＶＤＤ２，ＶＤＤ０が遮断される。トランジスタＭＰ２は導通するが回路に影響を与えない。

入力端子ＩＮ１が「０」（＝ＶＤＤ０）、ＩＮ２が「１」（＝ＶＤＤ２）の電圧レベルである場合、トランジスタＭＰ１，ＭＰ２がともに導通し、出力端子ＯＵＴを「＋１」（＝ＶＤＤ２）の電圧レベルにする。このとき、トランジスタＭＮ１，ＭＮ３が不導通であり、出力端子ＯＵＴに対して電源端子ＶＤＤ１、ＶＤＤ０が遮断される。トランジスタＭＰ３，ＭＮ２は導通するが回路に影響を与えない。

入力端子ＩＮ１が「１」（＝ＶＤＤ２）、ＩＮ２が「０」（＝ＶＤＤ０）の電圧レベルである場合、トランジスタＭＮ１，ＭＮ３がともに導通するが、トランジスタＭＰ１，ＭＰ２，ＭＰ３，ＭＮ２が不導通となるので、出力端子ＯＵＴに対して電源端子ＶＤＤ２，ＶＤＤ１、ＶＤＤ０が遮断され、出力端子ＯＵＴはフローティング（ハイインピーダンス：ＨｉＺ）となる。

本実施例の２値／３値変換回路の回路図である。図１の回路の真理値の説明図である。

Claims

電圧ＶＤＤ０又はＶＤＤ２（ＶＤＤ０＜ＶＤＤ２）のいずれかの値をもつ２値の２つの入力信号を第１、第２の入力端子にそれぞれ入力し、電圧ＶＤＤ０，ＶＤＤ１，ＶＤＤ２（ＶＤＤ０＜ＶＤＤ１＜ＶＤＤ２）のいずれかの値をもつ３値の信号に変換して出力端子に出力し、又は該出力端子をフローティングにする２値／３値変換回路において、
前記出力端子と前記電圧ＶＤＤ２の端子との間に直列接続された第１および第２のＰＭＯＳトランジスタと、前記出力端子と前記電圧ＶＤＤ０の端子との間に直列接続された第１および第２のＮＭＯＳトランジスタと、前記出力端子と前記電圧ＶＤＤ１の端子との間に接続された第３のＰＭＯＳトランジスタおよび第３のＮＭＯＳトランジスタと、１つのインバータとを備え、
前記第１の入力端子を前記第１のＮＭＯＳトランジスタのゲートと、前記第２のＰＭＯＳトランジスタのゲートと、前記第３のＰＭＯＳトランジスタのゲートとにそれぞれ接続し、
前記第２の入力端子を前記第２のＮＭＯＳトランジスタのゲートと、前記インバータの入力端子とに接続し、
前記インバータの出力端子を前記第１のＰＭＯＳトランジスタのゲートと、前記第３のＮＭＯＳトランジスタのゲートとに接続した、
ことを特徴とする２値／３値変換回路。