JP2000174576A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JP2000174576A JP2000174576A JP10348810A JP34881098A JP2000174576A JP 2000174576 A JP2000174576 A JP 2000174576A JP 10348810 A JP10348810 A JP 10348810A JP 34881098 A JP34881098 A JP 34881098A JP 2000174576 A JP2000174576 A JP 2000174576A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- differential pair
- current
- variable gain
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 230000007613 environmental effect Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 28
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000001629 suppression Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】差動対を用い利得制御信号により利得を制御す
る可変利得増幅器に関し、利得制御信号の変化に対する
利得変化を単調にして誤動作の発生を抑えるとともに低
電圧動作を可能にする。 【解決手段】負荷抵抗R1,R2を同じ出力極性に対し
て共有するように相互接続した同一バイアス電流に対す
る高利得差動対Q1及び低利得差動対Q2と両差動対Q
1,Q2に共通なバイアス電流源B1との間に利得切換
用差動対Q3又は利得切換用差動対とカレントミラーを
構成するバイアス回路を接続し利得制御信号により両差
動対Q1,Q2の動作切換を行うとともに、両差動対Q
1,Q2の内、少なくとも該低利得差動対Q2に一定の
オフセット電流Ib を流すための電流源B2を設ける。
る可変利得増幅器に関し、利得制御信号の変化に対する
利得変化を単調にして誤動作の発生を抑えるとともに低
電圧動作を可能にする。 【解決手段】負荷抵抗R1,R2を同じ出力極性に対し
て共有するように相互接続した同一バイアス電流に対す
る高利得差動対Q1及び低利得差動対Q2と両差動対Q
1,Q2に共通なバイアス電流源B1との間に利得切換
用差動対Q3又は利得切換用差動対とカレントミラーを
構成するバイアス回路を接続し利得制御信号により両差
動対Q1,Q2の動作切換を行うとともに、両差動対Q
1,Q2の内、少なくとも該低利得差動対Q2に一定の
オフセット電流Ib を流すための電流源B2を設ける。
Description
【0001】
【発明の属する技術分野】本発明は可変利得増幅器に関
し、特に差動対を用い利得制御信号により利得を制御す
る可変利得増幅器に関するものである。可変利得増幅器
は分野を問わず、多くの電気回路を用いた装置で利用さ
れており、回路設計の都合上、入力ダイナッミクレンジ
の拡大を図る場合、単なる可変利得増幅器としてではな
く、例えば、小信号入力に対しては線形増幅器、中信号
入力に対しては可変利得増幅器、そして大信号入力に対
しては振幅制限増幅器としての利用が求められている。
し、特に差動対を用い利得制御信号により利得を制御す
る可変利得増幅器に関するものである。可変利得増幅器
は分野を問わず、多くの電気回路を用いた装置で利用さ
れており、回路設計の都合上、入力ダイナッミクレンジ
の拡大を図る場合、単なる可変利得増幅器としてではな
く、例えば、小信号入力に対しては線形増幅器、中信号
入力に対しては可変利得増幅器、そして大信号入力に対
しては振幅制限増幅器としての利用が求められている。
【0002】
【従来の技術】図14は従来の可変利得増幅器の構成例
を示している。この可変利得増幅器は、負荷抵抗R1及
びR2を共有した二つの差動対Q1及びQ2と、これら
の差動対Q1及びQ2の利得切換を行うための差動対Q
3と、この差動対Q3を介して差動対Q1及びQ2にバ
イアス電流を与えるためのバイアス電流源B1とで構成
されている。
を示している。この可変利得増幅器は、負荷抵抗R1及
びR2を共有した二つの差動対Q1及びQ2と、これら
の差動対Q1及びQ2の利得切換を行うための差動対Q
3と、この差動対Q3を介して差動対Q1及びQ2にバ
イアス電流を与えるためのバイアス電流源B1とで構成
されている。
【0003】差動対Q1は、同一のバイアス電流量で比
較した場合、差動対Q2より高い利得を与える差動対で
あり、高利得差動対Q1及び低利得差動対Q2をそれぞ
れ構成するトランジスタM3及びM5のドレイン同士が
結合され共通して負荷抵抗R1に接続されており、同様
にトランジスタM4及びM6のドレイン同士が結合され
共通して負荷抵抗R2に接続されている。
較した場合、差動対Q2より高い利得を与える差動対で
あり、高利得差動対Q1及び低利得差動対Q2をそれぞ
れ構成するトランジスタM3及びM5のドレイン同士が
結合され共通して負荷抵抗R1に接続されており、同様
にトランジスタM4及びM6のドレイン同士が結合され
共通して負荷抵抗R2に接続されている。
【0004】また、高利得差動対Q1のトランジスタM
3及びM4はソース同士が結合されて利得切換用差動対
Q3を構成するトランジスタM1のドレインに接続され
ており、同様に低利得差動対Q2のトランジスタM5及
びM6のソース同士が結合されて差動対Q3のトランジ
スタM2のドレインに接続されている。
3及びM4はソース同士が結合されて利得切換用差動対
Q3を構成するトランジスタM1のドレインに接続され
ており、同様に低利得差動対Q2のトランジスタM5及
びM6のソース同士が結合されて差動対Q3のトランジ
スタM2のドレインに接続されている。
【0005】更に、トランジスタM3及びM5のゲート
は信号入力端子S1に共通接続されており、同様にトラ
ンジスタM4及びM6のゲートが信号入力端子S2に共
通接続されている。そして、これらの差動対Q1及びQ
2と負荷抵抗R1及びR2との各接続点が出力端子O1
及びO2に接続されている。
は信号入力端子S1に共通接続されており、同様にトラ
ンジスタM4及びM6のゲートが信号入力端子S2に共
通接続されている。そして、これらの差動対Q1及びQ
2と負荷抵抗R1及びR2との各接続点が出力端子O1
及びO2に接続されている。
【0006】また、利得切換用差動対Q3のトランジス
タM1及びM2はソース同士が結合されてバイアス電流
源B1に共通接続されており、トランジスタM1のゲー
ト端子が利得制御信号入力端子C1に接続され、トラン
ジスタM2のゲートが利得制御信号入力端子C2に接続
されている。
タM1及びM2はソース同士が結合されてバイアス電流
源B1に共通接続されており、トランジスタM1のゲー
ト端子が利得制御信号入力端子C1に接続され、トラン
ジスタM2のゲートが利得制御信号入力端子C2に接続
されている。
【0007】このような可変利得増幅器においては、利
得切換用差動対Q3のトランジスタM1及びM2のゲー
トに与えられる信号入力端子C1及びC2からの利得制
御信号の電位を変化させることにより、高利得差動対Q
1及び低利得差動対Q2をそれぞれ流れる電流量の比
(1−α):α〔0≦α≦1〕を制御し、負荷抵抗R1
及びR2を流れる直流電流量を一定に保つことで、負荷
抵抗値×直流電流量で決まる出力端子O1及びO2に出
力される直流レベルを変化させることなく、出力利得を
可変にしている。
得切換用差動対Q3のトランジスタM1及びM2のゲー
トに与えられる信号入力端子C1及びC2からの利得制
御信号の電位を変化させることにより、高利得差動対Q
1及び低利得差動対Q2をそれぞれ流れる電流量の比
(1−α):α〔0≦α≦1〕を制御し、負荷抵抗R1
及びR2を流れる直流電流量を一定に保つことで、負荷
抵抗値×直流電流量で決まる出力端子O1及びO2に出
力される直流レベルを変化させることなく、出力利得を
可変にしている。
【0008】すなわち、負荷抵抗R1及びR2の各負荷
抵抗値がRl のCMOS差動対Q1及びQ2の各小信号
利得Gは、相互コンダクタンスgm を用いてG=gm ×
Rlで表される。ここでgm はバイアス電流源B1によ
るバイアス電流 Is のルートに比例するのでG=Rl×k
Is 0.5となる(k はトランジスタのサイズβに依存する
係数)。
抵抗値がRl のCMOS差動対Q1及びQ2の各小信号
利得Gは、相互コンダクタンスgm を用いてG=gm ×
Rlで表される。ここでgm はバイアス電流源B1によ
るバイアス電流 Is のルートに比例するのでG=Rl×k
Is 0.5となる(k はトランジスタのサイズβに依存する
係数)。
【0009】これより、図14に示した差動対Q1及び
Q2のバイアス電流比(0≦α≦1:αは差動対Q3の
入力電位によって制御される値)によって利得が変化す
る可変利得増幅器としての小信号利得Gvは、 Gv =Rl×{kh[(1−α)Is ]0.5+kl[αIs]0.5}・・・式(1) で与えられる(ここで添字h, lは、高利得、低利得の差
動対に付帯することを示す)。
Q2のバイアス電流比(0≦α≦1:αは差動対Q3の
入力電位によって制御される値)によって利得が変化す
る可変利得増幅器としての小信号利得Gvは、 Gv =Rl×{kh[(1−α)Is ]0.5+kl[αIs]0.5}・・・式(1) で与えられる(ここで添字h, lは、高利得、低利得の差
動対に付帯することを示す)。
【0010】式(1) において、右辺の{ }中の第1項
及び第2項はそれぞれ電流比αに対する高利得差動対Q
1及び低利得差動対Q2の利得変化を示しており、図1
5に●印及び▲印でそれぞれ示されている。両者を合成
した可変利得増幅器の小信号利得Gv の特性は同図に■
印で示されている。
及び第2項はそれぞれ電流比αに対する高利得差動対Q
1及び低利得差動対Q2の利得変化を示しており、図1
5に●印及び▲印でそれぞれ示されている。両者を合成
した可変利得増幅器の小信号利得Gv の特性は同図に■
印で示されている。
【0011】
【発明が解決しようとする課題】図15に示す利得特性
から分かることは、αが0から変化した場合、小信号利
得Gv は単調に減少せず、点線が囲んだ部分100のよ
うに一旦利得が大きく膨らんでいる点である。
から分かることは、αが0から変化した場合、小信号利
得Gv は単調に減少せず、点線が囲んだ部分100のよ
うに一旦利得が大きく膨らんでいる点である。
【0012】これは抵抗負荷差動対Q1及びQ2の利得
変化が、バイアス電流比αのゼロ(高利得差動対Q1の
み動作)付近において線形でなく、高利得差動対Q1の
トランジスタM3及びM4での利得低下よりも、低利得
差動対Q2のトランジスタM5及びM6での利得上昇が
大きいためである。
変化が、バイアス電流比αのゼロ(高利得差動対Q1の
み動作)付近において線形でなく、高利得差動対Q1の
トランジスタM3及びM4での利得低下よりも、低利得
差動対Q2のトランジスタM5及びM6での利得上昇が
大きいためである。
【0013】従って、バイアス電流比αの変化、つまり
利得制御信号入力変化に対し、利得変化が単調でなく、
利得が低下して欲しい時に、利得が上昇してしまい、誤
動作する可能性があった。一方、近年のトランジスタの
微細加工技術の向上により、大口径ウエハを利用した低
コスト化が盛んになって来ているが、トランジスタの微
細化が進むにつれ、使用可能な電源電圧は低下する傾向
にある。
利得制御信号入力変化に対し、利得変化が単調でなく、
利得が低下して欲しい時に、利得が上昇してしまい、誤
動作する可能性があった。一方、近年のトランジスタの
微細加工技術の向上により、大口径ウエハを利用した低
コスト化が盛んになって来ているが、トランジスタの微
細化が進むにつれ、使用可能な電源電圧は低下する傾向
にある。
【0014】しかしながら、上記のような可変利得増幅
器においては、高利得差動対又は低利得差動対と利得切
換用差動対とバイアス電流源とが電源端子間に直列接続
された形となっており、所謂、トランジスタの縦積の数
が増えてしまうので十分な動作電圧を確保できず直流設
計が苦しくなるという欠点がある。
器においては、高利得差動対又は低利得差動対と利得切
換用差動対とバイアス電流源とが電源端子間に直列接続
された形となっており、所謂、トランジスタの縦積の数
が増えてしまうので十分な動作電圧を確保できず直流設
計が苦しくなるという欠点がある。
【0015】従って本発明は、利得制御信号の変化に対
する利得変化を単調にして誤動作の発生を抑えるととも
に低電圧動作を可能にした可変利得増幅器を実現するこ
とを目的としている。
する利得変化を単調にして誤動作の発生を抑えるととも
に低電圧動作を可能にした可変利得増幅器を実現するこ
とを目的としている。
【0016】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る可変利得増幅器は、負荷抵抗を同じ出
力極性に対して共有するように相互接続した同一バイア
ス電流に対する高利得差動対及び低利得差動対と、両差
動対に共通なバイアス電流源と、両差動対と該バイアス
電流源との間に接続され利得制御信号により両差動対の
動作切換を行う利得切換用差動対と、両差動対の内、少
なくとも該低利得差動対に一定のオフセット電流を流す
ための電流源と、を備えたことを特徴としている。
め、本発明に係る可変利得増幅器は、負荷抵抗を同じ出
力極性に対して共有するように相互接続した同一バイア
ス電流に対する高利得差動対及び低利得差動対と、両差
動対に共通なバイアス電流源と、両差動対と該バイアス
電流源との間に接続され利得制御信号により両差動対の
動作切換を行う利得切換用差動対と、両差動対の内、少
なくとも該低利得差動対に一定のオフセット電流を流す
ための電流源と、を備えたことを特徴としている。
【0017】すなわち、本発明においては高利得差動対
及び低利得差動対の内、少なくとも低利得差動対に一定
のオフセット電流を流すための電流源を接続したもので
あり、この特徴について以下に説明する。低利得差動対
に常に電流源による一定量のオフセット電流Ib を予め
流しておくことにより、可変利得増幅器の小信号利得G
vは、 Gv=Rl×{ kh[(1−α)Is]0.5+kl[αIs+Ib]0.5}・・・式(2) となる。
及び低利得差動対の内、少なくとも低利得差動対に一定
のオフセット電流を流すための電流源を接続したもので
あり、この特徴について以下に説明する。低利得差動対
に常に電流源による一定量のオフセット電流Ib を予め
流しておくことにより、可変利得増幅器の小信号利得G
vは、 Gv=Rl×{ kh[(1−α)Is]0.5+kl[αIs+Ib]0.5}・・・式(2) となる。
【0018】図2に、式(2) で表される可変利得増幅器
の電流比αに対する小信号利得Gvの変化特性例を示
す。低利得差動対に一定のオフセット電流Ib を流すこ
とでバイアス電流比αのゼロ付近における低利得差動対
の急峻な利得変化を防ぐことができ、高利得差動対の利
得変化(●印で図示)に比べ低差動対の利得変化(▲印
で図示)を同等以下に押さえ、可変利得増幅器の利得変
化(■印で図示)を単調なものとすることができる。
の電流比αに対する小信号利得Gvの変化特性例を示
す。低利得差動対に一定のオフセット電流Ib を流すこ
とでバイアス電流比αのゼロ付近における低利得差動対
の急峻な利得変化を防ぐことができ、高利得差動対の利
得変化(●印で図示)に比べ低差動対の利得変化(▲印
で図示)を同等以下に押さえ、可変利得増幅器の利得変
化(■印で図示)を単調なものとすることができる。
【0019】一方、使用可能な電源電圧の低下傾向に対
処するためには、トランジスタの縦積の数を減少させれ
ばよい。そこで本発明では、負荷抵抗を同じ出力極性に
対して共有するように相互接続した高利得差動対及び低
利得差動対と、該高利得差動対及び低利得差動対にそれ
ぞれ接続された第1及び第2のバイアス回路と、該第1
及び第2のバイアス回路とカレントミラーを構成すると
ともに利得制御信号により電流源からの定電流を該バイ
アス回路に与えて両差動対の動作切換を行う利得切換用
差動対と、を備えた可変利得増幅器を提供する。
処するためには、トランジスタの縦積の数を減少させれ
ばよい。そこで本発明では、負荷抵抗を同じ出力極性に
対して共有するように相互接続した高利得差動対及び低
利得差動対と、該高利得差動対及び低利得差動対にそれ
ぞれ接続された第1及び第2のバイアス回路と、該第1
及び第2のバイアス回路とカレントミラーを構成すると
ともに利得制御信号により電流源からの定電流を該バイ
アス回路に与えて両差動対の動作切換を行う利得切換用
差動対と、を備えた可変利得増幅器を提供する。
【0020】すなわち、高利得差動対及び低利得差動対
と利得切換用差動対との間で分離し、その代わりに高利
得差動対及び低利得差動対にはそれぞれ第1及び第2の
バイアス回路を接続する。そして、利得切換用差動対を
これら第1及び第2のバイアス回路に対してカレントミ
ラーを構成する。
と利得切換用差動対との間で分離し、その代わりに高利
得差動対及び低利得差動対にはそれぞれ第1及び第2の
バイアス回路を接続する。そして、利得切換用差動対を
これら第1及び第2のバイアス回路に対してカレントミ
ラーを構成する。
【0021】これにより、利得切換用差動対で発生する
高利得用及び低利得用制御電流をそれぞれ第1及び第2
のバイアス回路に複製させ、この複製された利得制御電
流をそれぞれ高利得差動対及び低利得差動対のバイアス
電流とする。従って、上記の可変利得増幅器と同じ動作
を実現しつつ、さらに接地電位から電源の間に積まれて
いるトランジスタ数を少なくし低電圧動作を可能にして
いる。
高利得用及び低利得用制御電流をそれぞれ第1及び第2
のバイアス回路に複製させ、この複製された利得制御電
流をそれぞれ高利得差動対及び低利得差動対のバイアス
電流とする。従って、上記の可変利得増幅器と同じ動作
を実現しつつ、さらに接地電位から電源の間に積まれて
いるトランジスタ数を少なくし低電圧動作を可能にして
いる。
【0022】この場合においても、少なくとも低利得差
動対に一定のオフセット電流を流すための電流源を設け
ることができる。さらに、低利得差動対に一定のオフセ
ット電流を流すための電流源を設ける代わりに、上記の
第2のバイアス回路に対して該利得切換用差動対の側か
ら一定のオフセット電流を流すための電流源を設けても
よい。
動対に一定のオフセット電流を流すための電流源を設け
ることができる。さらに、低利得差動対に一定のオフセ
ット電流を流すための電流源を設ける代わりに、上記の
第2のバイアス回路に対して該利得切換用差動対の側か
ら一定のオフセット電流を流すための電流源を設けても
よい。
【0023】さらに、上記の高利得差動対及び低利得差
動対の少なくとも一方のソース間に抵抗を挿入接続し、
該抵抗の両端に該利得切換用差動対とカレントミラーを
構成するバイアス回路をそれぞれ接続し、以て上記の小
信号利得を与えるパラメータにソース抵抗を含めること
ができる。
動対の少なくとも一方のソース間に抵抗を挿入接続し、
該抵抗の両端に該利得切換用差動対とカレントミラーを
構成するバイアス回路をそれぞれ接続し、以て上記の小
信号利得を与えるパラメータにソース抵抗を含めること
ができる。
【0024】さらには、各負荷抵抗と各差動対との間に
カスコード・トランジスタを挿入接続し、以て差動対の
トランジスタの寄生容量が負荷抵抗から直接見えなくし
て信号帯域を改善した可変利得増幅器としてもよい。ま
た、上記の電流源として、環境条件及び製造プロセス条
件を含む条件の変動に対して該差動対の小信号利得変動
を抑制するように変化する定電流を発生する電流源を用
いることができる。
カスコード・トランジスタを挿入接続し、以て差動対の
トランジスタの寄生容量が負荷抵抗から直接見えなくし
て信号帯域を改善した可変利得増幅器としてもよい。ま
た、上記の電流源として、環境条件及び製造プロセス条
件を含む条件の変動に対して該差動対の小信号利得変動
を抑制するように変化する定電流を発生する電流源を用
いることができる。
【0025】この電流源としては、該条件の変動を抑制
するための要素が異なるとともに抑制用抵抗を一方のト
ランジスタに設けたカレントミラーを有する第1のトラ
ンジスタ対と、該第1のトランジスタ対のカレントミラ
ーとは逆構成のカレントミラーを有し該第1のトランジ
スタ対に等量の電流を流す第2のトランジスタ対と、両
トランジスタ対の内の少なくとも一方から該等量の電流
を取り出す手段と、各トランジスタ対のバイアス回路と
で構成することができる。
するための要素が異なるとともに抑制用抵抗を一方のト
ランジスタに設けたカレントミラーを有する第1のトラ
ンジスタ対と、該第1のトランジスタ対のカレントミラ
ーとは逆構成のカレントミラーを有し該第1のトランジ
スタ対に等量の電流を流す第2のトランジスタ対と、両
トランジスタ対の内の少なくとも一方から該等量の電流
を取り出す手段と、各トランジスタ対のバイアス回路と
で構成することができる。
【0026】また、上記の可変利得増幅器に加えて、入
力信号のピーク値及びボトム値をそれぞれ検出するピー
ク検出器及びボトム検出器と、両検出器の出力を分圧し
て閾値信号を発生する分圧部と、該入力信号と該閾値信
号を該高利得差動対及び低利得差動対に入力する手段
と、該ピーク値及びボトム値によって制御される該利得
制御信号を生成する利得制御信号発生回路と、をさらに
設けることにより、バーストデータの受信に適したフィ
ードフォワード制御型の可変利得増幅器とすることが可
能となる。
力信号のピーク値及びボトム値をそれぞれ検出するピー
ク検出器及びボトム検出器と、両検出器の出力を分圧し
て閾値信号を発生する分圧部と、該入力信号と該閾値信
号を該高利得差動対及び低利得差動対に入力する手段
と、該ピーク値及びボトム値によって制御される該利得
制御信号を生成する利得制御信号発生回路と、をさらに
設けることにより、バーストデータの受信に適したフィ
ードフォワード制御型の可変利得増幅器とすることが可
能となる。
【0027】該利得制御信号発生回路は、該ピーク値及
びボトム値のいずれかをシフトするレベルシフト回路
と、該ピーク値及びボトム値の内のレベルシフトされて
いない方と該レベルシフト回路の出力信号とを入力して
所定の利得で増幅した該利得制御信号を発生する差動対
とで構成することができる。
びボトム値のいずれかをシフトするレベルシフト回路
と、該ピーク値及びボトム値の内のレベルシフトされて
いない方と該レベルシフト回路の出力信号とを入力して
所定の利得で増幅した該利得制御信号を発生する差動対
とで構成することができる。
【0028】また、このような可変利得増幅器を少なく
とも2段接続した多段可変利得増幅器であって、各可変
利得増幅器が該ピーク検出器及びボトム検出器を共用
し、前段の可変利得増幅器の出力信号を後段の可変利得
増幅器における該高利得差動対及び低利得差動対に入力
する手段を設けるとともに利得切換特性が入力振幅に対
して実質的に反比例の関係になるように各利得制御信号
発生回路の入出力特性を設定したものとすることもでき
る。これにより、中〜大振幅で出力振幅を一定に保つ特
性を得ることができる。
とも2段接続した多段可変利得増幅器であって、各可変
利得増幅器が該ピーク検出器及びボトム検出器を共用
し、前段の可変利得増幅器の出力信号を後段の可変利得
増幅器における該高利得差動対及び低利得差動対に入力
する手段を設けるとともに利得切換特性が入力振幅に対
して実質的に反比例の関係になるように各利得制御信号
発生回路の入出力特性を設定したものとすることもでき
る。これにより、中〜大振幅で出力振幅を一定に保つ特
性を得ることができる。
【0029】なお、上記のカレントミラーのドレイン側
にカスコード・トランジスタを挿入接続してもよく、ド
レイン及びソースの代わりにそれぞれコレクタ及びエミ
ッタを用いることも可能である。
にカスコード・トランジスタを挿入接続してもよく、ド
レイン及びソースの代わりにそれぞれコレクタ及びエミ
ッタを用いることも可能である。
【0030】
【発明の実施の形態】以下、本発明に係る可変利得増幅
器の実施例を図面を参照して以下に説明する。図1は、
本発明に係る可変利得増幅器の実施例(1)を示したも
のである。この実施例では、図14に示した従来例に対
して、低利得差動対Q2のトランジスタM5及びM6の
側にオフセット定電流Ib が流れるように、トランジス
タM5及びM6のソース結合部に定電流源B2を設けて
いる。
器の実施例を図面を参照して以下に説明する。図1は、
本発明に係る可変利得増幅器の実施例(1)を示したも
のである。この実施例では、図14に示した従来例に対
して、低利得差動対Q2のトランジスタM5及びM6の
側にオフセット定電流Ib が流れるように、トランジス
タM5及びM6のソース結合部に定電流源B2を設けて
いる。
【0031】これにより、利得制御用差動対Q3のトラ
ンジスタM1及びM2の電流切換えによって図15に示
したような低利得差動対Q2のトランジスタM5及びM
6の利得が急激に立ち上がることを防ぎ、図2に示した
ように高利得差動対Q1の利得変化に比べ低差動対Q2
の利得変化を同等以下に押さえ、可変利得増幅器の利得
変化を単調にしている。
ンジスタM1及びM2の電流切換えによって図15に示
したような低利得差動対Q2のトランジスタM5及びM
6の利得が急激に立ち上がることを防ぎ、図2に示した
ように高利得差動対Q1の利得変化に比べ低差動対Q2
の利得変化を同等以下に押さえ、可変利得増幅器の利得
変化を単調にしている。
【0032】ここで、低利得差動対Q2に常に流すオフ
セット電流Ib の量は、低利得差動対Q2のトランジス
タM5及びM6のサイズ(β)で決まる係数kl に依存
するため、設計に合わせ利得変化が緩やかになるように
適宜決定すればよい。また、低利得差動対Q2とともに
高利得差動対Q1にも電流源B2を設けて一定電流を流
してもよい。
セット電流Ib の量は、低利得差動対Q2のトランジス
タM5及びM6のサイズ(β)で決まる係数kl に依存
するため、設計に合わせ利得変化が緩やかになるように
適宜決定すればよい。また、低利得差動対Q2とともに
高利得差動対Q1にも電流源B2を設けて一定電流を流
してもよい。
【0033】また、可変利得増幅器の出力直流レベルV
dc-outは、電源電圧をVddとすると、 N型差動対:Vdc-out=Vdd−0.5×Rl×(Is+Ib) ・・・式(3) P型差動対:Vdc-out=0.5×Rl×(Is+Ib) ・・・式(4) となるため、Ib を付加したことによる直流レベルの変
化を防ぐにはIs +Ibを、Ib 付加以前のIs の値に
なるようにバイアス電流源B1によりバイアス電流Is
を変更すればよい。
dc-outは、電源電圧をVddとすると、 N型差動対:Vdc-out=Vdd−0.5×Rl×(Is+Ib) ・・・式(3) P型差動対:Vdc-out=0.5×Rl×(Is+Ib) ・・・式(4) となるため、Ib を付加したことによる直流レベルの変
化を防ぐにはIs +Ibを、Ib 付加以前のIs の値に
なるようにバイアス電流源B1によりバイアス電流Is
を変更すればよい。
【0034】図3は、本発明に係る可変利得増幅器の実
施例(2)を示したものである。この実施例では、利得
の発生する差動対Q1及びQ2と、利得を制御する差動
対Q3とを分離し、高利得差動対Q1に対してトランジ
スタM7を接続するとともに、このトランジスタM7に
対してカスコード・トランジスタM8を接続している。
同様に、低利得差動対Q2に対してもトランジスタM9
を接続するとともに、このトランジスタM9に対してカ
スコード・トランジスタM10を接続している。
施例(2)を示したものである。この実施例では、利得
の発生する差動対Q1及びQ2と、利得を制御する差動
対Q3とを分離し、高利得差動対Q1に対してトランジ
スタM7を接続するとともに、このトランジスタM7に
対してカスコード・トランジスタM8を接続している。
同様に、低利得差動対Q2に対してもトランジスタM9
を接続するとともに、このトランジスタM9に対してカ
スコード・トランジスタM10を接続している。
【0035】そして、トランジスタM7及びM8に対し
てカレントミラーを構成するようにトランジスタM13及
びM14を接続するとともに、トランジスタM9及びM10
に対してもカレントミラーを構成するようにトランジス
タM13及びM14を接続する。なお、トランジスタM12及
びM14は、トランジスタM8及びM10と同様にカスコー
ド・トランジスタを構成している。
てカレントミラーを構成するようにトランジスタM13及
びM14を接続するとともに、トランジスタM9及びM10
に対してもカレントミラーを構成するようにトランジス
タM13及びM14を接続する。なお、トランジスタM12及
びM14は、トランジスタM8及びM10と同様にカスコー
ド・トランジスタを構成している。
【0036】トランジスタM13及びM14に対してはさら
に利得切換用差動対Q3のトランジスタM15が直列接続
されており、またトランジスタM13及びM14に対しては
トランジスタM16が直列接続されている。これらのトラ
ンジスタM15及びM16のドレイン同士は共通してバイア
ス電流源B3に接続されている。
に利得切換用差動対Q3のトランジスタM15が直列接続
されており、またトランジスタM13及びM14に対しては
トランジスタM16が直列接続されている。これらのトラ
ンジスタM15及びM16のドレイン同士は共通してバイア
ス電流源B3に接続されている。
【0037】なお、カスコード・トランジスタM8, M1
0, M12, 及びM14は直流電源Eから直流バイアスが各
ゲート端子に与えられており、それぞれのカレントミラ
ーにおいて、電流の受渡しを担うトランジスタM7, M
9, M11, 及びM13のドレイン電位の変化を抑制し、カ
レントミラーの精度を向上する機能を果たしている。
0, M12, 及びM14は直流電源Eから直流バイアスが各
ゲート端子に与えられており、それぞれのカレントミラ
ーにおいて、電流の受渡しを担うトランジスタM7, M
9, M11, 及びM13のドレイン電位の変化を抑制し、カ
レントミラーの精度を向上する機能を果たしている。
【0038】特にCMOSトランジスタではソース・ド
レイン間抵抗が低く(数MΩ程度であるが、但し製造プ
ロセスに依存する)、そのドレイン電位の変化によりソ
ース・ドレイン間を流れる電流が変化し易い(従って、
実施例において電流源記号で表されている電流源にもゲ
ート接地のトランジスタが挿入されている)。
レイン間抵抗が低く(数MΩ程度であるが、但し製造プ
ロセスに依存する)、そのドレイン電位の変化によりソ
ース・ドレイン間を流れる電流が変化し易い(従って、
実施例において電流源記号で表されている電流源にもゲ
ート接地のトランジスタが挿入されている)。
【0039】但し、製造プロセスにおいてソース・ドレ
イン間抵抗を十分に高くできる場合(ドレイン電位変化
によるソース・ドレイン間電流の変化が仕様等から決定
される許容範囲に収まるレベルの場合)には、カレント
ミラーにゲート接地トランジスタを挿入する必要はな
い。
イン間抵抗を十分に高くできる場合(ドレイン電位変化
によるソース・ドレイン間電流の変化が仕様等から決定
される許容範囲に収まるレベルの場合)には、カレント
ミラーにゲート接地トランジスタを挿入する必要はな
い。
【0040】このようにして、この実施例(2)におい
ては、高利得差動対Q1の側においてはトランジスタM
7及びM8が挿入接続されているだけであり、同様に低
利得差動対Q2においてもトランジスタM9及びM10が
挿入接続されているので、バイアス電流源(図1の電流
源B1)1段分の電圧を稼ぐ(余裕を持たせる)ことが
できる。
ては、高利得差動対Q1の側においてはトランジスタM
7及びM8が挿入接続されているだけであり、同様に低
利得差動対Q2においてもトランジスタM9及びM10が
挿入接続されているので、バイアス電流源(図1の電流
源B1)1段分の電圧を稼ぐ(余裕を持たせる)ことが
できる。
【0041】図4は、本発明に係る可変利得増幅器の実
施例(3)を示したものである。この実施例において
は、図3に示した実施例(2)に対して、図2に示した
実施例(1)と同様に、低利得差動対Q2に定電流Ib
が流れるようにトランジスタM5及びM6のソース結合
部に定電流源B4を接続している。
施例(3)を示したものである。この実施例において
は、図3に示した実施例(2)に対して、図2に示した
実施例(1)と同様に、低利得差動対Q2に定電流Ib
が流れるようにトランジスタM5及びM6のソース結合
部に定電流源B4を接続している。
【0042】これにより実施例(2)における利得切換
用差動対Q3の電流切換によって低利得差動対Q2の利
得が急激に立ち上がることを防いでいる(図2参照)。
すなわち、この実施例(3)においては、信号入力端子
C1及びC2から与えられた利得制御信号に基づいて利
得切換用差動対Q3のトランジスタM15及びM16が作動
し、バイアス電流源B3からの電流を図示のようにトラ
ンジスタM15においてIh=(1−α)Is だけ流し、トラン
ジスタM16において電流Il=αIsを流す。
用差動対Q3の電流切換によって低利得差動対Q2の利
得が急激に立ち上がることを防いでいる(図2参照)。
すなわち、この実施例(3)においては、信号入力端子
C1及びC2から与えられた利得制御信号に基づいて利
得切換用差動対Q3のトランジスタM15及びM16が作動
し、バイアス電流源B3からの電流を図示のようにトラ
ンジスタM15においてIh=(1−α)Is だけ流し、トラン
ジスタM16において電流Il=αIsを流す。
【0043】そして、それぞれカレントミラーを用いて
トランジスタM11及びM12からトランジスタM7及びM
8に同じ電流Ihを流し、トランジスタM13及びM14から
トランジスタM9及びM10に対して同じ電流Il=αIsを
流す。これにより、利得切換差動対Q3が高利得差動対
Q1及び低利得差動対Q2に直接接続されているのと同
様の動作を呈する。
トランジスタM11及びM12からトランジスタM7及びM
8に同じ電流Ihを流し、トランジスタM13及びM14から
トランジスタM9及びM10に対して同じ電流Il=αIsを
流す。これにより、利得切換差動対Q3が高利得差動対
Q1及び低利得差動対Q2に直接接続されているのと同
様の動作を呈する。
【0044】図5は、本発明に係る可変利得増幅器の実
施例(4)を示したものである。この実施例では、図4
に示した実施例(3)における電流源B4の代わりに利
得切換用差動対Q3のトランジスタM16のソース端子に
電流源B5を接続したものである。
施例(4)を示したものである。この実施例では、図4
に示した実施例(3)における電流源B4の代わりに利
得切換用差動対Q3のトランジスタM16のソース端子に
電流源B5を接続したものである。
【0045】すなわち、この実施例においては低利得差
動対Q2のトランジスタM5及びM6に定電流Ib を流
すため、互いにカレントミラーを構成するトランジスタ
M9,M10, M13, 及びM14を介してバイアス電流Ib を
制御するトランジスタM16のソースに定電流源B5を設
け、この利得切換用差動対Q3の電流切換によって低利
得差動対Q2の利得が急激に立ち上がることを上記の実
施例と同様に防いでいる。
動対Q2のトランジスタM5及びM6に定電流Ib を流
すため、互いにカレントミラーを構成するトランジスタ
M9,M10, M13, 及びM14を介してバイアス電流Ib を
制御するトランジスタM16のソースに定電流源B5を設
け、この利得切換用差動対Q3の電流切換によって低利
得差動対Q2の利得が急激に立ち上がることを上記の実
施例と同様に防いでいる。
【0046】図6は、本発明に係る可変利得増幅器の実
施例(5)を示したものである。この実施例では、図5
に示した実施例(4)に対し低利得差動対Q2における
トランジスタM5とM6のソース間にソース抵抗R3を
挿入接続し、このソース抵抗R3の両端にそれぞれトラ
ンジスタM17, M18及びM19, M20を接続したものであ
る。なお、この実施例においても、トランジスタM18及
びM20はそれぞれトランジスタM17及びM19のカスコー
ド・トランジスタを構成している。
施例(5)を示したものである。この実施例では、図5
に示した実施例(4)に対し低利得差動対Q2における
トランジスタM5とM6のソース間にソース抵抗R3を
挿入接続し、このソース抵抗R3の両端にそれぞれトラ
ンジスタM17, M18及びM19, M20を接続したものであ
る。なお、この実施例においても、トランジスタM18及
びM20はそれぞれトランジスタM17及びM19のカスコー
ド・トランジスタを構成している。
【0047】このような実施例に用いるソース抵抗付き
の差動対Q2の小信号利得Gs は負荷抵抗値Rl とソー
ス抵抗値Rs を用いて次式で近似されることが知られて
いる。 Gs =gm×Rl/(1+gm×Rs) ・・・式(5) この式(5) より、該ソース抵抗付き差動対Q2の小信号
利得は、gm が十分に大きい場合、またはRs が十分に
大きい場合には、ほぼ負荷抵抗R1及びR2の抵抗値R
l とソース抵抗R3との比Rl/Rs で決まることが分か
る。
の差動対Q2の小信号利得Gs は負荷抵抗値Rl とソー
ス抵抗値Rs を用いて次式で近似されることが知られて
いる。 Gs =gm×Rl/(1+gm×Rs) ・・・式(5) この式(5) より、該ソース抵抗付き差動対Q2の小信号
利得は、gm が十分に大きい場合、またはRs が十分に
大きい場合には、ほぼ負荷抵抗R1及びR2の抵抗値R
l とソース抵抗R3との比Rl/Rs で決まることが分か
る。
【0048】すなわち、低利得差動対Q2を高利得差動
対Q1のような通常のソース抵抗無しの構成で実現する
場合には、差動対のサイズのみで利得を落とすことにな
り、その結果、差動対のソース・ドレイン間の電流密度
を高め、より多くのソース・ドレイン間電位を必要と
し、低電圧化に対し不利となるが、本実施例の構成では
ソース抵抗R3の値を大きく採れば良いので、電流密度
を不必要に高くしなくても低利得差動対Q2を実現でき
るというメリットがある。
対Q1のような通常のソース抵抗無しの構成で実現する
場合には、差動対のサイズのみで利得を落とすことにな
り、その結果、差動対のソース・ドレイン間の電流密度
を高め、より多くのソース・ドレイン間電位を必要と
し、低電圧化に対し不利となるが、本実施例の構成では
ソース抵抗R3の値を大きく採れば良いので、電流密度
を不必要に高くしなくても低利得差動対Q2を実現でき
るというメリットがある。
【0049】ソース抵抗R3 を用いた低利得差動対Q3
では、式(5) においてgm が、バイアス電流のルートに
比例するため、バイアス電流の増加に伴う利得Gs の上
昇は通常の差動対よりも急峻となり、低利得差動対Q2
に電流源B5からのバイアス定電流をより多く流すこと
がさらに必要になる。
では、式(5) においてgm が、バイアス電流のルートに
比例するため、バイアス電流の増加に伴う利得Gs の上
昇は通常の差動対よりも急峻となり、低利得差動対Q2
に電流源B5からのバイアス定電流をより多く流すこと
がさらに必要になる。
【0050】なお、上記の実施例(1)〜(3)につい
ても本実施例の構成を適用することができる。図7は、
本発明に係る可変利得増幅器の実施例(6)を示したも
のである。この実施例では、図5に示した実施例(4)
に対して、高利得差動対Q1のトランジスタM3と低利
得差動対Q2のトランジスタM5とのドレイン結合部と
負荷抵抗R1との間にゲート接地トランジスタM21を接
続し、同様にトランジスタM4とM6のドレイン結合部
と負荷抵抗R2との間にゲート接地トランジスタM22を
接続し、これらのトランジスタM21及びM22のゲートに
バイアス電源Eを接続したものである。
ても本実施例の構成を適用することができる。図7は、
本発明に係る可変利得増幅器の実施例(6)を示したも
のである。この実施例では、図5に示した実施例(4)
に対して、高利得差動対Q1のトランジスタM3と低利
得差動対Q2のトランジスタM5とのドレイン結合部と
負荷抵抗R1との間にゲート接地トランジスタM21を接
続し、同様にトランジスタM4とM6のドレイン結合部
と負荷抵抗R2との間にゲート接地トランジスタM22を
接続し、これらのトランジスタM21及びM22のゲートに
バイアス電源Eを接続したものである。
【0051】このような構成により、負荷抵抗R1から
は、トランジスタM3及びM5の寄生容量が直接見えな
いようにトランジスタM21がカスコード・トランジスタ
として機能し、またトランジスタM4及びM6に対して
は同様にトランジスタM22がカスコード・トランジスタ
としての機能を果たしており、以て信号帯域を改善して
いる。
は、トランジスタM3及びM5の寄生容量が直接見えな
いようにトランジスタM21がカスコード・トランジスタ
として機能し、またトランジスタM4及びM6に対して
は同様にトランジスタM22がカスコード・トランジスタ
としての機能を果たしており、以て信号帯域を改善して
いる。
【0052】なお、上記の実施例(1)〜(3)につい
ても本実施例の構成を適用することができる。図8は、
本発明に係る可変利得増幅器の実施例(7)を示したも
のである。この実施例では図7に示した実施例(6)に
おける低利得差動対Q2のトランジスタM5とM6のソ
ース間にソース抵抗R3 を、図6に示した実施例(5)
と同様に挿入接続したものである。実施例(5)と同様
にソース抵抗R3の両端にはトランジスタM17, M18及
びM19, M20が接続されている。
ても本実施例の構成を適用することができる。図8は、
本発明に係る可変利得増幅器の実施例(7)を示したも
のである。この実施例では図7に示した実施例(6)に
おける低利得差動対Q2のトランジスタM5とM6のソ
ース間にソース抵抗R3 を、図6に示した実施例(5)
と同様に挿入接続したものである。実施例(5)と同様
にソース抵抗R3の両端にはトランジスタM17, M18及
びM19, M20が接続されている。
【0053】このような構成により、図7に示した実施
例(6)によって信号帯域を改善した上に更に図6の実
施例(5)と同様にソース抵抗R3の値を大きく取れ
ば、電流密度を不必要に高くしなくても低利得差動対Q
2を実現できることになる。図9は、上記の実施例
(1)〜(7)において用いられている各電流源の一実
施例を示したものである。すなわち、この電流源は温度
や製造プロセスなどの条件変動による利得変動を抑え、
利得の制御性を上げるためのバイアス回路を構成してい
る。
例(6)によって信号帯域を改善した上に更に図6の実
施例(5)と同様にソース抵抗R3の値を大きく取れ
ば、電流密度を不必要に高くしなくても低利得差動対Q
2を実現できることになる。図9は、上記の実施例
(1)〜(7)において用いられている各電流源の一実
施例を示したものである。すなわち、この電流源は温度
や製造プロセスなどの条件変動による利得変動を抑え、
利得の制御性を上げるためのバイアス回路を構成してい
る。
【0054】この電流源では、条件変動の抑制を行うゲ
ート幅(又はエミッタ面積)の異なる二つのトランジス
タMA1及びMA2に等量の電流IB1=IB2を流す手段とし
て、抑制用(補償用)トランジスタMA1及びMA2でカレ
ントミラーを構成するとともに、トランジスタMA1のソ
ースに抑制用抵抗RA1を接続する。
ート幅(又はエミッタ面積)の異なる二つのトランジス
タMA1及びMA2に等量の電流IB1=IB2を流す手段とし
て、抑制用(補償用)トランジスタMA1及びMA2でカレ
ントミラーを構成するとともに、トランジスタMA1のソ
ースに抑制用抵抗RA1を接続する。
【0055】そして、このトランジスタMA1及びMA2に
よるカレントミラーと逆構成のカレントミラーを有する
トランジスタMA5及びMA6を設け、トランジスタMA5に
対してトランジスタMA1を接続し、トランジスタMA6に
対してトランジスタMA2を接続している。なお、トラン
ジスタMA3及びMA4並びにMA7及びMA8はそれぞれトラ
ンジスタMA1及びMA2並びにMA5及びMA6に対するカス
コード・トランジスタを構成している。
よるカレントミラーと逆構成のカレントミラーを有する
トランジスタMA5及びMA6を設け、トランジスタMA5に
対してトランジスタMA1を接続し、トランジスタMA6に
対してトランジスタMA2を接続している。なお、トラン
ジスタMA3及びMA4並びにMA7及びMA8はそれぞれトラ
ンジスタMA1及びMA2並びにMA5及びMA6に対するカス
コード・トランジスタを構成している。
【0056】すなわち、抵抗負荷型の差動対を有する増
幅器の小信号利得Gは次式で表されることが知られてい
る。 G=R×√β×√Is ・・・式(6) [R:負荷抵抗値、 β:MOS-FET の利得係数、Is :
バイアス電流値] [β=μ・ Cox・W/L (μ:電子移動度、 Cox:ゲート酸化膜容量、W:ゲー
ト幅、 L:ゲート長)] ここで抵抗要素を有する製造プロセスでの集積回路を考
えた場合、環境及び製造プロセス条件の変動により負荷
抵抗値R及び利得係数βが次式で示す如く変動する。
幅器の小信号利得Gは次式で表されることが知られてい
る。 G=R×√β×√Is ・・・式(6) [R:負荷抵抗値、 β:MOS-FET の利得係数、Is :
バイアス電流値] [β=μ・ Cox・W/L (μ:電子移動度、 Cox:ゲート酸化膜容量、W:ゲー
ト幅、 L:ゲート長)] ここで抵抗要素を有する製造プロセスでの集積回路を考
えた場合、環境及び製造プロセス条件の変動により負荷
抵抗値R及び利得係数βが次式で示す如く変動する。
【0057】 R=Rtyp(1±Δr ) ・・・式(7) β=βtyp(1±ΔB ) ・・・式(8) ただし、Rtyp ,βtyp は、最も多く使用される環境条
件及び最も良く実現される製造プロセス条件(典型条
件)での設計値を示し、Δr ,ΔB はその環境及び製造
条件から外れた場合の変動量を示す。
件及び最も良く実現される製造プロセス条件(典型条
件)での設計値を示し、Δr ,ΔB はその環境及び製造
条件から外れた場合の変動量を示す。
【0058】なお、回路設計において、Δr ,ΔB は予
め設計仕様による使用温度範囲や製造歩留まりなどか
ら、使用する製造プロセス毎に与えられる。また、
Δr ,ΔBは温度変動に対しては相関のある製造プロセ
スもあるが、一般的には条件変動に対して独立して変動
すると考えてよい。
め設計仕様による使用温度範囲や製造歩留まりなどか
ら、使用する製造プロセス毎に与えられる。また、
Δr ,ΔBは温度変動に対しては相関のある製造プロセ
スもあるが、一般的には条件変動に対して独立して変動
すると考えてよい。
【0059】従って、式(6) に示した抵抗負荷型の差動
対を有する増幅器の小信号利得Gは条件変動を考慮する
と次式のようになる。 G=Rtyp×√βtyp×√Is×(1±Δr)×(1±ΔB)0.5 ・・・式(9) ここで、式(9) において、小信号利得Gの変動を抑制す
るにはバイアス電流源の電流値Is がR,βの変動を相
殺するように1/R2 ,1/βに比例して変化すれば良
い。図9において抑制用トランジスタMA2は抑制用トラ
ンジスタMA1のN倍のゲート幅で、それ以外は同じとす
る。この時、トランジスタMA1,MA2にそれぞれ流れる
電流は IA1,IA2は次式のようにそれぞれ近似的に表さ
れる。
対を有する増幅器の小信号利得Gは条件変動を考慮する
と次式のようになる。 G=Rtyp×√βtyp×√Is×(1±Δr)×(1±ΔB)0.5 ・・・式(9) ここで、式(9) において、小信号利得Gの変動を抑制す
るにはバイアス電流源の電流値Is がR,βの変動を相
殺するように1/R2 ,1/βに比例して変化すれば良
い。図9において抑制用トランジスタMA2は抑制用トラ
ンジスタMA1のN倍のゲート幅で、それ以外は同じとす
る。この時、トランジスタMA1,MA2にそれぞれ流れる
電流は IA1,IA2は次式のようにそれぞれ近似的に表さ
れる。
【0060】 IA1= (β/2) ×(VgsA1 - Vt)2 ・・・式(10) IA2=(Nβ/2) ×(VgsA2 - Vt)2 ・・・式(11) [VgsA1, VgsA2:MA1,MA2のゲート−ソース間電位、
Vt:CMOSトランジスタの閾値] 図9において電流 IA1,IA2はカレントミラー構成によ
り等しくなるので、Vgs A1,VgsA2の電位差が抑制用抵抗
RA1(抵抗値r)の両端にかかるので次式が得られる。
Vt:CMOSトランジスタの閾値] 図9において電流 IA1,IA2はカレントミラー構成によ
り等しくなるので、Vgs A1,VgsA2の電位差が抑制用抵抗
RA1(抵抗値r)の両端にかかるので次式が得られる。
【0061】 Vgs31 - Vgs32= r× IA1 =√( 2IA1/β)- √{2IA2/(Nβ)} ・・・式(12) 従って、出力端子O4から取り出される電流 Igは、次
式に示すように計算上の定数k1 と抵抗r4の抵抗値r
の変動分と利得係数βの変動分とで表される。
式に示すように計算上の定数k1 と抵抗r4の抵抗値r
の変動分と利得係数βの変動分とで表される。
【0062】 Ig = IA1= IA2= ((2/(r2β))( 1-1/√N )2 =k1/{rtyp 2(1±Δr)2×βtyp(1±ΔB)} ・・・式(13) 従って、これを式(9) に代入すると、小信号利得Gは次
式で表される。
式で表される。
【0063】 G=R×√β×√Ig =Gtyp (=一定) ・・・式(14) [Gtyp =Rtyp ×√βtyp ×√Is =一定] すなわち、小信号利得Gは一定に保たれたままとなるこ
とが分かる。
とが分かる。
【0064】上記のようなトランジスタMA1〜MA8に対
してはゲート接地トランジスタ用バイアス回路A1が設
けられており、トランジスタMA17及びMA19とトランジ
スタMA18(これにはトランジスタMA1, MA2と共通に
ゲートバイアスが与えられている)及びMA20とがカレ
ントミラーで構成されており、且つトランジスタMA3及
びMA4のゲートバイアスを供給している。また、トラン
ジスタMA21(これにはトランジスタMA5, MA6と共通
にゲートバイアスが与えられている)及びMA22とMA23
及びMA24とがカレントミラーで構成されてトランジス
タMA7及びMA8のゲートバイアスを供給している。
してはゲート接地トランジスタ用バイアス回路A1が設
けられており、トランジスタMA17及びMA19とトランジ
スタMA18(これにはトランジスタMA1, MA2と共通に
ゲートバイアスが与えられている)及びMA20とがカレ
ントミラーで構成されており、且つトランジスタMA3及
びMA4のゲートバイアスを供給している。また、トラン
ジスタMA21(これにはトランジスタMA5, MA6と共通
にゲートバイアスが与えられている)及びMA22とMA23
及びMA24とがカレントミラーで構成されてトランジス
タMA7及びMA8のゲートバイアスを供給している。
【0065】なお、トランジスタMA15及びMA16並びに
抵抗RA2はバイアス回路A1におけるトランジスタMA1
7及びMA19にスタートアップ用の電流を供給しておくた
めのものであり、更にスタートアップ用トランジスタM
A9及びMA10を介してそれぞれトランジスタMA1及びMA
3並びにMA2及びMA4のスタートアップ機能を果たして
いる。
抵抗RA2はバイアス回路A1におけるトランジスタMA1
7及びMA19にスタートアップ用の電流を供給しておくた
めのものであり、更にスタートアップ用トランジスタM
A9及びMA10を介してそれぞれトランジスタMA1及びMA
3並びにMA2及びMA4のスタートアップ機能を果たして
いる。
【0066】そして、最終的にトランジスタMA2及びM
A4と別のカレントミラーを構成するトランジスタMA11
及びMA12から出力端子O4に利得変動抑制電流が出力
されることになる。或いは、トランジスタMA5及びMA7
と別のカレントミラーを構成するトランジスタMA13及
びMA14からも出力端子O3を介して同様の利得変動抑
制電流を出力するようにしてもよい。
A4と別のカレントミラーを構成するトランジスタMA11
及びMA12から出力端子O4に利得変動抑制電流が出力
されることになる。或いは、トランジスタMA5及びMA7
と別のカレントミラーを構成するトランジスタMA13及
びMA14からも出力端子O3を介して同様の利得変動抑
制電流を出力するようにしてもよい。
【0067】このようにして、トランジスタMA1及びM
A2又はMA5及びMA6を流れる電流をカレントミラーによ
り取り出し、上記の各実施例におけるバイアス電流源と
して用いることにより、温度や製造プロセスなどの条件
変動による利得変動を抑えた可変利得増幅器を実現する
ことができる。特にフィードフォワード制御を行う場合
に重要なものとなる。
A2又はMA5及びMA6を流れる電流をカレントミラーによ
り取り出し、上記の各実施例におけるバイアス電流源と
して用いることにより、温度や製造プロセスなどの条件
変動による利得変動を抑えた可変利得増幅器を実現する
ことができる。特にフィードフォワード制御を行う場合
に重要なものとなる。
【0068】図10は、本発明に係る可変利得増幅器の
実施例(8)を示したものである。この実施例では、図
8に示した実施例(7)において、利得制御信号を与え
る利得制御信号発生回路GSを入力端子C1及びC2に
接続するとともに、この利得制御信号発生回路GSの入
力電圧を、入力信号を共通に受けるピーク検出器PD及
びボトム検出器BDでそれぞれ検出されたピーク値及び
ボトム値を入力している。
実施例(8)を示したものである。この実施例では、図
8に示した実施例(7)において、利得制御信号を与え
る利得制御信号発生回路GSを入力端子C1及びC2に
接続するとともに、この利得制御信号発生回路GSの入
力電圧を、入力信号を共通に受けるピーク検出器PD及
びボトム検出器BDでそれぞれ検出されたピーク値及び
ボトム値を入力している。
【0069】更に、高利得差動対Q1及び低利得差動対
Q2への信号入力として、一方は信号入力をそのままに
端子S1 に与えるとともに、他方の入力端子S2 にはピ
ーク検出器PDとボトム検出器BDとの間に接続された
分圧抵抗RB5とRB6の接続点からの信号を閾値として入
力している。
Q2への信号入力として、一方は信号入力をそのままに
端子S1 に与えるとともに、他方の入力端子S2 にはピ
ーク検出器PDとボトム検出器BDとの間に接続された
分圧抵抗RB5とRB6の接続点からの信号を閾値として入
力している。
【0070】利得制御信号発生回路GSはピーク検出器
PDからのピーク値を、差動対Q4を構成するトランジ
スタMB1のゲートに入力するとともに、ボトム検出器B
Dによって検出されたボトム値を抵抗RB4を介して差動
対Q4を構成するトランジスタMB2のゲートに入力して
いる。
PDからのピーク値を、差動対Q4を構成するトランジ
スタMB1のゲートに入力するとともに、ボトム検出器B
Dによって検出されたボトム値を抵抗RB4を介して差動
対Q4を構成するトランジスタMB2のゲートに入力して
いる。
【0071】この差動対Q4においては、トランジスタ
MB1とMB2のソース間にソース抵抗RB3が接続されてお
り、このソース抵抗RB3の両端には電流源B7及びB8
がそれぞれ接続されている。また、トランジスタMB1と
MB2のドレインにはそれぞれ抵抗負荷RB1及びRB2が接
続され、両者の接続点から電圧降下用ソースホロアSF
1を構成するトランジスタMB3, MB4及び電流源B9及
びB10の接続点から利得切換用差動対Q3の利得制御信
号入力端子C1及びC2にゲート入力電圧を与えてい
る。
MB1とMB2のソース間にソース抵抗RB3が接続されてお
り、このソース抵抗RB3の両端には電流源B7及びB8
がそれぞれ接続されている。また、トランジスタMB1と
MB2のドレインにはそれぞれ抵抗負荷RB1及びRB2が接
続され、両者の接続点から電圧降下用ソースホロアSF
1を構成するトランジスタMB3, MB4及び電流源B9及
びB10の接続点から利得切換用差動対Q3の利得制御信
号入力端子C1及びC2にゲート入力電圧を与えてい
る。
【0072】なお、抵抗RB4とトランジスタMB2のゲー
トとの接続点にはバイアス電流源B6が接続されてお
り、常に電流Isfがボトム検出器BDに流れ込んでトラ
ンジスタMB2のゲート電位(ボトム値)を上下させるレ
ベルシフト回路LSを構成している。
トとの接続点にはバイアス電流源B6が接続されてお
り、常に電流Isfがボトム検出器BDに流れ込んでトラ
ンジスタMB2のゲート電位(ボトム値)を上下させるレ
ベルシフト回路LSを構成している。
【0073】以下に、この実施例の動作を、利得制御信
号発生回路GSの動作を中心に図11を参照して説明す
る。まず、図11に示すように最大利得GMAX、最低利
得Gmin、利得切換り始め電位差Va、利得切換り終り電
位差Vbで指定される利得切換り特性の実施には、以下
の手順で設計パラメータを決定するとよい。
号発生回路GSの動作を中心に図11を参照して説明す
る。まず、図11に示すように最大利得GMAX、最低利
得Gmin、利得切換り始め電位差Va、利得切換り終り電
位差Vbで指定される利得切換り特性の実施には、以下
の手順で設計パラメータを決定するとよい。
【0074】i)直流レベル設定を行う→式(3) 又は(4)
よりRl, Is, Ib を決める。 ii)最低利得Gminより式(2) でα=1とし、kl を求
めてこれに対応する低利得差動対Q2のサイズ(β)を
決める。 iii)最大利得GMAXより式(2) でα=0とし、kh を求
めてこれに対応する高利得差動対Q1のサイズ(β)を
決める。 iv)利得切換りの傾き(Gmin-GMAX)/(Vb-Va)から利
得制御信号発生回路GSの差動対Q4の所要利得を決め
る(同図(2),参照)。 v)利得切換り始め電位差Va(またはVb)からレベル
シフト回路LSのシフト量を電流Isf又は抵抗RB4の値
で決める(同図(1),参照)。
よりRl, Is, Ib を決める。 ii)最低利得Gminより式(2) でα=1とし、kl を求
めてこれに対応する低利得差動対Q2のサイズ(β)を
決める。 iii)最大利得GMAXより式(2) でα=0とし、kh を求
めてこれに対応する高利得差動対Q1のサイズ(β)を
決める。 iv)利得切換りの傾き(Gmin-GMAX)/(Vb-Va)から利
得制御信号発生回路GSの差動対Q4の所要利得を決め
る(同図(2),参照)。 v)利得切換り始め電位差Va(またはVb)からレベル
シフト回路LSのシフト量を電流Isf又は抵抗RB4の値
で決める(同図(1),参照)。
【0075】したがって、入力信号レベルが大きくなる
と、差動対Q4の入力信号レベルはレベルシフト回路L
Sを介して減少させられるので、その出力信号レベルは
小さな利得制御信号として差動対Q3に与えられること
となる。逆に入力信号レベルが小さくなると、差動対Q
4の入力信号レベルはレベルシフト回路LSを介して増
加させられるので、その出力信号レベルは大きな利得制
御信号として差動対Q3に与えられることとなる。差動
対Q1,Q2はこのような利得制御信号に応じて利得切
替が行われる。
と、差動対Q4の入力信号レベルはレベルシフト回路L
Sを介して減少させられるので、その出力信号レベルは
小さな利得制御信号として差動対Q3に与えられること
となる。逆に入力信号レベルが小さくなると、差動対Q
4の入力信号レベルはレベルシフト回路LSを介して増
加させられるので、その出力信号レベルは大きな利得制
御信号として差動対Q3に与えられることとなる。差動
対Q1,Q2はこのような利得制御信号に応じて利得切
替が行われる。
【0076】なお、本実施例では抵抗RB4と電流Isfに
よる電圧降下を利用したレベルシフト回路LSを示して
いるが、ダイオードの閾値電位を利用したレベルシフト
回路でもよい。但しシフト量がダイオードの閾値電位で
決ってしまうため、本実施例のように抵抗RB4と電流源
B6で構成した方が設計の自由度が大きい。
よる電圧降下を利用したレベルシフト回路LSを示して
いるが、ダイオードの閾値電位を利用したレベルシフト
回路でもよい。但しシフト量がダイオードの閾値電位で
決ってしまうため、本実施例のように抵抗RB4と電流源
B6で構成した方が設計の自由度が大きい。
【0077】また差動対Q4をソース抵抗型としている
のは、利得設計の自由度が高いためである。利得制御信
号発生回路GSの構成は、入力信号振幅が接地側に振れ
る場合の例であり、入力信号振幅が電源側に振れる場合
はピーク検出器PDの出力に対しレベルシフトを行う構
成とすればよい。ピーク検出器PDとボトム検出器BD
にリセット機能を持たせることにより、バーストデータ
受信に対応することが可能となる。
のは、利得設計の自由度が高いためである。利得制御信
号発生回路GSの構成は、入力信号振幅が接地側に振れ
る場合の例であり、入力信号振幅が電源側に振れる場合
はピーク検出器PDの出力に対しレベルシフトを行う構
成とすればよい。ピーク検出器PDとボトム検出器BD
にリセット機能を持たせることにより、バーストデータ
受信に対応することが可能となる。
【0078】図12は、本発明に係る可変利得増幅器の
実施例(9)を示したものである。この実施例では、図
10に示した実施例(8)における可変増幅器を2段構
成したもので、図示のように二つの利得制御信号発生回
路GS1及びGS2と1段目可変増幅器VA1及び2段
目可変増幅器VA2とを備え、利得制御信号発生回路G
S1及びGS2の入力信号はピーク検出器PD及びボト
ム検出器BDの出力信号を共有している。
実施例(9)を示したものである。この実施例では、図
10に示した実施例(8)における可変増幅器を2段構
成したもので、図示のように二つの利得制御信号発生回
路GS1及びGS2と1段目可変増幅器VA1及び2段
目可変増幅器VA2とを備え、利得制御信号発生回路G
S1及びGS2の入力信号はピーク検出器PD及びボト
ム検出器BDの出力信号を共有している。
【0079】また、入力信号と分圧抵抗RB5とRB6の接
続点からの閾値信号を1段目の可変増幅器VA1の信号
入力とするとともにこの1段目可変増幅器VA1の出力
信号を、電圧降下用ソースホロアSF2を構成するトラ
ンジスタM23,M24及び電流源B12, B13の接続点から
2段目可変増幅器VA2の信号入力端子S1及びS2に
与えている。
続点からの閾値信号を1段目の可変増幅器VA1の信号
入力とするとともにこの1段目可変増幅器VA1の出力
信号を、電圧降下用ソースホロアSF2を構成するトラ
ンジスタM23,M24及び電流源B12, B13の接続点から
2段目可変増幅器VA2の信号入力端子S1及びS2に
与えている。
【0080】このような多段構成の可変利得増幅器をフ
ィードフォワード制御で用い場合、中振幅信号〜大振幅
信号にて出力振幅を一定に保つには、可変利得増幅器の
利得切換り特性が入力振幅に対して、次式のように反比
例の関係にあればよい。 入力振幅×増幅器利得=出力振幅(=一定) ・・・式(15) そこで、図13(1)及び(2)に示すような利得切換
特性を有するように2つの可変利得増幅器VA1及びV
A2を設定し、同図(3)に示すようなトータルで、入
力に対して反比例に近い利得切換特性を得る構成とする
ことができる。
ィードフォワード制御で用い場合、中振幅信号〜大振幅
信号にて出力振幅を一定に保つには、可変利得増幅器の
利得切換り特性が入力振幅に対して、次式のように反比
例の関係にあればよい。 入力振幅×増幅器利得=出力振幅(=一定) ・・・式(15) そこで、図13(1)及び(2)に示すような利得切換
特性を有するように2つの可変利得増幅器VA1及びV
A2を設定し、同図(3)に示すようなトータルで、入
力に対して反比例に近い利得切換特性を得る構成とする
ことができる。
【0081】ここで、1段目の増幅器の利得切換り終わ
り入力信号振幅Vb と、2段目の増幅器の利得切換り始
め入力信号振幅Vc とは必ずしも正確に一致させる必要
はない。また、同図(2)の利得は差動信号入力に対す
るものである。なお、上記実施例は、全てCMOSトラ
ンジスタで説明したが、バイポーラでも同様の構成が可
能である。また増幅器はN型にて記述したが、P型の構
成も可能であり、実施例(9)では1段目をN型、2段
目をP型、または、1段目をP型、2段目をN型とした
組合わせも可能である。
り入力信号振幅Vb と、2段目の増幅器の利得切換り始
め入力信号振幅Vc とは必ずしも正確に一致させる必要
はない。また、同図(2)の利得は差動信号入力に対す
るものである。なお、上記実施例は、全てCMOSトラ
ンジスタで説明したが、バイポーラでも同様の構成が可
能である。また増幅器はN型にて記述したが、P型の構
成も可能であり、実施例(9)では1段目をN型、2段
目をP型、または、1段目をP型、2段目をN型とした
組合わせも可能である。
【0082】
【発明の効果】以上説明したように、本発明に係る可変
利得増幅器は、負荷抵抗を同じ出力極性に対して共有す
るように相互接続した同一バイアス電流に対する高利得
差動対及び低利得差動対と両差動対に共通なバイアス電
流源との間に利得切換用差動対又は利得切換用差動対と
カレントミラーを構成するバイアス回路を接続し利得制
御信号により両差動対の動作切換を行うとともに、両差
動対の内、少なくとも該低利得差動対に一定のオフセッ
ト電流を流すための電流源を設けたので、可変利得増幅
器を低電圧動作で誤動作無く、小信号では線形増幅器、
中信号では可変利得増幅器、大信号では振幅制限増幅器
として利用でき、入力ダイナミックレンジの拡大が可能
となる。
利得増幅器は、負荷抵抗を同じ出力極性に対して共有す
るように相互接続した同一バイアス電流に対する高利得
差動対及び低利得差動対と両差動対に共通なバイアス電
流源との間に利得切換用差動対又は利得切換用差動対と
カレントミラーを構成するバイアス回路を接続し利得制
御信号により両差動対の動作切換を行うとともに、両差
動対の内、少なくとも該低利得差動対に一定のオフセッ
ト電流を流すための電流源を設けたので、可変利得増幅
器を低電圧動作で誤動作無く、小信号では線形増幅器、
中信号では可変利得増幅器、大信号では振幅制限増幅器
として利用でき、入力ダイナミックレンジの拡大が可能
となる。
【図1】本発明に係る可変利得増幅器の実施例(1)を
示した回路図である。
示した回路図である。
【図2】本発明に係る可変利得増幅器の実施例(1)で
の利得変化特性を示したグラフ図である。
の利得変化特性を示したグラフ図である。
【図3】本発明に係る可変利得増幅器の実施例(2)を
示した回路図である。
示した回路図である。
【図4】本発明に係る可変利得増幅器の実施例(3)を
示した回路図である。
示した回路図である。
【図5】本発明に係る可変利得増幅器の実施例(4)を
示した回路図である。
示した回路図である。
【図6】本発明に係る可変利得増幅器の実施例(5)を
示した回路図である。
示した回路図である。
【図7】本発明に係る可変利得増幅器の実施例(6)を
示した回路図である。
示した回路図である。
【図8】本発明に係る可変利得増幅器の実施例(7)を
示した回路図である。
示した回路図である。
【図9】本発明に係る可変利得増幅器の各実施例に用い
られる利得変動抑制電流源の実施例を示した回路図であ
る。
られる利得変動抑制電流源の実施例を示した回路図であ
る。
【図10】本発明に係る可変利得増幅器の実施例(8)
を示した回路図である。
を示した回路図である。
【図11】本発明に係る可変利得増幅器の実施例(8)
における利得制御信号発生回路の設計パラメータと利得
切換特性との関係とを示したグラフ図である。
における利得制御信号発生回路の設計パラメータと利得
切換特性との関係とを示したグラフ図である。
【図12】本発明に係る多段可変利得増幅器の実施例
(9)を示した回路図である。
(9)を示した回路図である。
【図13】本発明に係る多段可変利得増幅器の実施例
(9)での利得変化を示したグラフ図である。
(9)での利得変化を示したグラフ図である。
【図14】従来例に係る可変利得増幅器を示した回路図
である。
である。
【図15】従来例に係る可変利得増幅器の利得変化を示
したグラフ図である。
したグラフ図である。
Q1 高利得差動対 Q2 低利得差動対 Q3 利得切換用差動対 R1,R2 負荷抵抗 B1〜B13 電流源 M1〜M22 トランジスタ R3,RB3 ソース抵抗 GS,GS1,GS2 利得制御信号発生回路 PD ピーク検出器 BD ボトム検出器 RB4 シフト抵抗 RB5,RB6 分圧抵抗 LS レベルシフト回路 SF1,SF2 ソースフロア VA1,VA2 可変利得増幅器 図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J066 AA01 AA12 CA32 CA37 FA05 HA09 HA25 KA00 KA05 KA09 KA12 KA18 MA02 MA08 MA14 MA17 MA21 ND01 ND11 ND22 ND23 PD02 TA02 5J100 JA01 KA05 LA00 QA01 QA04
Claims (13)
- 【請求項1】負荷抵抗を同じ出力極性に対して共有する
ように相互接続した同一バイアス電流に対する高利得差
動対及び低利得差動対と、 両差動対に共通なバイアス電流源と、 両差動対と該バイアス電流源との間に接続され利得制御
信号により両差動対の動作切換を行う利得切換用差動対
と、 両差動対の内、少なくとも該低利得差動対に一定のオフ
セット電流を流すための電流源と、 を備えたことを特徴とする可変利得増幅器。 - 【請求項2】負荷抵抗を同じ出力極性に対して共有する
ように相互接続した高利得差動対及び低利得差動対と、 該高利得差動対及び低利得差動対にそれぞれ接続された
第1及び第2のバイアス回路と、 該第1及び第2のバイアス回路とカレントミラーを構成
するとともに利得制御信号により電流源からの定電流を
該バイアス回路に与えて両差動対の動作切換を行う利得
切換用差動対と、 を備えたことを特徴とする可変利得増幅器。 - 【請求項3】請求項2において、 両差動対の内、少なくとも該低利得差動対に一定のオフ
セット電流を流すための電流源を設けたことを特徴とす
る可変利得増幅器。 - 【請求項4】請求項2において、 該第2のバイアス回路に対して該利得切換用差動対の側
から一定のオフセット電流を流すための電流源を設けた
ことを特徴とする可変利得増幅器。 - 【請求項5】請求項4において、 該高利得差動対及び該低利得差動対の少なくとも一方の
ソース間に抵抗を挿入接続し、該抵抗の両端に該利得切
換用差動対とカレントミラーを構成するバイアス回路を
それぞれ接続したことを特徴とする可変利得増幅器。 - 【請求項6】請求項4又は5において、 各負荷抵抗と各差動対との間にカスコード・トランジス
タを挿入接続したことを特徴とする可変利得増幅器。 - 【請求項7】請求項1乃至6のいずれかにおいて、 該電流源として、環境条件及び製造プロセス条件を含む
条件の変動に対して該差動対の小信号利得変動を抑制す
るように変化する定電流を発生する電流源を用いること
を特徴とした可変利得増幅器。 - 【請求項8】請求項7において、 該電流源が、該条件の変動を抑制するための要素が異な
るとともに抑制用抵抗を一方のトランジスタに設けたカ
レントミラーを有する第1のトランジスタ対と、該第1
のトランジスタ対のカレントミラーとは逆構成のカレン
トミラーを有し該第1のトランジスタ対に等量の電流を
流す第2のトランジスタ対と、両トランジスタ対の内の
少なくとも一方から該等量の電流を取り出す手段と、各
トランジスタ対のバイアス回路と、を備えたことを特徴
とする可変利得増幅器。 - 【請求項9】請求項1乃至8のいずれかにおいて、 入力信号のピーク値及びボトム値をそれぞれ検出するピ
ーク検出器及びボトム検出器と、両検出器の出力を分圧
して閾値信号を発生する分圧部と、該入力信号と該閾値
信号を該高利得差動対及び低利得差動対に入力する手段
と、該ピーク値及びボトム値によって制御される該利得
制御信号を生成する利得制御信号発生回路と、をさらに
備えたことを特徴とするフィードフォワード制御型の可
変利得増幅器。 - 【請求項10】請求項9に記載の可変利得増幅器を少な
くとも2段接続した多段可変利得増幅器であって、 各可変利得増幅器が該ピーク検出器及びボトム検出器を
共用し、前段の可変利得増幅器の出力信号を後段の可変
利得増幅器における該高利得差動対及び低利得差動対に
入力する手段を設けるとともに利得切換特性が入力振幅
に対して実質的に反比例の関係になるように各利得制御
信号発生回路の入出力特性を設定したことを特徴とする
多段可変利得増幅器。 - 【請求項11】請求項9又は10において、 該利得制御信号発生回路が、該ピーク値及びボトム値の
いずれかをシフトするレベルシフト回路と、該ピーク値
及びボトム値の内のレベルシフトされていない方と該レ
ベルシフト回路の出力信号とを入力して所定の利得で増
幅した該利得制御信号を発生する差動対とで構成された
ことを特徴とする可変利得増幅器。 - 【請求項12】請求項1乃至11のいずれかにおいて、 該カレントミラーのドレイン側にカスコード・トランジ
スタを挿入接続したことを特徴とする可変利得増幅器。 - 【請求項13】請求項1乃至12のいずれかにおいて、 該ドレイン及びソースの代わりにそれぞれコレクタ及び
エミッタを用いることを特徴とした可変利得増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10348810A JP2000174576A (ja) | 1998-12-08 | 1998-12-08 | 可変利得増幅器 |
US09/296,513 US6163215A (en) | 1998-12-08 | 1999-04-22 | Variable gain amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10348810A JP2000174576A (ja) | 1998-12-08 | 1998-12-08 | 可変利得増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000174576A true JP2000174576A (ja) | 2000-06-23 |
Family
ID=18399530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10348810A Withdrawn JP2000174576A (ja) | 1998-12-08 | 1998-12-08 | 可変利得増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6163215A (ja) |
JP (1) | JP2000174576A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100427878B1 (ko) * | 2000-09-29 | 2004-04-30 | 가부시끼가이샤 도시바 | 증폭회로 |
KR100450755B1 (ko) * | 2002-06-04 | 2004-10-01 | 한국전자통신연구원 | 고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기 |
JP2005286616A (ja) * | 2004-03-29 | 2005-10-13 | Nec Corp | 増幅回路及び表示装置 |
KR100570135B1 (ko) * | 2000-10-10 | 2006-04-12 | 인터내셔널 비지네스 머신즈 코포레이션 | 선형 가변 이득 증폭기{linear variable gain amplifiers} |
KR100613141B1 (ko) * | 2002-07-19 | 2006-08-17 | 인티그런트 테크놀로지즈(주) | 선형성이 개선된 가변 이득 증폭기 |
JP2008306613A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
CN100456198C (zh) * | 2003-10-09 | 2009-01-28 | 夏普株式会社 | 电流转换电路、放大器、便携式终端 |
WO2011007496A1 (ja) * | 2009-07-14 | 2011-01-20 | パナソニック株式会社 | 送信回路 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6754478B1 (en) * | 1998-07-24 | 2004-06-22 | Gct Semiconductor, Inc. | CMOS low noise amplifier |
JP2000078473A (ja) * | 1998-08-31 | 2000-03-14 | Canon Inc | 光電変換装置 |
US6525609B1 (en) | 1998-11-12 | 2003-02-25 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
US6985035B1 (en) | 1998-11-12 | 2006-01-10 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
US7276970B2 (en) * | 1998-11-12 | 2007-10-02 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
US7696823B2 (en) | 1999-05-26 | 2010-04-13 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
US6452434B1 (en) * | 2000-01-27 | 2002-09-17 | Fujitsu Limited | Phase shifter circuit |
US6323732B1 (en) * | 2000-07-18 | 2001-11-27 | Ericsson Inc. | Differential amplifiers having β compensation biasing circuits therein |
US6480067B1 (en) | 2000-11-27 | 2002-11-12 | Sirenza Microdevices, Inc. | Peaking control for wideband laser driver applications |
US7065155B2 (en) * | 2000-12-22 | 2006-06-20 | Atheros Communications, Inc. | Method and apparatus for a transceiver having a constant power output |
US6583660B2 (en) * | 2001-05-25 | 2003-06-24 | Infineon Technologies Ag | Active auto zero circuit for time continuous open loop amplifiers |
US6617926B2 (en) * | 2001-06-29 | 2003-09-09 | Intel Corporation | Tail current node equalization for a variable offset amplifier |
US6420932B1 (en) * | 2001-06-29 | 2002-07-16 | Intel Corporation | Variable offset amplifier circuit |
US7579912B2 (en) * | 2001-08-15 | 2009-08-25 | Broadcom Corporation | Method and system for multiple tuner application using a low noise broadband distribution amplifier |
US6614300B2 (en) * | 2001-08-27 | 2003-09-02 | Nokia Corporation | Dual current mirror power amplifier bias control |
US6657494B2 (en) * | 2001-09-28 | 2003-12-02 | International Business Machines Corporation | Variable gain mixer-amplifier with fixed DC operating voltage level |
US6803824B2 (en) | 2001-12-18 | 2004-10-12 | Anadigics, Inc. | Dynamic matching in cascode circuits |
US6624688B2 (en) * | 2002-01-07 | 2003-09-23 | Intel Corporation | Filtering variable offset amplifer |
US6756841B2 (en) * | 2002-03-15 | 2004-06-29 | Intel Corporation | Variable offset amplifier circuits and their applications |
US6650184B2 (en) | 2002-03-15 | 2003-11-18 | Intel Corporation | High gain amplifier circuits and their applications |
CA2425647C (en) * | 2002-04-16 | 2006-06-13 | Research In Motion Limited | System and method of amplifier gain control by variable bias and degeneration |
GB0209830D0 (en) * | 2002-04-30 | 2002-06-05 | Zarlink Semiconductor Ltd | Circuit stage for radio frequency tuner and radio frequency tuner |
JP4040401B2 (ja) * | 2002-09-10 | 2008-01-30 | 株式会社ルネサステクノロジ | 可変利得増幅器 |
US7547993B2 (en) * | 2003-07-16 | 2009-06-16 | Autoliv Asp, Inc. | Radiofrequency double pole single throw switch |
US7161406B1 (en) * | 2004-04-15 | 2007-01-09 | Xilinx, Inc. | Method and apparatus for providing non 2:1 Gilbert cell mixer |
KR100783492B1 (ko) * | 2004-07-31 | 2007-12-11 | 인티그런트 테크놀로지즈(주) | 차동증폭회로 및 이를 포함한 믹서회로 |
KR100703784B1 (ko) * | 2005-07-08 | 2007-04-06 | 삼성전자주식회사 | 가변 이득 증폭기와 이를 포함하는 무선 통신 장치 |
KR100725994B1 (ko) * | 2005-09-06 | 2007-06-08 | 삼성전자주식회사 | 저전력 멀티-레벨 펄스 진폭 변조 드라이버 및 상기드라이버를 포함하는 반도체 장치 |
US20070257728A1 (en) * | 2006-05-03 | 2007-11-08 | Sitime Corporation | Microelectromechanical multi-stage oscillator |
US7420497B2 (en) * | 2006-06-28 | 2008-09-02 | Broadcom Corporation | Low offset flash analog-to-digital converter |
US7629847B1 (en) * | 2008-03-24 | 2009-12-08 | Atmel Corporation | Opposing currents differential amplifier |
KR101787761B1 (ko) * | 2011-08-09 | 2017-10-18 | 삼성전자주식회사 | Rf 증폭기 |
US8742846B1 (en) * | 2013-03-14 | 2014-06-03 | Hittite Microwave Corporation | Selectable gain differential amplifier |
TWI502870B (zh) * | 2013-04-11 | 2015-10-01 | Ili Technology Corp | Voltage conversion device |
CN103269206B (zh) * | 2013-05-28 | 2016-08-24 | 上海贝岭股份有限公司 | 一种放大器输出限幅电路 |
EP2824532B1 (en) * | 2013-07-10 | 2019-07-03 | Dialog Semiconductor GmbH | Method and circuit for controlled gain reduction of a differential pair |
US9917594B1 (en) * | 2016-09-06 | 2018-03-13 | Texas Instruments Incorporated | Inbuilt threshold comparator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1212776B (it) * | 1983-09-29 | 1989-11-30 | Ates Componenti Elettron | Stadio d'ingresso amplificatore e miscelatore a transistori per un radioricevitore. |
JP3097563B2 (ja) * | 1996-06-07 | 2000-10-10 | 日本電気株式会社 | 利得可変増幅器 |
JPH10126178A (ja) * | 1996-10-18 | 1998-05-15 | Nec Corp | 可変利得増幅器 |
JP2002330038A (ja) * | 1997-01-16 | 2002-11-15 | Sony Corp | エミッタ共通差動トランジスタ回路 |
US5896063A (en) * | 1997-04-30 | 1999-04-20 | Maxim Integrated Products, Inc. | Variable gain amplifier with improved linearity and bandwidth |
-
1998
- 1998-12-08 JP JP10348810A patent/JP2000174576A/ja not_active Withdrawn
-
1999
- 1999-04-22 US US09/296,513 patent/US6163215A/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100427878B1 (ko) * | 2000-09-29 | 2004-04-30 | 가부시끼가이샤 도시바 | 증폭회로 |
KR100570135B1 (ko) * | 2000-10-10 | 2006-04-12 | 인터내셔널 비지네스 머신즈 코포레이션 | 선형 가변 이득 증폭기{linear variable gain amplifiers} |
KR100450755B1 (ko) * | 2002-06-04 | 2004-10-01 | 한국전자통신연구원 | 고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기 |
KR100613141B1 (ko) * | 2002-07-19 | 2006-08-17 | 인티그런트 테크놀로지즈(주) | 선형성이 개선된 가변 이득 증폭기 |
CN100456198C (zh) * | 2003-10-09 | 2009-01-28 | 夏普株式会社 | 电流转换电路、放大器、便携式终端 |
JP2005286616A (ja) * | 2004-03-29 | 2005-10-13 | Nec Corp | 増幅回路及び表示装置 |
JP2008306613A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
WO2011007496A1 (ja) * | 2009-07-14 | 2011-01-20 | パナソニック株式会社 | 送信回路 |
US8532591B2 (en) | 2009-07-14 | 2013-09-10 | Panasonic Corporation | Transmission circuit |
Also Published As
Publication number | Publication date |
---|---|
US6163215A (en) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000174576A (ja) | 可変利得増幅器 | |
EP0295221B1 (en) | Cmos power operational amplifier | |
KR100356022B1 (ko) | 씨모스 가변이득 앰프 및 그 제어 방법 | |
US7564306B2 (en) | Amplifier with common-mode feedback circuit | |
US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
US6359510B1 (en) | Amplifier circuit | |
EP1415392B1 (en) | Open loop variable gain amplifier using replica gain cell | |
KR20020013739A (ko) | 정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로 | |
KR101018950B1 (ko) | 정전압 출력 회로 | |
US7317358B2 (en) | Differential amplifier circuit | |
EP0969594B1 (en) | A common-mode feedback circuit and method | |
US7167050B2 (en) | Operational amplifier having large output current with low supply voltage | |
US6756841B2 (en) | Variable offset amplifier circuits and their applications | |
US6538513B2 (en) | Common mode output current control circuit and method | |
KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
JP3422706B2 (ja) | 基準電圧発生回路のスタートアップ回路 | |
US7109794B2 (en) | Differential gain stage for low voltage supply | |
JP2008048393A (ja) | デシベル線形特性を有する可変利得増幅器 | |
JP4811157B2 (ja) | 増幅器 | |
KR100499859B1 (ko) | 가변 이득 증폭기 | |
EP1537654A1 (en) | Operational amplifier | |
JPH051646B2 (ja) | ||
JP4867066B2 (ja) | 増幅回路 | |
JPH10112614A (ja) | バイアス電流供給方法およびその回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |