CN103269206B - 一种放大器输出限幅电路 - Google Patents

Abstract

本发明涉及一种放大器输出限幅电路，包括第一检测模块、第二检测模块和驱动模块，第一检测模块接收限幅电压信号VLM和反相输出信号VN，输出反相限幅信号icn；第二检测模块接收限幅电压信号VLM和同相输出信号VP，输出反相限幅信号icn；驱动模块接收反相限幅信号icn或同相限幅信号icp，输出同相反馈信号VSUMP和反相反馈信号VSUMN，同相反馈信号VSUMP和反相反馈信号VSUMN为流动方向相反的电流。其技术效果是：将放大器输出信号的幅度限制在设计工作范围内，使输入音源幅度过大时，避免D类音频功放输出严重失真并消除刺耳噪声。

Description

一种放大器输出限幅电路

技术领域

本发明涉及集成电路领域的一种放大器输出限幅电路。

背景技术

众所周知，D类音频功放通常需要积分器电路抑制系统噪声，该积分器电路由放大器和电阻电容反馈网络组成。

对于传统的D类音频功放，当输入音源信号幅度过大时，放大器输出幅度会超出设计工作范围，使D类音频功放输出严重失真并产生刺耳噪声。因此，现有的D类音频功放静音充电电路已越来越不能满足用户的需要。

发明内容

为了克服上述现有技术存在的不足，本发明提供一种放大器输出限幅电路，作为放大器的附加反馈电路，将放大器输出信号的幅度限制在设计工作范围内，从而避免D类音频功放输出严重失真并消除刺耳噪声。

实现上述目的的技术方案是：一种放大器输出限幅电路，包括第一检测模块、第二检测模块和驱动模块;

所述第一检测模块接收限幅电压信号VLM和由放大器的反相输出端输出的反相输出信号VN，所述反相输出信号VN的电平低于所述限幅电压信号VLM的电平时，所述第一检测模块输出电流不为零的反相限幅信号icn；

所述第二检测模块接收限幅电压信号VLM和放大器的同乡相输出端输出的同相输出信号VP，所述同相输出信号VP的电平低于所述限幅电压信号VLM的电平时，所述第二检测模块输出电流不为零的反相限幅信号icn；

所述驱动模块接收所述反相限幅信号icn或所述同相限幅信号icp，向所述放大器的同相输入端和反相输入端对应输出同相反馈信号VSUMP和反相反馈信号VSUMN，所述同相反馈信号VSUMP和所述反相反馈信号VSUMN为流动方向相反的电流。

进一步的，所述第一检测模块包含第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五NMOS管、第六NMOS管、第七PMOS管和第八PMOS管；

所述第七PMOS管，漏极接接地端，栅极接收所述反相输出信号VN；所述第八PMOS管的漏极接接地端，栅极接收所述限幅电压信号VLM；

所述第五NMOS管的源极连接所述第七PMOS管的源极；所述第六NMOS管的源极连接所述第八PMOS管的源极，所述第六NMOS管的漏极同时连接所述第五NMOS管的栅极和所述第六NMOS管的栅极；

所述第四PMOS管的漏极连接所述第六NMOS管的漏极，所述第三PMOS管的漏极连接所述第五NMOS管的漏极，所述第三PMOS管的栅极与所述第四PMOS管的栅极相连，接收第二偏置电压VB2；

所述第一PMOS管的源极和所述第二PMOS管的源极分别接电源端，所述第一PMOS管的漏极和所述第二PMOS管的漏极对应连接所述第三PMOS管的源极与所述第四PMOS管的源极，所述第一PMOS管的栅极和所述第二PMOS管的栅极相连，接收第一偏置电压VB1，所述第一PMOS管的漏极输出反相限幅信号icn。

进一步的，所述第二检测模块包含第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三NMOS管、第十四NMOS管、第十五PMOS管和第十六PMOS；

所述第十六PMOS管，漏极接接地端，栅极接收所述同相输出信号VP；所述第十五PMOS管的漏极接接地端，栅极接收所述限幅电压信号VLM；

所述第十四NMOS管的源极连接所述第十六PMOS管的源极；所述第十三NMOS管的源极连接所述第十五PMOS管的源极，所述第十三NMOS管的漏极同时连接所述第十四NMOS管的栅极和所述第十三NMOS管的栅极；

所述第十一PMOS管的漏极连接所述第十三NMOS管的漏极，所述第十二PMOS管的漏极连接所述第十四NMOS管的漏极，所述第十二PMOS管的栅极与所述第十一PMOS管的栅极相连，接收外部的所述第二偏置电压VB2；

所述第十PMOS管的源极和九PMOS管的源极分别接电源端，所述第十PMOS管的漏极和所述第九PMOS管的漏极对应连接所述第十二PMOS管的源极与所述第十一PMOS管的源极，所述第十PMOS管的栅极和所述第九PMOS管的栅极相连，接收第一偏置电压VB1，所述第十PMOS管的漏极输出同相限幅信号icp。

进一步的，所述驱动模块包含第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管和第二十六NMOS管；

所述第十七PMOS管的源极、所述第十八PMOS管的源极和所述第十九PMOS管的源极同时接电源端，所述第十七PMOS管的漏极同时连接所述第十七PMOS管的栅极、所述第一PMOS管M1的漏极、所述第十八PMOS管的栅极，以及所述第十九PMOS管的栅极，所述第十七PMOS管的栅极、所述第十八PMOS管的栅极、所述第十九PMOS管的栅极同时接收所述反相限幅信号icn；

所述第二十PMOS管的源极、所述第二十一PMOS管的源极和所述第二十二PMOS管的源极同时接电源端，所述第二十PMOS管的漏极同时连接所述第二十PMOS管的栅极、所述第十PMOS管M10的漏极、所述第二十一PMOS管的栅极，以及所述第二十二PMOS管的栅极，所述第二十PMOS管的栅极、所述第二十一PMOS管的栅极、所述第二十二PMOS管的栅极同时接收所述反相同相限幅信号icp；

所述第二十三NMOS管的源极和所述第二十四NMOS管的源极同时接接地端；所述第二十三NMOS管的漏极同时连接所述第二十三NMOS管的栅极和所述第二十四NMOS管的栅极；

所述第二十六NMOS管的源极和所述第二十五NMOS管的源极同时接接地端；所述第二十六NMOS管的漏极同时连接所述第二十六NMOS管的栅极和所述第二十五NMOS管的栅极；

所述第十八PMOS管的漏极连接所述第二十三NMOS管23的漏极；所述第二十二PMOS管22的漏极连接所述第二十六NMOS管26的漏极；

所述第二十四NMOS管的漏极连接所述第二十一PMOS管的漏极，所述第二十一PMOS管的漏极输出所述同相反馈信号VSUMP；

所述第二十五NMOS管的漏极连接所述第十九PMOS管的漏极，所述第二十五PMOS管的漏极输出所述反相反馈信号VSUMN。

采用了本发明的一种放大器输出限幅电路的技术解决方案，即第一检测模块接收限幅电压信号VLM和反相输出信号VN，输出反相限幅信号icn；第二检测模块接收限幅电压信号VLM和同相输出信号VP，输出反相限幅信号icn；驱动模块接收反相限幅信号icn或同相限幅信号icp，输出同相反馈信号VSUMP和反相反馈信号VSUMN，同相反馈信号VSUMP和反相反馈信号VSUMN为流动方向相反的电流的技术方案。其技术效果是：将放大器输出信号的幅度限制在设计工作范围内，使输入音源幅度过大时，避免D类音频功放输出严重失真并消除刺耳噪声。

附图说明

图1是本发明的一种放大器输出限幅电路的最佳实施例的电路图。

具体实施方式

下面将结合附图对本发明作进一步说明。

如图1所示，本发明的一种放大器输出限幅电路，接收放大器输出端的输出信号，输出反馈信号到放大器的输入端。

本发明的一种放大器输出限幅电路包括第一检测模块101、第二检测模块102和驱动模块103。

第一检测模块101接收放大器的反相输出端输出的反相输出信号VN和外部输入的限幅电压信号VLM，输出反相限幅信号icn，第二检测模块102接收放大器的同相输出端输出的同相输出信号VP和外部输入的限幅电压信号VLM，输出同相限幅信号icp。驱动模块103接收反相限幅信号icn或同相限幅信号icp，输出反相反馈信号VSUMN到放大器的反相输入端，输出同相反馈信号VSUMP到放大器的同相输入端。

第一检测模块101包含第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八PMOS管M8，其中：

第七PMOS管M7，漏极接接地端gnd，栅极接收反相输出信号VN；第八PMOS管M8的漏极接接地端gnd，栅极接收限幅电压信号VLM。

第五NMOS管M5的源极连接第七PMOS管M7的源极；第六NMOS管M6的源极连接第八PMOS管M8的源极。第六NMOS管M6的漏极同时连接第五NMOS管M5的栅极和第六NMOS管M6的栅极。

第四PMOS管M4的漏极连接第六NMOS管M6的漏极，第三PMOS管M3的漏极连接第五NMOS管M5的漏极，第三PMOS管M3的栅极与第四PMOS管M4的栅极相连，接收外部的第二偏置电压VB2。

第一PMOS管M1的源极和第二PMOS管M2的源极分别接电源端Vdd，第一PMOS管M1的漏极和第二PMOS管M2的漏极对应连接第三PMOS管M3的源极与第四PMOS管M4的源极，第一PMOS管M1的栅极和第二PMOS管M2的栅极相连，接收外部的第一偏置电压VB1，第一PMOS管M1的漏极输出反相限幅信号icn。

第二检测模块102包括第九PMOS管M9、第十PMOS管M10、第十一PMOS管M11、第十二PMOS管M12、第十三NMOS管M13、第十四NMOS管M14、第十五PMOS管M15和第十六PMOS管M16，其中：

第十六PMOS管M16，漏极接接地端gnd，栅极接收同相输出信号VP；第十五PMOS管M15的漏极接接地端gnd，栅极接收限幅电压信号VLM。

第十四NMOS管M14的源极连接第十六PMOS管M16的源极；第十三NMOS管M13的源极连接第十五PMOS管M15的源极。第十三NMOS管M13的漏极同时连接第十四NMOS管M14的栅极和第十三NMOS管M13的栅极。

第十一PMOS管M11的漏极连接第十三NMOS管M13的漏极，第十二PMOS管M12的漏极连接第十四NMOS管M14的漏极，第十二PMOS管12的栅极与第十一PMOS管M11的栅极相连，接收外部的第二偏置电压VB2。

第十PMOS管M10的源极和第九PMOS管M9的源极分别接电源端Vdd，第十PMOS管M10的漏极和第九PMOS管M9的漏极对应连接第十二PMOS管M12的源极与第十一PMOS管M11的源极，第十PMOS管M10的栅极和第九PMOS管M9的栅极相连，接收外部的第一偏置电压VB1，第十PMOS管M10的漏极输出同相限幅信号icp。

驱动模块103包含第十七PMOS管M17、第十八PMOS管M18、第十九PMOS管M19、第二十PMOS管M20、第二十一PMOS管M21、第二十二PMOS管M22、第二十三NMOS管M23、第二十四NMOS管M24、第二十五NMOS管M25和第二十六NMOS管M26，其中，

第十七PMOS管M17的源极、第十八PMOS管M18的源极和第十九PMOS管M19的源极同时接电源端Vdd，第十七PMOS管M17的漏极同时连接第十七PMOS管M17的栅极、第一PMOS管M1的漏极、第十八PMOS管M18的栅极，以及第十九PMOS管19的栅极。第十七PMOS管M17的栅极、第十八PMOS管M18的栅极、第十九PMOS管M19的栅极同时接收反相限幅信号icn；第十七PMOS管M17、第十八PMOS管M18、第十九PMOS管M19构成电流镜结构。

第二十PMOS管M20的源极、第二十一PMOS管M21的源极和第二十二PMOS管M22的源极同时接电源端Vdd，第二十PMOS管M20的漏极同时连接第二十PMOS管M20的栅极、第十PMOS管M10的漏极、第二十一PMOS管M21的栅极，以及第二十二PMOS管M22的栅极。第二十PMOS管M20的栅极、第二十一PMOS管M21的栅极、第二十二PMOS管M22的栅极同时接收同相限幅信号icp；第二十PMOS管M20、第二十一PMOS管M21、第二十二PMOS管M22构成电流镜结构。

第二十三NMOS管M23的源极和第二十四NMOS管M24的源极同时接接地端gnd；第二十三NMOS管M23的漏极同时连接第二十三NMOS管M23的栅极和第二十四NMOS管M24的栅极；第二十三NMOS管M23和第二十四NMOS管M24构成电流镜结构。

第二十六NMOS管M26的源极和第二十五NMOS管M25的源极同时接接地端gnd；第二十六NMOS管M26的漏极同时连接第二十六NMOS管M26的栅极和第二十五NMOS管M25的栅极；第二十六NMOS管M26和第二十五NMOS管M25构成电流镜结构。

第十八PMOS管M18的漏极连接第二十三NMOS管23的漏极；第二十二PMOS管M22的漏极连接第二十六NMOS管M26的漏极；

第二十四NMOS管M24的漏极连接第二十一PMOS管M21的漏极，第二十一PMOS管M21的漏极为本发明的一种放大器输出限幅电路的同相反馈信号输出端，向所述放大器的同相输入端输出同相反馈信号VSUMP；

第二十五NMOS管M25的漏极连接第十九PMOS管M19的漏极，第二十五NMOS管M25的漏极为本发明的一种放大器输出限幅电路的反相反馈信号输出端，向所述放大器的反相输入端输出反相反馈信号VSUMN。

本发明的工作原理如下：

第七PMOS管M7和第八PMOS管M8构成第一电压跟随器，提供较高的输入阻抗，第五NMOS管M5和第六NMOS管M6构成源极输入的第一差分比较器，第一PMOS管M1、第二PMOS管M2、第三PMOS管M3和第四PMOS管M4构成第一电流源，为第五NMOS管M5和第六NMOS管M6提供偏置电流。

当放大器的反相输出端输出的反相输出信号VN的电平高于限幅电压信号VLM的电平时，第五NMOS管M5截止，第一PMOS管M1将反相限幅信号icn的电平拉高到电源电压，反相限幅信号icn的电流为零。

当放大器的反相输出端输出的反相输出信号VN的电平低于限幅电压信号VLM的电平时，第五NMOS管M5导通，第三PMOS管M3将反相限幅信号icn的电平拉低到电源电压以下，反相限幅信号icn输出的电流不为零。

第十五PMOS管M15和第十六PMOS管M16构成第二输入电压跟随器，提供较高的输入阻抗，第十三NMOS管M13和第十四NMOS管M14构成源极输入的第二差分比较器，第九PMOS管M9、第十PMOS管M10、第十一PMOS管M11和第十二PMOS管M12构成第二电流源，为第十三NMOS管M13和第十四NMOS管M14提供偏置电流。

当放大器的同相输出端输出的同相输出信号VP的电平高于限幅电压VLM的电平时，第十四NMOS管M14截止，第十PMOS管M10将同相限幅信号icp的电平拉高到电源电压，同相限幅信号icp输出的电流为零。

当放大器的同相输出端输出的同相输出信号VP的电平低于限幅电压VLM的电平时，第十四NMOS管M14导通，第十二PMOS管M12将同相限幅信号icp的电平拉低到电源电压以下，同相限幅信号icp输出的电流不为零。

第十七PMOS管M17接收反相限幅信号icn的电流，分别在第十八PMOS管M18、第十九PMOS管M19上产生镜像电流，使第二十五NMOS管M25的漏极生成一个与反相限幅信号icn的电流成固定比例的流出电流，该流出电流为反相反馈信号VSUMN。流过第十八PMOS管M18的电流流过第二十三NMOS管M23，在第二十四NMOS管M24上再次产生镜像电流，使第二十一PMOS管M21的漏极生成一个与反相限幅信号icn的电流成固定比例的流入电流，该流入电流为同相反馈信号VSUMP。

第二十PMOS管M20接收同相限幅信号icp的电流，分别在第二十一PMOS管M21、第二十二PMOS管M22上产生镜像电流，使第二十一PMOS管M21的漏极生成一个同相限幅信号icp成固定比例的流出电流，该流出电流为同相反馈信号VSUMP。流过第二十二PMOS管M22的电流流过第二十六NMOS管M26，在第二十五NMOS管M25上再次产生镜像电流，使第二十五NMOS管M25的漏极生成一个与同相限幅信号icp成固定比例的流入电流，该流入电流为反相反馈信号VSUMN。

因此，当放大器的同相输出端输出的同相输出信号VP和反相输出端输出的反相输出信号VN的电平，均高于限幅电压VLM的电平时，第一检测模块101输出的反相限幅信号icn的电流，第二检测模块102输出的同相限幅信号icp的电流均为零，本发明一种放大器输出限幅电路输出的反相反馈信号VSUMN和同相反馈信号VSUMP的电流均为零，不影响放大器正常工作。

当放大器的反相输出端输出的反相输出信号VN的电平低于限幅电压VLM的电平时，对于全差分结构的放大器来说，其同相输出端输出的同相输出信号VP的电平会相应变高，本发明一种放大器输出限幅电路输出的反相反馈信号VSUMN和同相反馈信号VSUMP的电流均不为零，且方向相反，反相反馈信号VSUMN和同相反馈信号VSUMP对应反馈到放大器的反相输入端和同相输入端后，使放大器的反相输出端输出的反相输出信号VN的电平回升，同相输出端的同相输出信号VP的电平回落，实现限幅功能。

当放大器的同相输出端输出的同相输出信号VP的电平低于限幅电压VLM的电平时，对于全差分结构的放大器来说，其反相输出端输出的同反输出信号VN的电平会相应变高，本发明一种放大器输出限幅电路输出的反相反馈信号VSUMN和同相反馈信号VSUMP的电流均不为零，反相反馈信号VSUMN和同相反馈信号VSUMP对应反馈到放大器的反相输入端和同相输入端后，使放大器的反相输出端输出的反相输出信号VP的电平回升，同相输出端的同相输出信号VN的电平回落，实现限幅功能。

以上结合附图实施例对本发明进行了详细说明，本领域普通技术人员可根据上述说明对本发明做出种种变化。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。

Claims (4)

1.一种放大器输出限幅电路，其特征在于：包括第一检测模块(101)、第二检测模块(102)和驱动模块(103)；

所述第一检测模块(101)接收限幅电压信号(VLM)和由放大器反相输出端输出的反相输出信号(VN)，所述反相输出信号(VN)的电平低于所述限幅电压信号(VLM)的电平时，所述第一检测模块(101)输出电流不为零的反相限幅信号(icn)；

所述第二检测模块(102)接收限幅电压信号(VLM)和由所述放大器的同相输出端输出的同相输出信号(VP)，所述同相输出信号(VP)的电平低于所述限幅电压信号(VLM)的电平时，所述第二检测模块(102)输出电流为同相限幅信号(icp)；

所述驱动模块(103)接收所述反相限幅信号(icn)或同相限幅信号(icp)，向所述放大器的同相输入端和反相输入端对应输出同相反馈信号(VSUMP)和反相反馈信号(VSUMN)，所述同相反馈信号(VSUMP)和所述反相反馈信号(VSUMN)为流动方向相反的电流。

2.根据权利要求1所述的一种放大器输出限幅电路，其特征在于：所述第一检测模块(101)包含第一PMOS管(M1)、第二PMOS管(M2)、第三PMOS管(M3)、第四PMOS管(M4)、第五NMOS管(M5)、第六NMOS管(M6)、第七PMOS管(M7)和第八PMOS管(M8)；

所述第七PMOS管(M7)，漏极接接地端，栅极接收所述反相输出信号(VN)；所述第八PMOS管(M8)的漏极接接地端，栅极接收所述限幅电压信号(VLM)；

所述第五NMOS管(M5)的源极连接所述第七PMOS管(M7)的源极；所述第六NMOS管(M6)的源极连接所述第八PMOS管(M8)的源极，所述第六NMOS管(M6)的漏极同时连接所述第五NMOS管(M5)的栅极和所述第六NMOS管(M6)的栅极；

所述第四PMOS管(M4)的漏极连接所述第六NMOS管(M6)的漏极，所述第三PMOS管(M3)的漏极连接所述第五NMOS管(M5)的漏极，所述第三PMOS管(M3)的栅极与所述第四PMOS管(M4)的栅极相连，接收第二偏置电压(VB2)；

所述第一PMOS管(M1)的源极和所述第二PMOS管(M2)的源极分别接电源端，所述第一PMOS管(M1)的漏极和所述第二PMOS管(M2)的漏极对应连接所述第三PMOS管(M3)的源极与所述第四PMOS管(M4)的源极，所述第一PMOS管(M1)的栅极和所述第二PMOS管(M2)的栅极相连，接收第一偏置电压(VB1)，所述第一PMOS管(M1)的漏极输出反相限幅信号(icn)。

3.根据权利要求2所述的一种放大器输出限幅电路，其特征在于，所述第二检测模块(102)包含第九PMOS管(M9)、第十PMOS管(M10)、第十一PMOS管(M11)、第十二PMOS管(M12)、第十三NMOS管(M13)、第十四NMOS管(M14)、第十五PMOS管(M15)和第十六PMOS(M16)；

所述第十六PMOS管(M16)，漏极接接地端，栅极接收所述同相输出信号(VP)；所述第十五PMOS管(M15)的漏极接接地端，栅极接收所述接收限幅电压信号(VLM)；

所述第十四NMOS管(M14)的源极连接所述第十六PMOS管(M16)的源极；所述第十三NMOS管(M13)的源极连接所述第十五PMOS管(M15)的源极，所述第十三NMOS管(M13)的漏极同时连接所述第十四NMOS管(M14)的栅极和所述第十三NMOS管(M13)的栅极；

所述第十一PMOS管(M11)的漏极连接所述第十三NMOS管(M13)的漏极，所述第十二PMOS管(M12)的漏极连接所述第十四NMOS管(M14)的漏极，所述第十二PMOS管(M12)的栅极与所述第十一PMOS管(M11)的栅极相连，接收外部的第二偏置电压(VB2)；

所述第十PMOS管(M10)的源极和第九PMOS管(M9)的源极分别接电源端，所述第十PMOS管(M10)的漏极和所述第九PMOS管(M9)的漏极对应连接所述第十二PMOS管(M12)的源极与所述第十一PMOS管(M11)的源极，所述第十PMOS管(M10)的栅极和所述第九PMOS管(M9)的栅极相连，接收第一偏置电压(VB1)，所述第十PMOS管(M10)的漏极输出同相限幅信号(icp)。

4.根据权利要求3所述的一种放大器输出限幅电路，其特征在于，所述驱动模块(103)包括第十七PMOS管(M17)、第十八PMOS管(M18)、第十九PMOS管(M19)、第二十PMOS管(M20)、第二十一PMOS管(M21)、第二十二PMOS管(M22)、第二十三NMOS管(M23)、第二十四NMOS管(M24)、第二十五NMOS管(M25)和第二十六NMOS管(M26)；

所述第十七PMOS管(M17)的源极、所述第十八PMOS管(M18)的源极和所述第十九PMOS管(M19)的源极同时接电源端，所述第十七PMOS管(M17)的漏极同时连接所述第十七PMOS管(M17)的栅极、第一PMOS管(M1)的漏极、所述第十八PMOS管(M18)的栅极，以及所述第十九PMOS管(M19)的栅极，所述第十七PMOS管(M17)的栅极、所述第十八PMOS管(M18)的栅极、所述第十九PMOS管(M19)的栅极同时接收所述反相限幅信号(icn)；

所述第二十PMOS管(M20)的源极、所述第二十一PMOS管(M21)的源极和所述第二十二PMOS管(M22)的源极同时接电源端，所述第二十PMOS管(M20)的漏极同时连接所述第二十PMOS管(M20)的栅极、第十PMOS管(M10)的漏极、所述第二十一PMOS管(M21)的栅极，以及所述第二十二PMOS管(M22)的栅极，所述第二十PMOS管(M20)的栅极、所述第二十一PMOS管(M21)的栅极、所述第二十二PMOS管(M22)的栅极同时接收同相限幅信号(icp)；

所述第二十三NMOS管(M23)的源极和所述第二十四NMOS管(M24)的源极同时接接地端；所述第二十三NMOS管(M23)的漏极同时连接所述第二十三NMOS管(M23)的栅极和所述第二十四NMOS管(M24)的栅极；

所述第二十六NMOS管(M26)的源极和第二十五NMOS管(M25)的源极同时接接地端；所述第二十六NMOS管(M26)的漏极同时连接所述第二十六NMOS管(M26)的栅极和所述第二十五NMOS管(M25)的栅极；

所述第十八PMOS管(M18)的漏极连接所述第二十三NMOS管(M23)的漏极；所述第二十二PMOS管(M22)的漏极连接所述第二十六NMOS管(M26)的漏极；

所述第二十四NMOS管(M24)的漏极连接所述第二十一PMOS管(M21)的漏极，所述第二十一PMOS管(M21)的漏极输出所述同相反馈信号(VSUMP)；

所述第二十五NMOS管(M25)的漏极连接所述第十九PMOS管(M19)的漏极，所述第二十五NMOS管(M25)的漏极输出所述反相反馈信号(VSUMN)。