JP4040401B2 - 可変利得増幅器 - Google Patents
可変利得増幅器 Download PDFInfo
- Publication number
- JP4040401B2 JP4040401B2 JP2002264124A JP2002264124A JP4040401B2 JP 4040401 B2 JP4040401 B2 JP 4040401B2 JP 2002264124 A JP2002264124 A JP 2002264124A JP 2002264124 A JP2002264124 A JP 2002264124A JP 4040401 B2 JP4040401 B2 JP 4040401B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- drain
- source
- fixed potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、可変利得増幅器に関し、特に、線形利得増幅器に関する。
【０００２】
【従来の技術】
図５は、従来の可変利得増幅器の構成を示す。同図に示すように、可変利得増幅器は、増幅回路１００と、この増幅回路１００の利得を制御する制御回路４００とで構成される。まず、増幅回路１００の構成について説明する。この増幅回路１００は、ＮチャネルＭＯＳトランジスタＭ１（第１のＭＯＳトランジスタ）、Ｍ２（第２のＭＯＳトランジスタ）、Ｍ３（第３のＭＯＳトランジスタ）、Ｍ４（第４のＭＯＳトランジスタ）、Ｍ５（第５のＭＯＳトランジスタ）およびＭ６（第６のＭＯＳトランジスタ）と、負荷抵抗Ｚ１（第１の負荷抵抗）およびＺ２（第２の負荷抵抗）を含む。ここで、Ｍ１およびＭ２は、同一特性を有し、Ｍ３およびＭ４は、同一特性を有し、Ｍ５およびＭ６は、同一特性を有する。ここで、同一特性とは、閾値電圧、利得定数、同電流が流れるときのトランスコンダクタンス、およびドレイン抵抗が等しいことをいう。
【０００３】
Ｍ３とＭ５のドレインが接続され、この接続点に第１の出力端子が接続される。Ｍ４とＭ６のドレインが接続され、この接続点に第２の出力端子が接続される。Ｍ３とＭ４のソースが接続され、この接続点にＭ２のドレインが接続される。
【０００４】
Ｍ５とＭ６のソースが接続され、この接続点にＭ１のドレインが接続される。
Ｍ１は、ゲート端子Ｖｃ１が制御回路４００に接続され、ソースが第１の固定電位（接地電位）に接続される。Ｍ２は、ゲート端子Ｖｃ２が制御回路４００に接続され、ソースが前記第１の固定電位（接地電位）に接続される。
【０００５】
Ｍ３は、ゲートがドレインに接続される。Ｍ４は、ゲートがドレインに接続される。Ｍ６は、ゲートが第１の入力端子ＩＮ１に接続される。Ｍ５は、ゲートが第２の入力端子ＩＮ２に接続される。
【０００６】
Ｚ１は、一方が第２の固定電位Ｖｄｄに接続され、他方が第１の出力端子ＯＵＴ１に接続される。Ｚ２は、一方が第２の固定電位Ｖｄｄに接続され、他方が第２の出力端子ＯＵＴ２に接続される。
【０００７】
入力端子ＩＮ１の電位をＶｉｎ−とし、入力端子ＩＮ２の電位をＶｉｎ＋とし、出力端子ＯＵＴ１の電位をＶｏｕｔ＋とし、出力端子ＯＵＴ２の電位をＶｏｕｔ−とする。Ｍ１を流れる電流をＩ１とし、Ｍ２を流れる電流をＩ２とする。
【０００８】
この増幅回路の等価回路を図６に示す。ここで、ｇｍ１は、Ｍ５およびＭ６のトランスコンダクタンスを示し、ｇｍ２は、Ｍ３およびＭ４のトランスコンダクタンスを示し、ｒｄ１は、Ｍ５およびＭ６のドレイン抵抗を示し、ｒｄ２は、Ｍ３およびＭ４のドレイン抵抗を示し、Ｚは、負荷抵抗Ｚ１およびＺ２の抵抗値を示す。同図より、この増幅回路の利得ｇａｉｎは、次式で表される。
【０００９】
【数１】
【００１０】
ここで、／／は、並列接続の合成抵抗を算出するときの演算を示す。ｒｄ１、ｒｄ２＞＞１／ｇｍ２、Ｚとすると、ｇａｉｎは、次のように近似される。
【００１１】
【数２】
【００１２】
μnを平均表面移動度とし、Ｃoxを単位面積当りのゲート容量とし、（Ｗ／Ｌ）1を、Ｍ５およびＭ６のチャネル幅／チャネル長とし、（Ｗ／Ｌ）2をＭ３およびＭ４のチャネル幅／チャネル長とすると、ｇｍ１およびｇｍ２は、次式で表される。
【００１３】
【数３】
【００１４】
【数４】
【００１５】
式（Ａ３）と（Ａ４）を式（Ａ２）に代入すると、次式が得られる。
【００１６】
【数５】
【００１７】
式（Ａ５）より、Ｚが十分に大きいときには、
ｇａｉｎ∝（Ｉ１／Ｉ２）0.5・・・（Ａ６）
と表わされ、ｇａｉｎは、電流比（Ｉ１／Ｉ２）の平方根に比例する。
【００１８】
次に、制御回路４００の構成を説明する。制御回路４００は、ＰチャネルＭＯＳトランジスタＭ２１およびＭ２２と、ＮチャネルＭＯＳトランジスタＭ１１およびＭ１２と、定電流源Ｉｂｉａｓ１とを含む。ここで、Ｍ１１およびＭ１２は、同一特性を有し、Ｍ２１およびＭ２２は、同一特性を有する。
【００１９】
定電流源Ｉｂｉａｓ１は、定電流Ｉｂｓ１を出力する。
Ｍ２１は、そのソースが定電流源Ｉｂｉａｓ１に接続され、そのドレインがＭ１１のドレインに接続され、そのゲートに制御電圧Ｖｃｏｎ１が入力される。
【００２０】
Ｍ２２は、そのソースが定電流源Ｉｂｉａｓ１に接続され、そのドレインがＭ１２のドレインに接続され、そのゲートに制御電圧Ｖｃｏｎ２が入力される。
【００２１】
Ｍ１１は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインが自己のゲートおよびＭ２１のドレインに接続され、そのゲート端子Ｖｃ１が増幅回路１００におけるＭ１のゲート端子Ｖｃ１に接続される。
【００２２】
Ｍ１２は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインが自己のゲートおよびＭ２２のドレインに接続され、そのゲート端子Ｖｃ２が増幅回路１００におけるＭ２のゲート端子Ｖｃ２に接続される。
【００２３】
定電流源Ｉｂｉａｓ１は、一方が第２の固定電位Ｖｄｄに接続され、他方がＭ２１のソースおよびＭ２２のソースに接続される。
【００２４】
次に、この制御回路４００の動作について説明する。Ｍ２１およびＭ２２の利得定数をＫ、閾値電圧をＶｔｈとする。Ｍ２１を流れる電流をＩｄ１とし、Ｍ２２を流れる電流をＩｄ２とし、Ｍ２１のゲート・ソース間電圧をＶｇｓ１とし、Ｍ２２のソース・ゲート間電圧をＶｇｓ２とする。Ｉｄ１とＩｄ２は、以下の式で表される。
【００２５】
Ｉｂｓ１＝Ｉｄ１＋Ｉｄ２・・・（Ａ７）
Ｉｄ１＝Ｋ×（Ｖｇｓ１−Ｖｔｈ）2・・・（Ａ８）
Ｉｄ２＝Ｋ×（Ｖｇｓ２−Ｖｔｈ）2・・・（Ａ９）
ここで、Ｓ点での電位をＶｓとすると、以下の式が成立する。
【００２６】
Ｖｇｓ１＝Ｖｃｏｎ１−Ｖｓ・・・（Ａ１０）
Ｖｇｓ２＝Ｖｃｏｎ２−Ｖｓ・・・（Ａ１１）
ここで、
Ｖｃｏｎ＝Ｖｃｏｎ２−Ｖｃｏｎ１・・・（Ａ１２）
とすると、式（Ａ７）〜（Ａ１２）より、次式が得られる。
【００２７】
【数６】
【００２８】
式（Ａ１３）および（Ａ１４）を変形すると、次の２つの式が得られる。
【００２９】
【数７】
【００３０】
【数８】
【００３１】
図７は、Ｖｃｏｎと、Ｉｄ１およびＩｄ２の関係を示す。同図に示すように、Ｖｃｏｎ＝０の近傍では、Ｉｄ１は、Ｖｃｏｎに正比例し、Ｉｄ２は、−Ｖｃｏｎに正比例する。
【００３２】
【数９】
【００３３】
【数１０】
【００３４】
とすると、式（Ａ１５）〜（Ａ１８）より、Ｉｄ１およびＩｄ２は、次式で表される。
【００３５】
Ｉｄ１＝Ａ＋Ｂ×Ｖｃｏｎ・・・（Ａ１９）
Ｉｄ２＝Ａ−Ｂ×Ｖｃｏｎ・・・（Ａ２０）
ところで、Ｉｄ１はＭ１１にも流れる。さらに、Ｍ１１とＭ１は、カレントミラー回路を構成しているので、Ｉｄ１は、Ｍ１にも流れる。したがって、Ｉ１＝Ｉｄ１となる。また、Ｉｄ２はＭ１２にも流れる。さらに、Ｍ１２とＭ２は、カレントミラー回路を構成しているので、Ｉｄ２は、Ｍ２にも流れる。したがって、Ｉ２＝Ｉｄ２となる。
【００３６】
【数１１】
【００３７】
とし、式（Ａ６）、（Ａ１９）〜（Ａ２１）より、ｇａｉｎは、次式で表される。
【００３８】
【数１２】
【００３９】
ところで、一般に指数関数は、次式で近似される。
ｅｘｐ（２ｎｘ）≒｛（１＋ｘ）／（１−ｘ）｝n・・・（Ａ２３）
Ｖｃｏｎ’＝Ｃ×Ｖｃｏｎ・・・（Ａ２４）
として、式（Ａ２２）に式（Ａ２３）の近似式をｎ＝０．５として適用すると、
ｇａｉｎ∝ｅｘｐ（Ｖｃｏｎ’）・・・（Ａ２５）
となる。これは、利得が制御電圧の指数関数に比例することを示している。利得をｄＢを単位として表わした場合には、利得は、制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示す。このように、利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を有する可変利得増幅器を線形利得増幅器という。
【００４０】
【発明が解決しようとする課題】
しかしながら、式（Ａ２３）の近似式は、ｎ＝０．５では、その近似が成り立つ範囲が狭い。つまり、Ｙ１＝｛（１＋ｘ）／（１−ｘ）｝0.5と、Ｙ２＝ｅｘｐ（ｘ）において、Ｙ１≒Ｙ２の近似が成立するＹ１の範囲が狭い。つまり、上述の従来の可変利得増幅器では、利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ
ｄＢ特性を示す範囲が狭い。
【００４１】
それゆえに、本発明の目的は、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すような可変利得増幅器を提供することである。
【００４２】
【課題を解決するための手段】
上記課題を解決するために、この発明に係わる可変利得増幅器は、ソースが第１の固定電位に接続され、同一特性を有する第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタを流れる電流と前記第２のＭＯＳトランジスタを流れる電流の比の平方根に比例した差動利得を有する増幅回路と、前記第１のＭＯＳトランジスタのゲートに一定電圧に制御電圧が付加された電位を与え、前記第２のＭＯＳトランジスタのゲートに前記一定電圧から前記制御電圧が減算された電位を与える制御回路とを備える。
【００４３】
好ましくは、前記増幅回路は、さらに、同一の特性を有する第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタと、同一の特性を有する第５のＭＯＳトランジスタおよび第６のＭＯＳトランジスタと、同一の抵抗値を有する第１の負荷および第２の負荷とを含み、前記第３のＭＯＳトランジスタのドレインと前記第５のＭＯＳトランジスタのドレインとが接続され、当該接続点に第１の出力端子が接続され、前記第４のＭＯＳトランジスタのドレインと前記第６のＭＯＳトランジスタのドレインとが接続され、当該接続点に第２の出力端子が接続され、前記第３のＭＯＳトランジスタのソースと前記第４のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第２のＭＯＳトランジスタのドレインが接続され、前記第５のＭＯＳトランジスタのソースと前記第６のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第１のＭＯＳトランジスタのドレインが接続され、前記第１のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが第１の固定電位に接続され、前記第２のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが前記第１の固定電位に接続され、前記第３のＭＯＳトランジスタは、ゲートがドレインに接続され、前記第４のＭＯＳトランジスタは、ゲートがドレインに接続され、前記第６のＭＯＳトランジスタは、ゲートが第１の入力端子に接続され、前記第５のＭＯＳトランジスタは、ゲートが第２の入力端子が接続され、前記第１の負荷は、一方が第２の固定電位に接続され、他方が前記第１の出力端子に接続され、前記第２の負荷は、一方が前記第２の固定電位に接続され、他方が前記第２の出力端子に接続される。
【００４４】
さらに、好ましくは、前記制御回路は、同一の特性を有する第７のＭＯＳトランジスタおよび第８のＭＯＳトランジスタと、同一の特性を有する第９のＭＯＳトランジスタと第１０のＭＯＳトランジスタと、第１定電流回路とを含み、前記第７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、前記第８のＭＯＳトランジスタは、ソースが前記第７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第９のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、前記第１０のＭＯＳトランジスタは、ソースが前記第８のＭＯＳトランジスタのドレインに接続され、ドレインが自己のゲートおよび前記第１定電流回路に接続され、ゲートが前記第８のＭＯＳトランジスタのゲートに接続され、前記第７のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートに接続され、前記第７のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートに接続されるとともに、前記第９のＭＯＳトランジスタのゲート電圧に制御電圧が付加された電圧が入力される。
【００４５】
好ましくは、前記制御回路は、同一の特性を有する第１１のＭＯＳトランジスタおよび第１２のＭＯＳトランジスタと、同一の特性を有する第１３のＭＯＳトランジスタおよび第１４のＭＯＳトランジスタと、同一の特性を有する第１５のＭＯＳトランジスタと第１６のＭＯＳトランジスタと、同一の特性を有する第１７のＭＯＳトランジスタおよび第１８のＭＯＳトランジスタと、第１定電流回路とを含み、前記第１１のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、前記第１２のＭＯＳトランジスタは、ソースが前記第１１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第１３のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１１のＭＯＳトランジスタのゲートに接続され、前記第１４のＭＯＳトランジスタは、ソースが前記第１３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第１５のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１３のＭＯＳトランジスタのゲートに接続され、前記第１６のＭＯＳトランジスタは、ソースが前記第１５のＭＯＳトランジスタのドレインおよび前記第１３のＭＯＳトランジスタのゲートに接続され、ドレインが前記第２の固定電位に接続され、前記第１７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、ゲートが前記第１５のＭＯＳトランジスタのゲートに接続され、前記第１８のＭＯＳトランジスタは、ソースが前記第１７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１定電流回路および自己のゲートに接続され、ゲートが前記第１２のＭＯＳトランジスタのゲートに接続され、前記第１１のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートが接続され、前記第１１のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートが接続され、前記第１６のＭＯＳトランジスタのゲートには、第１の制御電圧が入力され、前記第１４のＭＯＳトランジスタのゲートには、第２の制御電圧が入力される。
【００４６】
さらに、好ましくは、前記第１定電流回路の電流値が、ＭＯＳトランジスタの利得定数に比例する。
【００４７】
さらに、好ましくは、前記第１定電流回路は、同一特性を有する第１９のＭＯＳトランジスタ、第２０のＭＯＳトランジスタ、第２１のＭＯＳトランジスタおよび第２２のＭＯＳトランジスタと、第１電圧源と、前記第１電圧源と同一の電圧を与える第２電圧源と、第２定電流回路とを含み、前記第１９のＭＯＳトランジスタのソースと、前記第２０のＭＯＳトランジスタのソースと、前記第２１のＭＯＳトランジスタのソースと、前記第２２のＭＯＳトランジスタのソースとが接続され、当該接続点が、前記第２定電流回路に接続し、前記第１９のＭＯＳトランジスタのドレインと前記第２１のＭＯＳトランジスタのドレインとが接続され、前記第２０のＭＯＳトランジスタのドレインと前記第２２のＭＯＳトランジスタのドレインとが接続され、前記第１９のＭＯＳトランジスタのゲートは、第３の固定電位に接続され、前記第２２のＭＯＳトランジスタのゲートは、第４の固定電位に接続され、前記第２０のＭＯＳトランジスタのゲートは、前記第１電圧源を介して前記第３の固定電位に接続され、前記第２１のＭＯＳトランジスタのゲートは、前記第２電圧源を介して前記第４の固定電位に接続され、前記第１９のＭＯＳトランジスタのドレイン電流と前記第２１のＭＯＳトランジスタのドレイン電流の和と、前記第２０のＭＯＳトランジスタのドレイン電流と前記第２２のＭＯＳトランジスタのドレイン電流の和との差分電流を出力する。
【００４８】
以上のように、本発明に係わる可変利得増幅器では、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すことができる。
【００４９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００５０】
＜第１の実施形態＞
本実施の形態は、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すような可変利得増幅器に関する。
【００５１】
（構成）
図１は、本実施の形態に係わる可変利得増幅器の構成を示す。可変利得増幅器は、増幅回路１００と制御回路２００から構成される。この増幅回路１００は、図５に示す従来の増幅回路と同一なので、ここでは説明は省略する。
【００５２】
制御回路２００は、ＮチャネルＭＯＳトランジスタＭ３１（第７のＭＯＳトランジスタ）、Ｍ３２（第９のＭＯＳトランジスタ）、Ｍ３３（第８のＭＯＳトランジスタ）およびＭ３４（第１０のＭＯＳトランジスタ）と、ＰチャネルＭＯＳトランジスタＭ４１およびＭ４２と、定電流源Ｉｂｉａｓ２とを含む。ここで、Ｍ３１およびＭ３３は、同一特性を有し、Ｍ３２およびＭ３４は、同一特性を有し、Ｍ４１およびＭ４２は、同一特性を有する。
【００５３】
定電流源Ｉｂｉａｓ２は、定電流Ｉｂｓ２を出力する。
Ｍ３１は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ３３のソースに接続される。Ｍ３１のドレイン端子Ｖｃ２は、増幅回路１００におけるＭ２のゲート端子Ｖｃ２に接続される。また、Ｍ３１のゲート端子Ｖｃ１は、増幅回路１００におけるＭ１のゲート端子Ｖｃ１に接続される。このゲート端子Ｖｃ１には、Ｍ３２のゲート電圧Ｖｇ３２に制御電圧Ｖｃｏｎが付加された電圧が入力される。
【００５４】
Ｍ３３は、そのソースがＭ３１のドレインに接続され、そのドレインが第２の固定電位Ｖｄｄに接続され、そのゲートがＭ３４のゲートに接続される。これらＭ３１およびＭ３３は、レベルシフト回路を構成する。
【００５５】
Ｍ３２は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ３４のソースに接続され、そのゲートが自己のドレインに接続される。
【００５６】
Ｍ３４は、そのソースがＭ３２のドレインに接続され、そのドレインが自己のゲートおよびＭ４１のドレインに接続され、そのゲートがＭ３３のゲートに接続される。
【００５７】
Ｍ４１は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインがＭ３４のドレインに接続され、そのゲートがＭ４２のゲートに接続される。
【００５８】
Ｍ４２は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインが自己のゲートおよび定電流源Ｉｂｉａｓ２に接続され、そのゲートがＭ４１のゲートに接続される。これらＭ４１およびＭ４２は、カレントミラー回路を構成する。
【００５９】
（動作）
次に、この制御回路２００の動作について説明する。すべてのトランジスタが飽和領域で動作するものとする。
【００６０】
Ｍ４１およびＭ４２は、カレントミラー回路を構成している。ここで、Ｍ４１およびＭ４２は、同一特性を有するので、Ｍ４１とＭ４２のドレイン電流Ｉｄは、いずれもＩｂｓ２となる。これにより、トランジスタＭ３４とＭ３２のドレイン電流Ｉｄも、Ｉｂｓ２となる。
【００６１】
Ｍ３２およびＭ３４は、同一特性を有するので、その利得定数をＫ、閾値をＶｔｈとする。Ｍ３２のゲート・ソース間電圧Ｖｇｓ３４およびＭ３４のゲート・ソース間電圧Ｖｇｓ３４は、次のようになる。
【００６２】
【数１３】
【００６３】
ここで、
【００６４】
【数１４】
【００６５】
とすると、次式が得られる。
Ｖｇｓ３２＝Ｖｇｓ３４＝Ｖｂ・・・（Ｂ３）
Ｍ３２は、ソースが接地されているので、Ｍ３２のゲート電圧Ｖｇ３２は、式（Ｂ３）より、次のようになる。
【００６６】
Ｖｇ３２＝Ｖｇｓ３２＝Ｖｂ・・・（Ｂ４）
また、Ｍ３２のゲートとＭ３４のソースが接続されているので、Ｍ３４のゲート電圧Ｖｇ３４は、式（Ｂ３）および式（Ｂ４）より、次のようになる。
【００６７】
Ｖｇ３４＝Ｖｇ３２＋Ｖｇｓ３４＝２Ｖｂ・・・（Ｂ５）
Ｍ３１とＭ３３は、レベルシフト回路を構成している。ここで、Ｍ３１とＭ３３は、同一特性を有するので、Ｍ３３のゲート・ソース間電圧Ｖｇｓ３３とＭ３１のゲート・ソース間電圧Ｖｇｓ３１は、次のようになる。
【００６８】
Ｖｇｓ３１＝Ｖｇｓ３３・・・（Ｂ６）
また、Ｍ３１は、ソースが接地されているので、次式が成立する。
【００６９】
Ｖｇ３１＝Ｖｇｓ３１・・・（Ｂ７）
式（Ｂ６）および式（Ｂ７）より、次式が得られる。
【００７０】
Ｖｃ２＝Ｖｇ３３−Ｖｇｓ３３＝Ｖｇ３３−Ｖｇ３１・・・（Ｂ８）
Ｍ３３のゲートは、Ｍ３４のゲートに接続されているので、Ｍ３３のゲート電圧Ｖｇ３３は、式（Ｂ５）より、次のようになる。
【００７１】
Ｖｇ３３＝Ｖｇ３４＝２Ｖｂ・・・（Ｂ９）
Ｍ３１のゲートとＭ３２のゲートの間に、制御電圧Ｖｃｏｎを付加すると、式（Ｂ４）より、次式が得られる。
【００７２】
Ｖｃ１＝Ｖｇ３１＝Ｖｇ３２＋Ｖｃｏｎ＝Ｖｂ＋Ｖｃｏｎ・・・（Ｂ１０）
式（Ｂ８）〜（Ｂ１０）より、次式が得られる。
【００７３】
Ｖｃ２＝２Ｖｂ−（Ｖｂ＋Ｖｃｏｎ）＝Ｖｂ−Ｖｃｏｎ・・・（Ｂ１１）
増幅回路１００のＭ１を流れる電流Ｉ１は、式（Ｂ１０）より、次のようになる。
【００７４】
Ｉ１＝Ｋ（Ｖｇｓ１−Ｖｔｈ）2＝Ｋ（Ｖｃ１−Ｖｔｈ）2＝Ｋ（Ｖｂ＋Ｖｃｏｎ−Ｖｔｈ）2・・・（Ｂ１２）
同様に、増幅回路１００のＭ２を流れる電流Ｉ２は、式（Ｂ１１）より、次のようになる。
【００７５】
Ｉ２＝Ｋ（Ｖｇｓ２−Ｖｔｈ）2＝Ｋ（Ｖｃ２−Ｖｔｈ）2＝Ｋ（Ｖｂ−Ｖｃｏｎ−Ｖｔｈ）2・・・（Ｂ１３）
式（Ａ６）、（Ｂ１２）および（Ｂ１３）より、ｇａｉｎは、次式で表される。
【００７６】
【数１５】
【００７７】
Ｖｃｏｎ’＝Ｖｃｏｎ／（Ｖｂ−Ｖｔｈ）・・・（Ｂ１５）
とし、ｎ＝１として、式（Ｂ１４）に式（Ａ２３）の近似式を用いると、
ｇａｉｎ∝ｅｘｐ（２Ｖｃｏｎ’）・・・（Ｂ１６）
となる。従来の可変利得増幅器では、ｇａｉｎは、式（Ａ２３）においてｎ＝０．５のときの近似式で近似されたのに対して、本実施の形態の可変利得増幅器では、ｇａｉｎは、式（Ａ２３）においてｎ＝１のときの近似式で近似されている。
【００７８】
本実施の形態の可変利得増幅器と従来の可変利得増幅器において、制御電圧に対して利得がＬｉｎｅａｒ ｉｎ ｄＢを示す範囲を図２を参照して説明する。同図は、Ｙ１＝｛（１＋ｘ）／（１−ｘ）｝0.5、Ｙ２＝ｅｘｐ（ｘ）、Ｙ３＝｛（１＋ｘ）／（１−ｘ）｝1、Ｙ４＝ｅｘｐ（２ｘ）とし、Ｙ１〜Ｙ４をｄＢを単位として表わしたものである。
【００７９】
従来の可変利得増幅器では、Ｙ１はＹ２で近似されるが、２０×ｌｏｇＹ１と２０×ｌｏｇＹ２とが±１［ｄＢ］以下の差を有するｘの範囲（つまり、近似可能な範囲）は、−０．６４＜ｘ＜０．６４である。そして、このｘの範囲に対応する、２０×ｌｏｇＹ１の範囲は、−６．５［ｄＢ］〜６．５［ｄＢ］となる。
【００８０】
一方、本実施の形態の可変利得増幅器では、Ｙ３はＹ４で近似されるが、２０×ｌｏｇＹ１と２０×ｌｏｇＹ２とが±１［ｄＢ］以下の差を有するｘの範囲（つまり、近似可能な範囲）は、−０．５２＜ｘ＜０．５２である。そして、このｘの範囲に対応する、２０×ｌｏｇＹ３の範囲は、−１０［ｄＢ］〜１０［ｄＢ］となる。
【００８１】
つまり、従来の可変利得増幅器では、−６．５［ｄＢ］〜６．５［ｄＢ］の範囲においてだけ、Ｌｉｎｅａｒ ｉｎ ｄＢ特性が得られたが、本実施の形態の可変利得増幅器では、従来よりも広い−１０［ｄＢ］〜１０［ｄＢ］の範囲で、Ｌｉｎｅａｒ ｉｎ ｄＢ特性が得られる。
【００８２】
以上のように、本実施の形態に係わる可変利得増幅器では、Ｍ１のゲートにＶｂ＋Ｖｃｏｎの電位を与え、Ｍ２のゲートにＶｂ−Ｖｃｏｎの電位を与えることにより、Ｍ１を流れる電流Ｉ１が（Ｖｂ＋Ｖｃｏｎ）2のオーダで表わされ、Ｍ２を流れる電流Ｉ２が、（Ｖｂ−Ｖｃｏｎ）2のオーダで表わされるので、式（Ａ２３）においてｎ＝１のときの近似式が成立し、従来よりも広い範囲で制御電圧に対して、利得がＬｉｎｅａｒ ｉｎ ｄＢ特性を示すことができる。
【００８３】
＜第２の実施形態＞
本実施の形態は、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すような可変利得増幅器に関する。
【００８４】
（構成）
図３は、本実施の形態に係わる可変利得増幅器の構成を示す。可変利得増幅器は、増幅回路１００と制御回路３００から構成される。この増幅回路１００は、図５に示す従来の増幅回路および図１に示す増幅回路と同一なので、ここでは説明は省略する。
【００８５】
制御回路３００は、ＰチャネルＭＯＳトランジスタＭ６１およびＭ６２と、ＮチャネルＭＯＳトランジスタＭ５１（第１１のＭＯＳトランジスタ）、Ｍ５２（第１２のＭＯＳトランジスタ）、Ｍ５３（第１３のＭＯＳトランジスタ）、Ｍ５４（第１４のＭＯＳトランジスタ）、Ｍ５５（第１５のＭＯＳトランジスタ）、Ｍ５６（第１６のＭＯＳトランジスタ）、Ｍ５７（第１７のＭＯＳトランジスタ）およびＭ５８（第１８のＭＯＳトランジスタ）と、定電流源Ｉｂｉａｓ３とを含む。
【００８６】
Ｍ５１およびＭ５２は、同一特性を有し、Ｍ５３およびＭ５４は、同一特性を有し、Ｍ５５およびＭ５６は、同一特性を有し、Ｍ５７およびＭ５８は、同一特性を有し、Ｍ６１およびＭ６２は、同一特性を有する。
【００８７】
定電流源Ｉｂｉａｓ３は、定電流Ｉｂｓ３を出力する。
Ｍ５１は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ５２のソースに接続され、そのゲートがＭ５３のドレインに接続される。。Ｍ５１のドレイン端子Ｖｃ２は、増幅回路１００におけるＭ２のゲート端子Ｖｃ２に接続される。また、Ｍ５１のゲート端子Ｖｃ１は、増幅回路１００におけるＭ１のゲート端子Ｖｃ１に接続される。
【００８８】
Ｍ５２は、そのソースがＭ５１のドレインに接続され、そのドレインが第２の固定電位Ｖｄｄに接続され、そのゲートがＭ５８のゲートに接続される。これらＭ５１およびＭ５２は、レベルシフト回路を構成する。
【００８９】
Ｍ５３は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ５４のソースおよびＭ５１のゲートに接続され、そのゲートがＭ５５のドレインに接続される。
【００９０】
Ｍ５４は、そのソースがＭ５３のドレインに接続され、そのドレインが第２の固定電位Ｖｄｄに接続され、そのゲートに制御電圧Ｖｃｏｎ２に入力される。これらＭ５３およびＭ５４は、レベルシフト回路を構成する。
【００９１】
Ｍ５５は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ５６のソースおよびＭ５３のゲートに接続され、そのゲートがＭ５７のドレインに接続される。
【００９２】
Ｍ５６は、そのソースがＭ５５のドレインおよびＭ５３のゲートに接続され、そのドレインが第２の固定電位Ｖｄｄに接続され、そのゲートに制御電圧Ｖｃｏｎ１が入力される。これらＭ５５およびＭ５６は、レベルシフト回路を構成する。
【００９３】
Ｍ５７は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ５８のソースおよび自己のゲートに接続され、そのゲートがＭ５５のゲートに接続される。
【００９４】
Ｍ５８は、そのソースがＭ５７のドレインに接続され、そのドレインがＭ６１のドレインおよび自己のゲートに接続され、そのゲートがＭ５２のゲートに接続される。
【００９５】
Ｍ６１は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインがＭ５８のドレインに接続され、そのゲートがＭ６２のゲートに接続される。
【００９６】
Ｍ６２は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインが自己のゲートおよび定電流源Ｉｂｉａｓ３に接続され、そのゲートがＭ６１のゲートに接続される。これらＭ６１およびＭ６２は、カレントミラー回路を構成する。
【００９７】
（動作）
次に、この制御回路３００の動作について説明する。すべてのトランジスタが飽和領域で動作するものとする。
【００９８】
Ｍ６１およびＭ６２は、カレントミラー回路を構成している。ここで、Ｍ６１およびＭ６２は、同一特性を有するので、Ｍ６１およびＭ６２のドレイン電流Ｉｄは、いずれもＩｂｓ３となる。これにより、Ｍ５８とＭ５７のドレイン電流Ｉｄも、Ｉｂｓ３となる。
【００９９】
Ｍ５７およびＭ５８は、同一特性を有するので、その利得定数をＫ、閾値をＶｔｈとする。Ｍ５７のゲート・ソース間電圧Ｖｇｓ５７およびＭ５８のゲート・ソース間電圧Ｖｇｓ５８は、次のように表わされる。
【０１００】
【数１６】
【０１０１】
ここで、
【０１０２】
【数１７】
【０１０３】
とすると、
Ｖｇｓ５７＝Ｖｇｓ５８＝Ｖｂ・・・（Ｃ３）
と表わされる。Ｍ５７は、ソースが接地されているので、Ｍ５７のゲート電圧Ｖｇ５７は、式（Ｃ３）より、次のようになる。
【０１０４】
Ｖｇ５７＝Ｖｇｓ５７＝Ｖｂ・・・（Ｃ４）
また、Ｍ５７のゲートとＭ５８のソースが接続されているので、Ｍ５８のゲート電圧Ｖｇ５８は、式（Ｃ３）および（Ｃ４）より、次のようになる。
【０１０５】
Ｖｇ５８＝Ｖｇ５７＋Ｖｇｓ５７＝２Ｖｂ・・・（Ｃ５）
Ｍ５５とＭ５６は、レベルシフト回路を構成している。ここで、Ｍ５５とＭ５６は、同一特性を有するので、Ｍ５５のゲート・ソース間電圧Ｖｇｓ５５とＭ５６のゲート・ソース間電圧Ｖｇｓ５６とは、次のようになる。
【０１０６】
Ｖｇｓ５５＝Ｖｇｓ５６・・・（Ｃ６）
また、Ｍ５５は、ソースが接地されているので、次式が成立する。
【０１０７】
Ｖｇ５５＝Ｖｇｓ５５・・・（Ｃ７）
また、Ｍ５５のゲートとＭ５７のゲートとが接続されているので、次式が成立する。
【０１０８】
Ｖｇ５５＝Ｖｇ５７＝Ｖｂ・・・（Ｃ８）
Ｍ５５のドレイン電圧をＶｄ５５とすると、式（Ｃ６）および（Ｃ７）より、次式が得られる。
【０１０９】
Ｖｄ５５＝Ｖｇ５６−Ｖｇｓ５６＝Ｖｇ５６−Ｖｇ５５・・・（Ｃ９）
また、Ｍ５３とＭ５４は、レベルシフト回路を構成している。ここで、Ｍ５３とＭ５４は、同一特性を有するので、Ｍ５３のゲート・ソース間電圧Ｖｇｓ５３とＭ５４のゲート・ソース間電圧Ｖｇｓ５４は、次のようになる。
【０１１０】
Ｖｇｓ５３＝Ｖｇｓ５４・・・（Ｃ１０）
また、Ｍ５３は、ソースが接地されているので、次式が成立する。
【０１１１】
Ｖｇ５３＝Ｖｇｓ５３・・・（Ｃ１１）
Ｍ５３のドレインは、Ｎ５４のソースに接続されているので、Ｍ５３のドレイン電圧をＶｄ５３とすると、次式が成立する。
【０１１２】
Ｖｄ５３＝Ｖｇ５４−Ｖｇｓ５４・・・（Ｃ１２）
式（Ｃ１０）〜（Ｃ１２）より、次式が得られる。
【０１１３】
Ｖｄ５３＝Ｖｇ５４−Ｖｇ５３・・・（Ｃ１３）
また、Ｍ５３のゲートとＭ５５のドレインが接続されているので、次式が成立する。
【０１１４】
Ｖｇ５３＝Ｖｄ５５・・・（Ｃ１４）
式（Ｃ９）〜（Ｃ１１）、（Ｃ１３）および（Ｃ１４）より、次式が得られる。
【０１１５】
Ｖｄ５３＝Ｖｇ５４−Ｖｇｓ５３
＝Ｖｇ５４−Ｖｇ５３
＝Ｖｇ５４−Ｖｄ５５
＝Ｖｇ５４−（Ｖｇ５６−Ｖｇ５５）
＝Ｖｇ５５＋（Ｖｇ５４−Ｖｇ５６）・・・（Ｃ１５）
ここで、Ｖｄ５３＝Ｖｃ１、Ｖｇ５４＝Ｖｃｏｎ２、Ｖｇ５６＝Ｖｃｏｎ１とすると、式（Ｃ８）より、次式が得られる。
【０１１６】
Ｖｃ１＝Ｖｂ＋（Ｖｃｏｎ２−Ｖｃｏｎ１）・・・（Ｃ１６）
Ｍ５１とＭ５２は、レベルシフト回路を構成している。ここで、Ｍ５１とＭ５２は、同一特性を有するので、Ｍ５２のゲート・ソース間電圧Ｖｇｓ５２とＭ５１のゲート・ソース間電圧Ｖｇｓ５１は、次のようになる。
【０１１７】
Ｖｇｓ５２＝Ｖｇｓ５１・・・（Ｃ１７）
Ｍ５２のゲートとＭ５８のゲートが接続されているので、式（Ｃ３）より、次式が成立する。
【０１１８】
Ｖｇ５２＝Ｖｇ５８＝２Ｖｂ・・・（Ｃ１８）
また、Ｍ５１は、ソースが接地されているので、次式が成立する。
【０１１９】
Ｖｇ５１＝Ｖｇｓ５１・・・（Ｃ１９）
Ｍ５１のドレインとＭ５２のソースが接続されているので、次式が成立する。
【０１２０】
Ｖｄ５１＝Ｖｇ５２−Ｖｇｓ５２・・・（Ｃ２０）
式（Ｃ１７）、（Ｃ１９）および（Ｃ２０）より、次式が得られる。
【０１２１】
Ｖｄ５１＝Ｖｇ５２−Ｖｇ５１・・・（Ｃ２１）
ここで、Ｖｄ５１＝Ｖｃ２、Ｖｇ５１＝Ｖｃ１とすると、式（Ｃ１６）、（Ｃ１８）、および（Ｃ２１）より、次式が得られる。
【０１２２】
Ｖｃ２＝Ｖｇ５２−Ｖｃ１
＝２Ｖｂ−Ｖｃ１
＝２Ｖｂ−｛Ｖｂ＋（Ｖｃｏｎ２−Ｖｃｏｎ１）｝
＝Ｖｂ−（Ｖｃｏｎ２−Ｖｃｏｎ１）・・・（Ｃ２２）
ここで、
Ｖｃｏｎ＝Ｖｃｏｎ２−Ｖｃｏｎ１・・・（Ｃ２３）
とすると、以下の式が得られる。
【０１２３】
Ｖｃ１＝Ｖｂ＋Ｖｃｏｎ・・・（Ｃ２４）
Ｖｃ２＝Ｖｂ−Ｖｃｏｎ・・・（Ｃ２５）
増幅回路１００のＭ１を流れる電流Ｉ１は、式（Ｃ２４）より、次のようになる。
【０１２４】
Ｉ１＝Ｋ（Ｖｇｓ１−Ｖｔｈ）2＝Ｋ（Ｖｃ１−Ｖｔｈ）2＝Ｋ（Ｖｂ＋Ｖｃｏｎ−Ｖｔｈ）2・・・（Ｃ２６）
同様に、増幅回路１００のＭ２を流れる電流Ｉ２は、式（Ｃ２５）より、次のようになる。
【０１２５】
Ｉ２＝Ｋ（Ｖｇｓ２−Ｖｔｈ）2＝Ｋ（Ｖｃ２−Ｖｔｈ）2＝Ｋ（Ｖｂ−Ｖｃｏｎ−Ｖｔｈ）2・・・（Ｃ２７）
式（Ａ６）、（Ｃ２６）および（Ｃ２７）より、ｇａｉｎは、次式で表される。
【０１２６】
【数１８】
【０１２７】
Ｖｃｏｎ’＝Ｖｃｏｎ／（Ｖｂ−Ｖｔｈ）・・・（Ｃ２９）
とし、式（Ｃ２８）に式（Ａ２３）の近似式をｎ＝１として適用すると、
ｇａｉｎ∝ｅｘｐ（２Ｖｃｏｎ’）・・・（Ｃ３０）
と表わされる。したがって、第１の実施形態と同様に、本実施の形態の可変利得増幅器では、ｇａｉｎは、式（Ａ２３）においてｎ＝１のときの近似式で近似される。
【０１２８】
以上のように、本実施の形態に係わる可変利得増幅器では、Ｍ１のゲートにＶｂ＋Ｖｃｏｎの電位を与え、Ｍ２のゲートにＶｂ−Ｖｃｏｎの電位を与えることにより、Ｍ１を流れる電流Ｉ１が（Ｖｂ＋Ｖｃｏｎ）2のオーダで表わされ、Ｍ２を流れる電流Ｉ２が、（Ｖｂ−Ｖｃｏｎ）2のオーダで表わされるので、式（Ａ２３）においてｎ＝１のときの近似式が成立し、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すことができる。
【０１２９】
また、本実施の形態に係わる可変利得増幅器では、利得が２つの制御信Ｖｃｏｎ２およびＶｃｏｎ１の差分値Ｖｃｏｎで制御される。したがって、この可変利得増幅器を構成するＭＯＳトランジスタの特性（閾値電圧やサイズなど）が多少ばらついていても、差分値Ｖｃｏｎを維持しつつ、Ｖｃｏｎ１とＶｃｏｎ２の絶対値を調整することによって、ばらつきを吸収することが可能となる。
【０１３０】
＜第３の実施形態＞
第１の実施形態において、式（Ｂ１４）に式（Ｂ２）を代入すると、ｇａｉｎは、次式で表される。
【０１３１】
【数１９】
【０１３２】
ここで、一般に、ＭＯＳトランジスタの利得定数は、温度の−３／２乗のオーダで変動する。したがって、温度が変動すると、式（Ｄ１）のＭ３１およびＭ３２の利得定数Ｋも変動し、それにより可変利得増幅器の利得が変動する。
【０１３３】
それゆえ、Ｉｂｓ２が、なんらかのＭＯＳトランジスタ（Ｍ３２およびＭ３４以外でもよい）の利得定数Ｋ’に比例するものであれば、Ｋ’／Ｋにより、温度変動に関係する項は打ち消され、温度が変化しても可変利得増幅器の利得を一定に保つことができる。本実施の形態は、ＭＯＳトランジスタの利得定数Ｋ’に比例するＩｂｓ２を出力する定電流回路を備えた可変利得増幅器に関する。
【０１３４】
（構成）
本実施の形態に係わる可変利得増幅器に含まれる増幅回路は、図１に示す増幅回路と同一であり、制御回路は、図１に示す制御回路と同一である。図４は、図１の制御回路の構成要素である定電流源Ｉｂｉａｓ２として用いる定電流回路の構成を示す。同図を参照して、定電流回路は、ＰチャネルＭＯＳトランジスタＭ８１、Ｍ８２と、ＮチャネルＭＯＳトランジスタＭ７１（第１９のＭＯＳトランジスタ）、Ｍ７２（第２０のＭＯＳトランジスタ）、Ｍ７３（第２１のＭＯＳトランジスタ）およびＭ７４（第２２のＭＯＳトランジスタ）と、電圧源Ｖｐｓ１と、電圧源Ｖｐｓ２と、定電流源Ｉｂｉａｓ４とを含む。Ｍ８１およびＭ８２は、同一特性を有し、Ｍ７１、Ｍ７２、Ｍ７３およびＭ７４は同一特性を有する。
【０１３５】
電圧源Ｖｐｓ１および電圧源Ｖｐｓ２は、電圧Ｖｘを与える。定電流源Ｉｂｉａｓ４は、定電流Ｉｂｓ４を出力する。
【０１３６】
Ｍ８１は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインがＭ７１のドレインおよびＭ７３のドレインに接続され、そのゲートがＭ８２のゲートに接続される。
【０１３７】
Ｍ８２は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインが自己のゲート、Ｍ７２のドレインおよびＭ７４のドレインに接続され、そのゲートがＭ８２のゲートに接続される。これらＭ８１およびＭ８２とは、カレントミラー回路を構成する。
【０１３８】
Ｍ７１は、そのソースが定電流源Ｉｂｉａｓ４に接続され、そのドレインがＭ８１のドレインおよびＭ７３のドレインに接続され、そのゲートが第４の固定電位Ｖｂに接続される。
【０１３９】
Ｍ７３は、そのソースが定電流源Ｉｂｉａｓ４に接続され、そのドレインがＭ８１のドレインおよびＭ７１のドレインに接続され、そのゲートが電圧源Ｖｐｓ１を介して第３の固定電位Ｖａに接続される。
【０１４０】
Ｍ７２は、そのソースが定電流源Ｉｂｉａｓ４に接続され、そのドレインがＭ８２のドレインおよびＭ７４のドレインに接続され、そのゲートが電圧源Ｖｐｓ２を介して第４の固定電位Ｖｂに接続される。
【０１４１】
Ｍ７４は、そのソースが定電流源Ｉｂｉａｓ４に接続され、そのドレインがＭ８２のドレインおよびＭ７２のドレインに接続され、そのゲートが第３の固定電位Ｖａに接続される。
【０１４２】
定電流源Ｉｂｉａｓ４は、一方が第１の固定電位（接地電位）に接続され、他方がＭ７１、Ｍ７２、Ｍ７３およびＭ７４のソースに接続される。
【０１４３】
（動作）
次に、この定電流回路の動作について説明する。すべてのトランジスタは飽和領域で動作するものとする。Ｍ７１〜Ｍ７４は、同一特性を有するので、その利得定数をＫ’とし、閾値電圧をＶｔｈとする。
【０１４４】
Ｍ７１、Ｍ７２、Ｍ７３およびＭ７４のドレイン電流をＩｄ７１、Ｉｄ７２、Ｉｄ７３およびＩｄ７４とする。これらの共通ソース端子であるＳ点での電位をＶｓとすると、次の４式が成立する。
【０１４５】
Ｉｄ７１＝Ｋ’（Ｖｂ−Ｖｓ−Ｖｔｈ）2・・・（Ｄ２）
Ｉｄ７２＝Ｋ’（Ｖｂ−Ｖｘ−Ｖｓ−Ｖｔｈ）2・・・（Ｄ３）
Ｉｄ７３＝Ｋ’（Ｖａ−Ｖｘ−Ｖｓ−Ｖｔｈ）2・・・（Ｄ４）
Ｉｄ７４＝Ｋ’（Ｖａ−Ｖｓ−Ｖｔｈ）2・・・（Ｄ５）
また、Ｍ８１とＭ８２は、カレントミラー回路を構成している。ここで、Ｍ８１とＭ８２は、同一特性を有するので、出力端子ＯＵＴから出力される電流Ｉｂｓ２は、次式で表わされる。
【０１４６】
Ｉｂｓ２＝（Ｉｄ７２＋Ｉｄ７４）−（Ｉｄ７１＋Ｉｄ７３）・・・（Ｄ６）
式（Ｄ２）〜（Ｄ５）を式（Ｄ６）に代入すると、次式が得られる。
【０１４７】
Ｉｂｓ２＝２Ｋ’×Ｖｘ×（Ｖａ−Ｖｂ）・・・（Ｄ７）
この利得定数Ｋ’に比例する出力電流Ｉｂｓ２は、図１におけるＭ４２のドレインに供給される。
【０１４８】
以上のように、本実施の形態に係わる可変利得増幅器では、定電流回路から出力される電流Ｉｂｓ２がＭＯＳトランジスタの利得定数Ｋ’に比例するので、温度が変動しても、利得を一定に保つことができる。
【０１４９】
（変形例）
本発明は、上記実施の形態に限定されるものではなく、以下の変形例も当然ながら包含する。
【０１５０】
（１）第１〜第３の実施形態で説明した回路において、ＰチャネルＭＯＳトランジスタをＮチャネルＭＯＳトランジスタに置換え、ＮチャネルＭＯＳトランジスタをＰチャネルＭＯＳトランジスタに置換えても、これらの回路を同様に動作させることができる。
【０１５１】
（２）第１の実施形態では、Ｍ３４のドレインに、Ｍ４１とＭ４２からなるカレントミラー回路と、定電流源Ｉｂｉａｓ２とで構成される定電流回路（定電流Ｉｂｓ２を出力する回路）を接続して、Ｍ４１に定電流を供給したが、これに限定するものではない。たとえば、Ｍ４１のドレインに定電流源Ｉｂｉａｓ２を直接接続してもよい。また、カレントミラー回路を構成するＭ４１およびＭ４２は、同一特性を有するものとし、Ｍ４１を流れる電流を定電流源Ｉｂｉａｓ２から供給される電流量Ｉｂｓ２と等しくしたが、これに限定するものではなく、定電流を供給するものであればどのようなものであってもよい。たとえば、Ｍ４１とＭ４２の特性を異なるものとし、Ｍ３４を流れる電流をＩｂｓ２に比例するものとしてもよい。
【０１５２】
（３）第２の実施形態では、Ｍ５８のドレインに、Ｍ６１とＭ６２からなるカレントミラー回路と、定電流源Ｉｂｉａｓ３とで構成される定電流回路（定電流Ｉｂｓ３を出力する回路）を接続して、Ｍ５８に定電流を供給したが、これに限定するものではない。たとえば、Ｍ５８のドレインに定電流源Ｉｂｉａｓ３を直接接続してもよい。また、カレントミラー回路を構成するＭ６１およびＭ６２は、同一特性を有するものとし、Ｍ５８を流れる電流を定電流源Ｉｂｉａｓ３から供給される電流量Ｉｂｓ３と等しくしたが、これに限定するものではなく、定電流を供給するものであればどのようなものでもよい。Ｍ６１とＭ６２の特性を異なるものとし、Ｍ５８を流れる電流をＩｂｓ３に比例するものとしてもよい。
【０１５３】
（４）第３の実施形態に係わる定電流回路は、第２の実施形態における定電流源Ｉｂｉａｓ３として用いてもよい。この場合、ＭＯＳトランジスタの利得定数Ｋ’に比例する出力電流が、図３におけるＭ６２のドレインに供給される。
【０１５４】
（５）可変利得増幅器を構成する増幅回路は、第１、第２の実施形態および従来例で説明したものに限定されない。増幅回路が、これまで説明した増幅回路と同様にＭ１およびＭ２を含み、利得がＭ１を流れる電流Ｉ１とＭ２を流れる電流Ｉ２の比の平方根に比例するものであれば、その他の構成は、どのようなものであってもよい。
【０１５５】
【発明の効果】
この発明に係わる可変利得増幅器は、ソースが第１の固定電位に接続され、同一特性を有する第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタを流れる電流と前記第２のＭＯＳトランジスタを流れる電流の比の平方根に比例した差動利得を有する増幅回路と、前記第１のＭＯＳトランジスタのゲートに一定電圧に制御電圧が付加された電位を与え、前記第２のＭＯＳトランジスタのゲートに前記一定電圧から前記制御電圧が減算された電位を与える制御回路とを備える。これにより、一定電圧をＶｂとし、制御電圧をＶｃｏｎとすると、第１のＭＯＳトランジスタのゲートにＶｂ＋Ｖｃｏｎの電位を与え、第２のＭＯＳトランジスタのゲートにＶｂ−Ｖｃｏｎの電位が与えられるので、第１のＭＯＳトランジスタを流れる電流Ｉ１が（Ｖｂ＋Ｖｃｏｎ）2のオーダで、第２のＭＯＳトランジスタを流れる電流Ｉ２が（Ｖｂ−Ｖｃｏｎ）2のオーダで表わされ、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すようにすることができる。
【０１５６】
ここで、前記増幅回路は、さらに、同一の特性を有する第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタと、同一の特性を有する第５のＭＯＳトランジスタおよび第６のＭＯＳトランジスタと、同一の抵抗値を有する第１の負荷および第２の負荷とを含み、前記第３のＭＯＳトランジスタのドレインと前記第５のＭＯＳトランジスタのドレインとが接続され、当該接続点に第１の出力端子が接続され、前記第４のＭＯＳトランジスタのドレインと前記第６のＭＯＳトランジスタのドレインとが接続され、当該接続点に第２の出力端子が接続され、前記第３のＭＯＳトランジスタのソースと前記第４のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第２のＭＯＳトランジスタのドレインが接続され、前記第５のＭＯＳトランジスタのソースと前記第６のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第１のＭＯＳトランジスタのドレインが接続され、前記第１のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが第１の固定電位に接続され、前記第２のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが前記第１の固定電位に接続され、前記第３のＭＯＳトランジスタは、ゲートがドレインに接続され、前記第４のＭＯＳトランジスタは、ゲートがドレインに接続され、前記第６のＭＯＳトランジスタは、ゲートが第１の入力端子に接続され、前記第５のＭＯＳトランジスタは、ゲートが第２の入力端子が接続され、前記第１の負荷は、一方が第２の固定電位に接続され、他方が前記第１の出力端子に接続され、前記第２の負荷は、一方が前記第２の固定電位に接続され、他方が前記第２の出力端子に接続される。これにより、このような増幅回路において、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すようにすることができる。
【０１５７】
ここで、前記制御回路は、同一の特性を有する第７のＭＯＳトランジスタおよび第８のＭＯＳトランジスタと、同一の特性を有する第９のＭＯＳトランジスタと第１０のＭＯＳトランジスタと、第１定電流回路とを含み、前記第７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、前記第８のＭＯＳトランジスタは、ソースが前記第７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第９のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、前記第１０のＭＯＳトランジスタは、ソースが前記第８のＭＯＳトランジスタのドレインに接続され、ドレインが自己のゲートおよび前記第１定電流回路に接続され、ゲートが前記第８のＭＯＳトランジスタのゲートに接続され、前記第７のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートに接続され、前記第７のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートに接続されるとともに、前記第９のＭＯＳトランジスタのゲート電圧に制御電圧が付加された電圧が入力されるものとする。これにより、制御電圧をＶｃｏｎとし、第１定電流回路の出力電流をＩｂとし、第９のＭＯＳトランジスタおよび第１０のＭＯＳトランジスタの利得定数をＫ、閾値をＶｔｈとしたときに、Ｖｂ＝Ｉｂ／Ｋ＋Ｖｔｈとすると、第１のＭＯＳトランジスタのゲートにＶｂ＋Ｖｃｏｎの電位を与え、第２のＭＯＳトランジスタのゲートにＶｂ−Ｖｃｏｎの電位を与えることができる。
【０１５８】
また、前記制御回路は、同一の特性を有する第１１のＭＯＳトランジスタおよび第１２のＭＯＳトランジスタと、同一の特性を有する第１３のＭＯＳトランジスタおよび第１４のＭＯＳトランジスタと、同一の特性を有する第１５のＭＯＳトランジスタと第１６のＭＯＳトランジスタと、同一の特性を有する第１７のＭＯＳトランジスタおよび第１８のＭＯＳトランジスタと、第１定電流回路とを含み、前記第１１のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、前記第１２のＭＯＳトランジスタは、ソースが前記第１１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第１３のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１１のＭＯＳトランジスタのゲートに接続され、前記第１４のＭＯＳトランジスタは、ソースが前記第１３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第１５のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１３のＭＯＳトランジスタのゲートに接続され、前記第１６のＭＯＳトランジスタは、ソースが前記第１５のＭＯＳトランジスタのドレインおよび前記第１３のＭＯＳトランジスタのゲートに接続され、ドレインが前記第２の固定電位に接続され、前記第１７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、ゲートが前記第１５のＭＯＳトランジスタのゲートに接続され、前記第１８のＭＯＳトランジスタは、ソースが前記第１７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１定電流回路および自己のゲートに接続され、ゲートが前記第１２のＭＯＳトランジスタのゲートに接続され、前記第１１のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートが接続され、前記第１１のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートが接続され、前記第１６のＭＯＳトランジスタのゲートには、第１の制御電圧が入力され、前記第１４のＭＯＳトランジスタのゲートには、第２の制御電圧が入力されるものとする。これにより、第１の制御電圧をＶｃｏｎ１とし、第２の制御電圧をＶｃｏｎ２とし、Ｖｃｏｎ＝Ｖｃｏｎ２−Ｖｃｏｎ１とし、第１定電流回路の出力電流をＩｂとし、第１７のＭＯＳトランジスタおよび第１８のＭＯＳトランジスタの利得定数をＫ、閾値をＶｔｈとしたときに、Ｖｂ＝Ｉｂ／Ｋ＋Ｖｔｈとすると、第１のＭＯＳトランジスタのゲートにＶｂ＋Ｖｃｏｎの電位を与え、第２のＭＯＳトランジスタのゲートにＶｂ−Ｖｃｏｎの電位を与えることができる。
【０１５９】
ここで、第１定電流回路がＭＯＳトランジスタの利得定数に比例した定電流を出力することにする。これにより、温度が変動しても、可変利得増幅器の利得が変化しないようにすることができる。
【０１６０】
ここで、前記第１定電流回路は、同一特性を有する第１９のＭＯＳトランジスタ、第２０のＭＯＳトランジスタ、第２１のＭＯＳトランジスタおよび第２２のＭＯＳトランジスタと、第１電圧源と、前記第１電圧源と同一の電圧を与える第２電圧源と、第２定電流回路とを含み、前記第１９のＭＯＳトランジスタのソースと、前記第２０のＭＯＳトランジスタのソースと、前記第２１のＭＯＳトランジスタのソースと、前記第２２のＭＯＳトランジスタのソースとが接続され、当該接続点が、前記第２定電流回路に接続し、前記第１９のＭＯＳトランジスタのドレインと前記第２１のＭＯＳトランジスタのドレインとが接続され、前記第２０のＭＯＳトランジスタのドレインと前記第２２のＭＯＳトランジスタのドレインとが接続され、前記第１９のＭＯＳトランジスタのゲートは、第３の固定電位に接続され、前記第２２のＭＯＳトランジスタのゲートは、第４の固定電位に接続され、前記第２０のＭＯＳトランジスタのゲートは、前記第１電圧源を介して前記第３の固定電位に接続され、前記第２１のＭＯＳトランジスタのゲートは、前記第２電圧源を介して前記第４の固定電位に接続され、前記第１９のＭＯＳトランジスタのドレイン電流と前記第２１のＭＯＳトランジスタのドレイン電流の和と、前記第２０のＭＯＳトランジスタのドレイン電流と前記第２２のＭＯＳトランジスタのドレイン電流の和との差分電流を出力する。これにより、第１定電流回路から出力される差分電流が第１９、第２０、第２１、および第２２のＭＯＳトランジスタの利得定数に比例するので、温度が変動しても、可変利得増幅器の利得が変化しないようにすることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係わる可変利得増幅器の構成を示す図である。
【図２】 本発明の実施形態に係わる可変利得増幅器と従来の可変利得増幅器におけるＬｉｎｅａｒ ｉｎ ｄＢの範囲を示す図である。
【図３】 本発明の実施形態に係わる可変利得増幅器の構成を示す図である。
【図４】 制御回路の構成要素である定電流源Ｉｂｉａｓ２として用いる定電流回路の構成を示す図である。
【図５】 従来の可変利得増幅器の構成を示す図である。
【図６】 増幅回路１００の等価回路を示す図である。
【図７】 Ｖｃｏｎと、Ｉｄ１およびＩｄ２の関係を示す図である。
【符号の説明】
Ｚ１，Ｚ２ 負荷抵抗、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ１１，Ｍ１２，Ｍ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ５１，Ｍ５２，Ｍ５３，Ｍ５４，Ｍ５５，Ｍ５６，Ｍ５７，Ｍ５８，Ｍ７１，Ｍ７２，Ｍ７３，Ｍ７４ ＮチャネルＭＯＳトランジスタ、Ｍ２１，Ｍ２２，Ｍ４１，Ｍ４２，Ｍ６１，Ｍ６２，Ｍ８１，Ｍ８２ ＰチャネルＭＯＳトランジスタ、Ｉｂｉａｓ１，Ｉｂｉａｓ２，Ｉｂｉａｓ３，Ｉｂｉａｓ４ 定電流源、Ｖｐｓ１，Ｖｐｓ２ 電圧源、１００ 増幅回路 ２００，３００，４００ 制御回路。
【発明の属する技術分野】
本発明は、可変利得増幅器に関し、特に、線形利得増幅器に関する。
【０００２】
【従来の技術】
図５は、従来の可変利得増幅器の構成を示す。同図に示すように、可変利得増幅器は、増幅回路１００と、この増幅回路１００の利得を制御する制御回路４００とで構成される。まず、増幅回路１００の構成について説明する。この増幅回路１００は、ＮチャネルＭＯＳトランジスタＭ１（第１のＭＯＳトランジスタ）、Ｍ２（第２のＭＯＳトランジスタ）、Ｍ３（第３のＭＯＳトランジスタ）、Ｍ４（第４のＭＯＳトランジスタ）、Ｍ５（第５のＭＯＳトランジスタ）およびＭ６（第６のＭＯＳトランジスタ）と、負荷抵抗Ｚ１（第１の負荷抵抗）およびＺ２（第２の負荷抵抗）を含む。ここで、Ｍ１およびＭ２は、同一特性を有し、Ｍ３およびＭ４は、同一特性を有し、Ｍ５およびＭ６は、同一特性を有する。ここで、同一特性とは、閾値電圧、利得定数、同電流が流れるときのトランスコンダクタンス、およびドレイン抵抗が等しいことをいう。
【０００３】
Ｍ３とＭ５のドレインが接続され、この接続点に第１の出力端子が接続される。Ｍ４とＭ６のドレインが接続され、この接続点に第２の出力端子が接続される。Ｍ３とＭ４のソースが接続され、この接続点にＭ２のドレインが接続される。
【０００４】
Ｍ５とＭ６のソースが接続され、この接続点にＭ１のドレインが接続される。
Ｍ１は、ゲート端子Ｖｃ１が制御回路４００に接続され、ソースが第１の固定電位（接地電位）に接続される。Ｍ２は、ゲート端子Ｖｃ２が制御回路４００に接続され、ソースが前記第１の固定電位（接地電位）に接続される。
【０００５】
Ｍ３は、ゲートがドレインに接続される。Ｍ４は、ゲートがドレインに接続される。Ｍ６は、ゲートが第１の入力端子ＩＮ１に接続される。Ｍ５は、ゲートが第２の入力端子ＩＮ２に接続される。
【０００６】
Ｚ１は、一方が第２の固定電位Ｖｄｄに接続され、他方が第１の出力端子ＯＵＴ１に接続される。Ｚ２は、一方が第２の固定電位Ｖｄｄに接続され、他方が第２の出力端子ＯＵＴ２に接続される。
【０００７】
入力端子ＩＮ１の電位をＶｉｎ−とし、入力端子ＩＮ２の電位をＶｉｎ＋とし、出力端子ＯＵＴ１の電位をＶｏｕｔ＋とし、出力端子ＯＵＴ２の電位をＶｏｕｔ−とする。Ｍ１を流れる電流をＩ１とし、Ｍ２を流れる電流をＩ２とする。
【０００８】
この増幅回路の等価回路を図６に示す。ここで、ｇｍ１は、Ｍ５およびＭ６のトランスコンダクタンスを示し、ｇｍ２は、Ｍ３およびＭ４のトランスコンダクタンスを示し、ｒｄ１は、Ｍ５およびＭ６のドレイン抵抗を示し、ｒｄ２は、Ｍ３およびＭ４のドレイン抵抗を示し、Ｚは、負荷抵抗Ｚ１およびＺ２の抵抗値を示す。同図より、この増幅回路の利得ｇａｉｎは、次式で表される。
【０００９】
【数１】
ここで、／／は、並列接続の合成抵抗を算出するときの演算を示す。ｒｄ１、ｒｄ２＞＞１／ｇｍ２、Ｚとすると、ｇａｉｎは、次のように近似される。
【００１１】
【数２】
μnを平均表面移動度とし、Ｃoxを単位面積当りのゲート容量とし、（Ｗ／Ｌ）1を、Ｍ５およびＭ６のチャネル幅／チャネル長とし、（Ｗ／Ｌ）2をＭ３およびＭ４のチャネル幅／チャネル長とすると、ｇｍ１およびｇｍ２は、次式で表される。
【００１３】
【数３】
【数４】
式（Ａ３）と（Ａ４）を式（Ａ２）に代入すると、次式が得られる。
【００１６】
【数５】
式（Ａ５）より、Ｚが十分に大きいときには、
ｇａｉｎ∝（Ｉ１／Ｉ２）0.5・・・（Ａ６）
と表わされ、ｇａｉｎは、電流比（Ｉ１／Ｉ２）の平方根に比例する。
【００１８】
次に、制御回路４００の構成を説明する。制御回路４００は、ＰチャネルＭＯＳトランジスタＭ２１およびＭ２２と、ＮチャネルＭＯＳトランジスタＭ１１およびＭ１２と、定電流源Ｉｂｉａｓ１とを含む。ここで、Ｍ１１およびＭ１２は、同一特性を有し、Ｍ２１およびＭ２２は、同一特性を有する。
【００１９】
定電流源Ｉｂｉａｓ１は、定電流Ｉｂｓ１を出力する。
Ｍ２１は、そのソースが定電流源Ｉｂｉａｓ１に接続され、そのドレインがＭ１１のドレインに接続され、そのゲートに制御電圧Ｖｃｏｎ１が入力される。
【００２０】
Ｍ２２は、そのソースが定電流源Ｉｂｉａｓ１に接続され、そのドレインがＭ１２のドレインに接続され、そのゲートに制御電圧Ｖｃｏｎ２が入力される。
【００２１】
Ｍ１１は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインが自己のゲートおよびＭ２１のドレインに接続され、そのゲート端子Ｖｃ１が増幅回路１００におけるＭ１のゲート端子Ｖｃ１に接続される。
【００２２】
Ｍ１２は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインが自己のゲートおよびＭ２２のドレインに接続され、そのゲート端子Ｖｃ２が増幅回路１００におけるＭ２のゲート端子Ｖｃ２に接続される。
【００２３】
定電流源Ｉｂｉａｓ１は、一方が第２の固定電位Ｖｄｄに接続され、他方がＭ２１のソースおよびＭ２２のソースに接続される。
【００２４】
次に、この制御回路４００の動作について説明する。Ｍ２１およびＭ２２の利得定数をＫ、閾値電圧をＶｔｈとする。Ｍ２１を流れる電流をＩｄ１とし、Ｍ２２を流れる電流をＩｄ２とし、Ｍ２１のゲート・ソース間電圧をＶｇｓ１とし、Ｍ２２のソース・ゲート間電圧をＶｇｓ２とする。Ｉｄ１とＩｄ２は、以下の式で表される。
【００２５】
Ｉｂｓ１＝Ｉｄ１＋Ｉｄ２・・・（Ａ７）
Ｉｄ１＝Ｋ×（Ｖｇｓ１−Ｖｔｈ）2・・・（Ａ８）
Ｉｄ２＝Ｋ×（Ｖｇｓ２−Ｖｔｈ）2・・・（Ａ９）
ここで、Ｓ点での電位をＶｓとすると、以下の式が成立する。
【００２６】
Ｖｇｓ１＝Ｖｃｏｎ１−Ｖｓ・・・（Ａ１０）
Ｖｇｓ２＝Ｖｃｏｎ２−Ｖｓ・・・（Ａ１１）
ここで、
Ｖｃｏｎ＝Ｖｃｏｎ２−Ｖｃｏｎ１・・・（Ａ１２）
とすると、式（Ａ７）〜（Ａ１２）より、次式が得られる。
【００２７】
【数６】
式（Ａ１３）および（Ａ１４）を変形すると、次の２つの式が得られる。
【００２９】
【数７】
【数８】
図７は、Ｖｃｏｎと、Ｉｄ１およびＩｄ２の関係を示す。同図に示すように、Ｖｃｏｎ＝０の近傍では、Ｉｄ１は、Ｖｃｏｎに正比例し、Ｉｄ２は、−Ｖｃｏｎに正比例する。
【００３２】
【数９】
【数１０】
とすると、式（Ａ１５）〜（Ａ１８）より、Ｉｄ１およびＩｄ２は、次式で表される。
【００３５】
Ｉｄ１＝Ａ＋Ｂ×Ｖｃｏｎ・・・（Ａ１９）
Ｉｄ２＝Ａ−Ｂ×Ｖｃｏｎ・・・（Ａ２０）
ところで、Ｉｄ１はＭ１１にも流れる。さらに、Ｍ１１とＭ１は、カレントミラー回路を構成しているので、Ｉｄ１は、Ｍ１にも流れる。したがって、Ｉ１＝Ｉｄ１となる。また、Ｉｄ２はＭ１２にも流れる。さらに、Ｍ１２とＭ２は、カレントミラー回路を構成しているので、Ｉｄ２は、Ｍ２にも流れる。したがって、Ｉ２＝Ｉｄ２となる。
【００３６】
【数１１】
とし、式（Ａ６）、（Ａ１９）〜（Ａ２１）より、ｇａｉｎは、次式で表される。
【００３８】
【数１２】
ところで、一般に指数関数は、次式で近似される。
ｅｘｐ（２ｎｘ）≒｛（１＋ｘ）／（１−ｘ）｝n・・・（Ａ２３）
Ｖｃｏｎ’＝Ｃ×Ｖｃｏｎ・・・（Ａ２４）
として、式（Ａ２２）に式（Ａ２３）の近似式をｎ＝０．５として適用すると、
ｇａｉｎ∝ｅｘｐ（Ｖｃｏｎ’）・・・（Ａ２５）
となる。これは、利得が制御電圧の指数関数に比例することを示している。利得をｄＢを単位として表わした場合には、利得は、制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示す。このように、利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を有する可変利得増幅器を線形利得増幅器という。
【００４０】
【発明が解決しようとする課題】
しかしながら、式（Ａ２３）の近似式は、ｎ＝０．５では、その近似が成り立つ範囲が狭い。つまり、Ｙ１＝｛（１＋ｘ）／（１−ｘ）｝0.5と、Ｙ２＝ｅｘｐ（ｘ）において、Ｙ１≒Ｙ２の近似が成立するＹ１の範囲が狭い。つまり、上述の従来の可変利得増幅器では、利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ
ｄＢ特性を示す範囲が狭い。
【００４１】
それゆえに、本発明の目的は、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すような可変利得増幅器を提供することである。
【００４２】
【課題を解決するための手段】
上記課題を解決するために、この発明に係わる可変利得増幅器は、ソースが第１の固定電位に接続され、同一特性を有する第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタを流れる電流と前記第２のＭＯＳトランジスタを流れる電流の比の平方根に比例した差動利得を有する増幅回路と、前記第１のＭＯＳトランジスタのゲートに一定電圧に制御電圧が付加された電位を与え、前記第２のＭＯＳトランジスタのゲートに前記一定電圧から前記制御電圧が減算された電位を与える制御回路とを備える。
【００４３】
好ましくは、前記増幅回路は、さらに、同一の特性を有する第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタと、同一の特性を有する第５のＭＯＳトランジスタおよび第６のＭＯＳトランジスタと、同一の抵抗値を有する第１の負荷および第２の負荷とを含み、前記第３のＭＯＳトランジスタのドレインと前記第５のＭＯＳトランジスタのドレインとが接続され、当該接続点に第１の出力端子が接続され、前記第４のＭＯＳトランジスタのドレインと前記第６のＭＯＳトランジスタのドレインとが接続され、当該接続点に第２の出力端子が接続され、前記第３のＭＯＳトランジスタのソースと前記第４のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第２のＭＯＳトランジスタのドレインが接続され、前記第５のＭＯＳトランジスタのソースと前記第６のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第１のＭＯＳトランジスタのドレインが接続され、前記第１のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが第１の固定電位に接続され、前記第２のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが前記第１の固定電位に接続され、前記第３のＭＯＳトランジスタは、ゲートがドレインに接続され、前記第４のＭＯＳトランジスタは、ゲートがドレインに接続され、前記第６のＭＯＳトランジスタは、ゲートが第１の入力端子に接続され、前記第５のＭＯＳトランジスタは、ゲートが第２の入力端子が接続され、前記第１の負荷は、一方が第２の固定電位に接続され、他方が前記第１の出力端子に接続され、前記第２の負荷は、一方が前記第２の固定電位に接続され、他方が前記第２の出力端子に接続される。
【００４４】
さらに、好ましくは、前記制御回路は、同一の特性を有する第７のＭＯＳトランジスタおよび第８のＭＯＳトランジスタと、同一の特性を有する第９のＭＯＳトランジスタと第１０のＭＯＳトランジスタと、第１定電流回路とを含み、前記第７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、前記第８のＭＯＳトランジスタは、ソースが前記第７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第９のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、前記第１０のＭＯＳトランジスタは、ソースが前記第８のＭＯＳトランジスタのドレインに接続され、ドレインが自己のゲートおよび前記第１定電流回路に接続され、ゲートが前記第８のＭＯＳトランジスタのゲートに接続され、前記第７のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートに接続され、前記第７のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートに接続されるとともに、前記第９のＭＯＳトランジスタのゲート電圧に制御電圧が付加された電圧が入力される。
【００４５】
好ましくは、前記制御回路は、同一の特性を有する第１１のＭＯＳトランジスタおよび第１２のＭＯＳトランジスタと、同一の特性を有する第１３のＭＯＳトランジスタおよび第１４のＭＯＳトランジスタと、同一の特性を有する第１５のＭＯＳトランジスタと第１６のＭＯＳトランジスタと、同一の特性を有する第１７のＭＯＳトランジスタおよび第１８のＭＯＳトランジスタと、第１定電流回路とを含み、前記第１１のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、前記第１２のＭＯＳトランジスタは、ソースが前記第１１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第１３のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１１のＭＯＳトランジスタのゲートに接続され、前記第１４のＭＯＳトランジスタは、ソースが前記第１３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第１５のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１３のＭＯＳトランジスタのゲートに接続され、前記第１６のＭＯＳトランジスタは、ソースが前記第１５のＭＯＳトランジスタのドレインおよび前記第１３のＭＯＳトランジスタのゲートに接続され、ドレインが前記第２の固定電位に接続され、前記第１７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、ゲートが前記第１５のＭＯＳトランジスタのゲートに接続され、前記第１８のＭＯＳトランジスタは、ソースが前記第１７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１定電流回路および自己のゲートに接続され、ゲートが前記第１２のＭＯＳトランジスタのゲートに接続され、前記第１１のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートが接続され、前記第１１のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートが接続され、前記第１６のＭＯＳトランジスタのゲートには、第１の制御電圧が入力され、前記第１４のＭＯＳトランジスタのゲートには、第２の制御電圧が入力される。
【００４６】
さらに、好ましくは、前記第１定電流回路の電流値が、ＭＯＳトランジスタの利得定数に比例する。
【００４７】
さらに、好ましくは、前記第１定電流回路は、同一特性を有する第１９のＭＯＳトランジスタ、第２０のＭＯＳトランジスタ、第２１のＭＯＳトランジスタおよび第２２のＭＯＳトランジスタと、第１電圧源と、前記第１電圧源と同一の電圧を与える第２電圧源と、第２定電流回路とを含み、前記第１９のＭＯＳトランジスタのソースと、前記第２０のＭＯＳトランジスタのソースと、前記第２１のＭＯＳトランジスタのソースと、前記第２２のＭＯＳトランジスタのソースとが接続され、当該接続点が、前記第２定電流回路に接続し、前記第１９のＭＯＳトランジスタのドレインと前記第２１のＭＯＳトランジスタのドレインとが接続され、前記第２０のＭＯＳトランジスタのドレインと前記第２２のＭＯＳトランジスタのドレインとが接続され、前記第１９のＭＯＳトランジスタのゲートは、第３の固定電位に接続され、前記第２２のＭＯＳトランジスタのゲートは、第４の固定電位に接続され、前記第２０のＭＯＳトランジスタのゲートは、前記第１電圧源を介して前記第３の固定電位に接続され、前記第２１のＭＯＳトランジスタのゲートは、前記第２電圧源を介して前記第４の固定電位に接続され、前記第１９のＭＯＳトランジスタのドレイン電流と前記第２１のＭＯＳトランジスタのドレイン電流の和と、前記第２０のＭＯＳトランジスタのドレイン電流と前記第２２のＭＯＳトランジスタのドレイン電流の和との差分電流を出力する。
【００４８】
以上のように、本発明に係わる可変利得増幅器では、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すことができる。
【００４９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００５０】
＜第１の実施形態＞
本実施の形態は、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すような可変利得増幅器に関する。
【００５１】
（構成）
図１は、本実施の形態に係わる可変利得増幅器の構成を示す。可変利得増幅器は、増幅回路１００と制御回路２００から構成される。この増幅回路１００は、図５に示す従来の増幅回路と同一なので、ここでは説明は省略する。
【００５２】
制御回路２００は、ＮチャネルＭＯＳトランジスタＭ３１（第７のＭＯＳトランジスタ）、Ｍ３２（第９のＭＯＳトランジスタ）、Ｍ３３（第８のＭＯＳトランジスタ）およびＭ３４（第１０のＭＯＳトランジスタ）と、ＰチャネルＭＯＳトランジスタＭ４１およびＭ４２と、定電流源Ｉｂｉａｓ２とを含む。ここで、Ｍ３１およびＭ３３は、同一特性を有し、Ｍ３２およびＭ３４は、同一特性を有し、Ｍ４１およびＭ４２は、同一特性を有する。
【００５３】
定電流源Ｉｂｉａｓ２は、定電流Ｉｂｓ２を出力する。
Ｍ３１は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ３３のソースに接続される。Ｍ３１のドレイン端子Ｖｃ２は、増幅回路１００におけるＭ２のゲート端子Ｖｃ２に接続される。また、Ｍ３１のゲート端子Ｖｃ１は、増幅回路１００におけるＭ１のゲート端子Ｖｃ１に接続される。このゲート端子Ｖｃ１には、Ｍ３２のゲート電圧Ｖｇ３２に制御電圧Ｖｃｏｎが付加された電圧が入力される。
【００５４】
Ｍ３３は、そのソースがＭ３１のドレインに接続され、そのドレインが第２の固定電位Ｖｄｄに接続され、そのゲートがＭ３４のゲートに接続される。これらＭ３１およびＭ３３は、レベルシフト回路を構成する。
【００５５】
Ｍ３２は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ３４のソースに接続され、そのゲートが自己のドレインに接続される。
【００５６】
Ｍ３４は、そのソースがＭ３２のドレインに接続され、そのドレインが自己のゲートおよびＭ４１のドレインに接続され、そのゲートがＭ３３のゲートに接続される。
【００５７】
Ｍ４１は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインがＭ３４のドレインに接続され、そのゲートがＭ４２のゲートに接続される。
【００５８】
Ｍ４２は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインが自己のゲートおよび定電流源Ｉｂｉａｓ２に接続され、そのゲートがＭ４１のゲートに接続される。これらＭ４１およびＭ４２は、カレントミラー回路を構成する。
【００５９】
（動作）
次に、この制御回路２００の動作について説明する。すべてのトランジスタが飽和領域で動作するものとする。
【００６０】
Ｍ４１およびＭ４２は、カレントミラー回路を構成している。ここで、Ｍ４１およびＭ４２は、同一特性を有するので、Ｍ４１とＭ４２のドレイン電流Ｉｄは、いずれもＩｂｓ２となる。これにより、トランジスタＭ３４とＭ３２のドレイン電流Ｉｄも、Ｉｂｓ２となる。
【００６１】
Ｍ３２およびＭ３４は、同一特性を有するので、その利得定数をＫ、閾値をＶｔｈとする。Ｍ３２のゲート・ソース間電圧Ｖｇｓ３４およびＭ３４のゲート・ソース間電圧Ｖｇｓ３４は、次のようになる。
【００６２】
【数１３】
ここで、
【００６４】
【数１４】
とすると、次式が得られる。
Ｖｇｓ３２＝Ｖｇｓ３４＝Ｖｂ・・・（Ｂ３）
Ｍ３２は、ソースが接地されているので、Ｍ３２のゲート電圧Ｖｇ３２は、式（Ｂ３）より、次のようになる。
【００６６】
Ｖｇ３２＝Ｖｇｓ３２＝Ｖｂ・・・（Ｂ４）
また、Ｍ３２のゲートとＭ３４のソースが接続されているので、Ｍ３４のゲート電圧Ｖｇ３４は、式（Ｂ３）および式（Ｂ４）より、次のようになる。
【００６７】
Ｖｇ３４＝Ｖｇ３２＋Ｖｇｓ３４＝２Ｖｂ・・・（Ｂ５）
Ｍ３１とＭ３３は、レベルシフト回路を構成している。ここで、Ｍ３１とＭ３３は、同一特性を有するので、Ｍ３３のゲート・ソース間電圧Ｖｇｓ３３とＭ３１のゲート・ソース間電圧Ｖｇｓ３１は、次のようになる。
【００６８】
Ｖｇｓ３１＝Ｖｇｓ３３・・・（Ｂ６）
また、Ｍ３１は、ソースが接地されているので、次式が成立する。
【００６９】
Ｖｇ３１＝Ｖｇｓ３１・・・（Ｂ７）
式（Ｂ６）および式（Ｂ７）より、次式が得られる。
【００７０】
Ｖｃ２＝Ｖｇ３３−Ｖｇｓ３３＝Ｖｇ３３−Ｖｇ３１・・・（Ｂ８）
Ｍ３３のゲートは、Ｍ３４のゲートに接続されているので、Ｍ３３のゲート電圧Ｖｇ３３は、式（Ｂ５）より、次のようになる。
【００７１】
Ｖｇ３３＝Ｖｇ３４＝２Ｖｂ・・・（Ｂ９）
Ｍ３１のゲートとＭ３２のゲートの間に、制御電圧Ｖｃｏｎを付加すると、式（Ｂ４）より、次式が得られる。
【００７２】
Ｖｃ１＝Ｖｇ３１＝Ｖｇ３２＋Ｖｃｏｎ＝Ｖｂ＋Ｖｃｏｎ・・・（Ｂ１０）
式（Ｂ８）〜（Ｂ１０）より、次式が得られる。
【００７３】
Ｖｃ２＝２Ｖｂ−（Ｖｂ＋Ｖｃｏｎ）＝Ｖｂ−Ｖｃｏｎ・・・（Ｂ１１）
増幅回路１００のＭ１を流れる電流Ｉ１は、式（Ｂ１０）より、次のようになる。
【００７４】
Ｉ１＝Ｋ（Ｖｇｓ１−Ｖｔｈ）2＝Ｋ（Ｖｃ１−Ｖｔｈ）2＝Ｋ（Ｖｂ＋Ｖｃｏｎ−Ｖｔｈ）2・・・（Ｂ１２）
同様に、増幅回路１００のＭ２を流れる電流Ｉ２は、式（Ｂ１１）より、次のようになる。
【００７５】
Ｉ２＝Ｋ（Ｖｇｓ２−Ｖｔｈ）2＝Ｋ（Ｖｃ２−Ｖｔｈ）2＝Ｋ（Ｖｂ−Ｖｃｏｎ−Ｖｔｈ）2・・・（Ｂ１３）
式（Ａ６）、（Ｂ１２）および（Ｂ１３）より、ｇａｉｎは、次式で表される。
【００７６】
【数１５】
Ｖｃｏｎ’＝Ｖｃｏｎ／（Ｖｂ−Ｖｔｈ）・・・（Ｂ１５）
とし、ｎ＝１として、式（Ｂ１４）に式（Ａ２３）の近似式を用いると、
ｇａｉｎ∝ｅｘｐ（２Ｖｃｏｎ’）・・・（Ｂ１６）
となる。従来の可変利得増幅器では、ｇａｉｎは、式（Ａ２３）においてｎ＝０．５のときの近似式で近似されたのに対して、本実施の形態の可変利得増幅器では、ｇａｉｎは、式（Ａ２３）においてｎ＝１のときの近似式で近似されている。
【００７８】
本実施の形態の可変利得増幅器と従来の可変利得増幅器において、制御電圧に対して利得がＬｉｎｅａｒ ｉｎ ｄＢを示す範囲を図２を参照して説明する。同図は、Ｙ１＝｛（１＋ｘ）／（１−ｘ）｝0.5、Ｙ２＝ｅｘｐ（ｘ）、Ｙ３＝｛（１＋ｘ）／（１−ｘ）｝1、Ｙ４＝ｅｘｐ（２ｘ）とし、Ｙ１〜Ｙ４をｄＢを単位として表わしたものである。
【００７９】
従来の可変利得増幅器では、Ｙ１はＹ２で近似されるが、２０×ｌｏｇＹ１と２０×ｌｏｇＹ２とが±１［ｄＢ］以下の差を有するｘの範囲（つまり、近似可能な範囲）は、−０．６４＜ｘ＜０．６４である。そして、このｘの範囲に対応する、２０×ｌｏｇＹ１の範囲は、−６．５［ｄＢ］〜６．５［ｄＢ］となる。
【００８０】
一方、本実施の形態の可変利得増幅器では、Ｙ３はＹ４で近似されるが、２０×ｌｏｇＹ１と２０×ｌｏｇＹ２とが±１［ｄＢ］以下の差を有するｘの範囲（つまり、近似可能な範囲）は、−０．５２＜ｘ＜０．５２である。そして、このｘの範囲に対応する、２０×ｌｏｇＹ３の範囲は、−１０［ｄＢ］〜１０［ｄＢ］となる。
【００８１】
つまり、従来の可変利得増幅器では、−６．５［ｄＢ］〜６．５［ｄＢ］の範囲においてだけ、Ｌｉｎｅａｒ ｉｎ ｄＢ特性が得られたが、本実施の形態の可変利得増幅器では、従来よりも広い−１０［ｄＢ］〜１０［ｄＢ］の範囲で、Ｌｉｎｅａｒ ｉｎ ｄＢ特性が得られる。
【００８２】
以上のように、本実施の形態に係わる可変利得増幅器では、Ｍ１のゲートにＶｂ＋Ｖｃｏｎの電位を与え、Ｍ２のゲートにＶｂ−Ｖｃｏｎの電位を与えることにより、Ｍ１を流れる電流Ｉ１が（Ｖｂ＋Ｖｃｏｎ）2のオーダで表わされ、Ｍ２を流れる電流Ｉ２が、（Ｖｂ−Ｖｃｏｎ）2のオーダで表わされるので、式（Ａ２３）においてｎ＝１のときの近似式が成立し、従来よりも広い範囲で制御電圧に対して、利得がＬｉｎｅａｒ ｉｎ ｄＢ特性を示すことができる。
【００８３】
＜第２の実施形態＞
本実施の形態は、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すような可変利得増幅器に関する。
【００８４】
（構成）
図３は、本実施の形態に係わる可変利得増幅器の構成を示す。可変利得増幅器は、増幅回路１００と制御回路３００から構成される。この増幅回路１００は、図５に示す従来の増幅回路および図１に示す増幅回路と同一なので、ここでは説明は省略する。
【００８５】
制御回路３００は、ＰチャネルＭＯＳトランジスタＭ６１およびＭ６２と、ＮチャネルＭＯＳトランジスタＭ５１（第１１のＭＯＳトランジスタ）、Ｍ５２（第１２のＭＯＳトランジスタ）、Ｍ５３（第１３のＭＯＳトランジスタ）、Ｍ５４（第１４のＭＯＳトランジスタ）、Ｍ５５（第１５のＭＯＳトランジスタ）、Ｍ５６（第１６のＭＯＳトランジスタ）、Ｍ５７（第１７のＭＯＳトランジスタ）およびＭ５８（第１８のＭＯＳトランジスタ）と、定電流源Ｉｂｉａｓ３とを含む。
【００８６】
Ｍ５１およびＭ５２は、同一特性を有し、Ｍ５３およびＭ５４は、同一特性を有し、Ｍ５５およびＭ５６は、同一特性を有し、Ｍ５７およびＭ５８は、同一特性を有し、Ｍ６１およびＭ６２は、同一特性を有する。
【００８７】
定電流源Ｉｂｉａｓ３は、定電流Ｉｂｓ３を出力する。
Ｍ５１は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ５２のソースに接続され、そのゲートがＭ５３のドレインに接続される。。Ｍ５１のドレイン端子Ｖｃ２は、増幅回路１００におけるＭ２のゲート端子Ｖｃ２に接続される。また、Ｍ５１のゲート端子Ｖｃ１は、増幅回路１００におけるＭ１のゲート端子Ｖｃ１に接続される。
【００８８】
Ｍ５２は、そのソースがＭ５１のドレインに接続され、そのドレインが第２の固定電位Ｖｄｄに接続され、そのゲートがＭ５８のゲートに接続される。これらＭ５１およびＭ５２は、レベルシフト回路を構成する。
【００８９】
Ｍ５３は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ５４のソースおよびＭ５１のゲートに接続され、そのゲートがＭ５５のドレインに接続される。
【００９０】
Ｍ５４は、そのソースがＭ５３のドレインに接続され、そのドレインが第２の固定電位Ｖｄｄに接続され、そのゲートに制御電圧Ｖｃｏｎ２に入力される。これらＭ５３およびＭ５４は、レベルシフト回路を構成する。
【００９１】
Ｍ５５は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ５６のソースおよびＭ５３のゲートに接続され、そのゲートがＭ５７のドレインに接続される。
【００９２】
Ｍ５６は、そのソースがＭ５５のドレインおよびＭ５３のゲートに接続され、そのドレインが第２の固定電位Ｖｄｄに接続され、そのゲートに制御電圧Ｖｃｏｎ１が入力される。これらＭ５５およびＭ５６は、レベルシフト回路を構成する。
【００９３】
Ｍ５７は、そのソースが第１の固定電位（接地電位）に接続され、そのドレインがＭ５８のソースおよび自己のゲートに接続され、そのゲートがＭ５５のゲートに接続される。
【００９４】
Ｍ５８は、そのソースがＭ５７のドレインに接続され、そのドレインがＭ６１のドレインおよび自己のゲートに接続され、そのゲートがＭ５２のゲートに接続される。
【００９５】
Ｍ６１は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインがＭ５８のドレインに接続され、そのゲートがＭ６２のゲートに接続される。
【００９６】
Ｍ６２は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインが自己のゲートおよび定電流源Ｉｂｉａｓ３に接続され、そのゲートがＭ６１のゲートに接続される。これらＭ６１およびＭ６２は、カレントミラー回路を構成する。
【００９７】
（動作）
次に、この制御回路３００の動作について説明する。すべてのトランジスタが飽和領域で動作するものとする。
【００９８】
Ｍ６１およびＭ６２は、カレントミラー回路を構成している。ここで、Ｍ６１およびＭ６２は、同一特性を有するので、Ｍ６１およびＭ６２のドレイン電流Ｉｄは、いずれもＩｂｓ３となる。これにより、Ｍ５８とＭ５７のドレイン電流Ｉｄも、Ｉｂｓ３となる。
【００９９】
Ｍ５７およびＭ５８は、同一特性を有するので、その利得定数をＫ、閾値をＶｔｈとする。Ｍ５７のゲート・ソース間電圧Ｖｇｓ５７およびＭ５８のゲート・ソース間電圧Ｖｇｓ５８は、次のように表わされる。
【０１００】
【数１６】
ここで、
【０１０２】
【数１７】
とすると、
Ｖｇｓ５７＝Ｖｇｓ５８＝Ｖｂ・・・（Ｃ３）
と表わされる。Ｍ５７は、ソースが接地されているので、Ｍ５７のゲート電圧Ｖｇ５７は、式（Ｃ３）より、次のようになる。
【０１０４】
Ｖｇ５７＝Ｖｇｓ５７＝Ｖｂ・・・（Ｃ４）
また、Ｍ５７のゲートとＭ５８のソースが接続されているので、Ｍ５８のゲート電圧Ｖｇ５８は、式（Ｃ３）および（Ｃ４）より、次のようになる。
【０１０５】
Ｖｇ５８＝Ｖｇ５７＋Ｖｇｓ５７＝２Ｖｂ・・・（Ｃ５）
Ｍ５５とＭ５６は、レベルシフト回路を構成している。ここで、Ｍ５５とＭ５６は、同一特性を有するので、Ｍ５５のゲート・ソース間電圧Ｖｇｓ５５とＭ５６のゲート・ソース間電圧Ｖｇｓ５６とは、次のようになる。
【０１０６】
Ｖｇｓ５５＝Ｖｇｓ５６・・・（Ｃ６）
また、Ｍ５５は、ソースが接地されているので、次式が成立する。
【０１０７】
Ｖｇ５５＝Ｖｇｓ５５・・・（Ｃ７）
また、Ｍ５５のゲートとＭ５７のゲートとが接続されているので、次式が成立する。
【０１０８】
Ｖｇ５５＝Ｖｇ５７＝Ｖｂ・・・（Ｃ８）
Ｍ５５のドレイン電圧をＶｄ５５とすると、式（Ｃ６）および（Ｃ７）より、次式が得られる。
【０１０９】
Ｖｄ５５＝Ｖｇ５６−Ｖｇｓ５６＝Ｖｇ５６−Ｖｇ５５・・・（Ｃ９）
また、Ｍ５３とＭ５４は、レベルシフト回路を構成している。ここで、Ｍ５３とＭ５４は、同一特性を有するので、Ｍ５３のゲート・ソース間電圧Ｖｇｓ５３とＭ５４のゲート・ソース間電圧Ｖｇｓ５４は、次のようになる。
【０１１０】
Ｖｇｓ５３＝Ｖｇｓ５４・・・（Ｃ１０）
また、Ｍ５３は、ソースが接地されているので、次式が成立する。
【０１１１】
Ｖｇ５３＝Ｖｇｓ５３・・・（Ｃ１１）
Ｍ５３のドレインは、Ｎ５４のソースに接続されているので、Ｍ５３のドレイン電圧をＶｄ５３とすると、次式が成立する。
【０１１２】
Ｖｄ５３＝Ｖｇ５４−Ｖｇｓ５４・・・（Ｃ１２）
式（Ｃ１０）〜（Ｃ１２）より、次式が得られる。
【０１１３】
Ｖｄ５３＝Ｖｇ５４−Ｖｇ５３・・・（Ｃ１３）
また、Ｍ５３のゲートとＭ５５のドレインが接続されているので、次式が成立する。
【０１１４】
Ｖｇ５３＝Ｖｄ５５・・・（Ｃ１４）
式（Ｃ９）〜（Ｃ１１）、（Ｃ１３）および（Ｃ１４）より、次式が得られる。
【０１１５】
Ｖｄ５３＝Ｖｇ５４−Ｖｇｓ５３
＝Ｖｇ５４−Ｖｇ５３
＝Ｖｇ５４−Ｖｄ５５
＝Ｖｇ５４−（Ｖｇ５６−Ｖｇ５５）
＝Ｖｇ５５＋（Ｖｇ５４−Ｖｇ５６）・・・（Ｃ１５）
ここで、Ｖｄ５３＝Ｖｃ１、Ｖｇ５４＝Ｖｃｏｎ２、Ｖｇ５６＝Ｖｃｏｎ１とすると、式（Ｃ８）より、次式が得られる。
【０１１６】
Ｖｃ１＝Ｖｂ＋（Ｖｃｏｎ２−Ｖｃｏｎ１）・・・（Ｃ１６）
Ｍ５１とＭ５２は、レベルシフト回路を構成している。ここで、Ｍ５１とＭ５２は、同一特性を有するので、Ｍ５２のゲート・ソース間電圧Ｖｇｓ５２とＭ５１のゲート・ソース間電圧Ｖｇｓ５１は、次のようになる。
【０１１７】
Ｖｇｓ５２＝Ｖｇｓ５１・・・（Ｃ１７）
Ｍ５２のゲートとＭ５８のゲートが接続されているので、式（Ｃ３）より、次式が成立する。
【０１１８】
Ｖｇ５２＝Ｖｇ５８＝２Ｖｂ・・・（Ｃ１８）
また、Ｍ５１は、ソースが接地されているので、次式が成立する。
【０１１９】
Ｖｇ５１＝Ｖｇｓ５１・・・（Ｃ１９）
Ｍ５１のドレインとＭ５２のソースが接続されているので、次式が成立する。
【０１２０】
Ｖｄ５１＝Ｖｇ５２−Ｖｇｓ５２・・・（Ｃ２０）
式（Ｃ１７）、（Ｃ１９）および（Ｃ２０）より、次式が得られる。
【０１２１】
Ｖｄ５１＝Ｖｇ５２−Ｖｇ５１・・・（Ｃ２１）
ここで、Ｖｄ５１＝Ｖｃ２、Ｖｇ５１＝Ｖｃ１とすると、式（Ｃ１６）、（Ｃ１８）、および（Ｃ２１）より、次式が得られる。
【０１２２】
Ｖｃ２＝Ｖｇ５２−Ｖｃ１
＝２Ｖｂ−Ｖｃ１
＝２Ｖｂ−｛Ｖｂ＋（Ｖｃｏｎ２−Ｖｃｏｎ１）｝
＝Ｖｂ−（Ｖｃｏｎ２−Ｖｃｏｎ１）・・・（Ｃ２２）
ここで、
Ｖｃｏｎ＝Ｖｃｏｎ２−Ｖｃｏｎ１・・・（Ｃ２３）
とすると、以下の式が得られる。
【０１２３】
Ｖｃ１＝Ｖｂ＋Ｖｃｏｎ・・・（Ｃ２４）
Ｖｃ２＝Ｖｂ−Ｖｃｏｎ・・・（Ｃ２５）
増幅回路１００のＭ１を流れる電流Ｉ１は、式（Ｃ２４）より、次のようになる。
【０１２４】
Ｉ１＝Ｋ（Ｖｇｓ１−Ｖｔｈ）2＝Ｋ（Ｖｃ１−Ｖｔｈ）2＝Ｋ（Ｖｂ＋Ｖｃｏｎ−Ｖｔｈ）2・・・（Ｃ２６）
同様に、増幅回路１００のＭ２を流れる電流Ｉ２は、式（Ｃ２５）より、次のようになる。
【０１２５】
Ｉ２＝Ｋ（Ｖｇｓ２−Ｖｔｈ）2＝Ｋ（Ｖｃ２−Ｖｔｈ）2＝Ｋ（Ｖｂ−Ｖｃｏｎ−Ｖｔｈ）2・・・（Ｃ２７）
式（Ａ６）、（Ｃ２６）および（Ｃ２７）より、ｇａｉｎは、次式で表される。
【０１２６】
【数１８】
Ｖｃｏｎ’＝Ｖｃｏｎ／（Ｖｂ−Ｖｔｈ）・・・（Ｃ２９）
とし、式（Ｃ２８）に式（Ａ２３）の近似式をｎ＝１として適用すると、
ｇａｉｎ∝ｅｘｐ（２Ｖｃｏｎ’）・・・（Ｃ３０）
と表わされる。したがって、第１の実施形態と同様に、本実施の形態の可変利得増幅器では、ｇａｉｎは、式（Ａ２３）においてｎ＝１のときの近似式で近似される。
【０１２８】
以上のように、本実施の形態に係わる可変利得増幅器では、Ｍ１のゲートにＶｂ＋Ｖｃｏｎの電位を与え、Ｍ２のゲートにＶｂ−Ｖｃｏｎの電位を与えることにより、Ｍ１を流れる電流Ｉ１が（Ｖｂ＋Ｖｃｏｎ）2のオーダで表わされ、Ｍ２を流れる電流Ｉ２が、（Ｖｂ−Ｖｃｏｎ）2のオーダで表わされるので、式（Ａ２３）においてｎ＝１のときの近似式が成立し、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すことができる。
【０１２９】
また、本実施の形態に係わる可変利得増幅器では、利得が２つの制御信Ｖｃｏｎ２およびＶｃｏｎ１の差分値Ｖｃｏｎで制御される。したがって、この可変利得増幅器を構成するＭＯＳトランジスタの特性（閾値電圧やサイズなど）が多少ばらついていても、差分値Ｖｃｏｎを維持しつつ、Ｖｃｏｎ１とＶｃｏｎ２の絶対値を調整することによって、ばらつきを吸収することが可能となる。
【０１３０】
＜第３の実施形態＞
第１の実施形態において、式（Ｂ１４）に式（Ｂ２）を代入すると、ｇａｉｎは、次式で表される。
【０１３１】
【数１９】
ここで、一般に、ＭＯＳトランジスタの利得定数は、温度の−３／２乗のオーダで変動する。したがって、温度が変動すると、式（Ｄ１）のＭ３１およびＭ３２の利得定数Ｋも変動し、それにより可変利得増幅器の利得が変動する。
【０１３３】
それゆえ、Ｉｂｓ２が、なんらかのＭＯＳトランジスタ（Ｍ３２およびＭ３４以外でもよい）の利得定数Ｋ’に比例するものであれば、Ｋ’／Ｋにより、温度変動に関係する項は打ち消され、温度が変化しても可変利得増幅器の利得を一定に保つことができる。本実施の形態は、ＭＯＳトランジスタの利得定数Ｋ’に比例するＩｂｓ２を出力する定電流回路を備えた可変利得増幅器に関する。
【０１３４】
（構成）
本実施の形態に係わる可変利得増幅器に含まれる増幅回路は、図１に示す増幅回路と同一であり、制御回路は、図１に示す制御回路と同一である。図４は、図１の制御回路の構成要素である定電流源Ｉｂｉａｓ２として用いる定電流回路の構成を示す。同図を参照して、定電流回路は、ＰチャネルＭＯＳトランジスタＭ８１、Ｍ８２と、ＮチャネルＭＯＳトランジスタＭ７１（第１９のＭＯＳトランジスタ）、Ｍ７２（第２０のＭＯＳトランジスタ）、Ｍ７３（第２１のＭＯＳトランジスタ）およびＭ７４（第２２のＭＯＳトランジスタ）と、電圧源Ｖｐｓ１と、電圧源Ｖｐｓ２と、定電流源Ｉｂｉａｓ４とを含む。Ｍ８１およびＭ８２は、同一特性を有し、Ｍ７１、Ｍ７２、Ｍ７３およびＭ７４は同一特性を有する。
【０１３５】
電圧源Ｖｐｓ１および電圧源Ｖｐｓ２は、電圧Ｖｘを与える。定電流源Ｉｂｉａｓ４は、定電流Ｉｂｓ４を出力する。
【０１３６】
Ｍ８１は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインがＭ７１のドレインおよびＭ７３のドレインに接続され、そのゲートがＭ８２のゲートに接続される。
【０１３７】
Ｍ８２は、そのソースが第２の固定電位Ｖｄｄに接続され、そのドレインが自己のゲート、Ｍ７２のドレインおよびＭ７４のドレインに接続され、そのゲートがＭ８２のゲートに接続される。これらＭ８１およびＭ８２とは、カレントミラー回路を構成する。
【０１３８】
Ｍ７１は、そのソースが定電流源Ｉｂｉａｓ４に接続され、そのドレインがＭ８１のドレインおよびＭ７３のドレインに接続され、そのゲートが第４の固定電位Ｖｂに接続される。
【０１３９】
Ｍ７３は、そのソースが定電流源Ｉｂｉａｓ４に接続され、そのドレインがＭ８１のドレインおよびＭ７１のドレインに接続され、そのゲートが電圧源Ｖｐｓ１を介して第３の固定電位Ｖａに接続される。
【０１４０】
Ｍ７２は、そのソースが定電流源Ｉｂｉａｓ４に接続され、そのドレインがＭ８２のドレインおよびＭ７４のドレインに接続され、そのゲートが電圧源Ｖｐｓ２を介して第４の固定電位Ｖｂに接続される。
【０１４１】
Ｍ７４は、そのソースが定電流源Ｉｂｉａｓ４に接続され、そのドレインがＭ８２のドレインおよびＭ７２のドレインに接続され、そのゲートが第３の固定電位Ｖａに接続される。
【０１４２】
定電流源Ｉｂｉａｓ４は、一方が第１の固定電位（接地電位）に接続され、他方がＭ７１、Ｍ７２、Ｍ７３およびＭ７４のソースに接続される。
【０１４３】
（動作）
次に、この定電流回路の動作について説明する。すべてのトランジスタは飽和領域で動作するものとする。Ｍ７１〜Ｍ７４は、同一特性を有するので、その利得定数をＫ’とし、閾値電圧をＶｔｈとする。
【０１４４】
Ｍ７１、Ｍ７２、Ｍ７３およびＭ７４のドレイン電流をＩｄ７１、Ｉｄ７２、Ｉｄ７３およびＩｄ７４とする。これらの共通ソース端子であるＳ点での電位をＶｓとすると、次の４式が成立する。
【０１４５】
Ｉｄ７１＝Ｋ’（Ｖｂ−Ｖｓ−Ｖｔｈ）2・・・（Ｄ２）
Ｉｄ７２＝Ｋ’（Ｖｂ−Ｖｘ−Ｖｓ−Ｖｔｈ）2・・・（Ｄ３）
Ｉｄ７３＝Ｋ’（Ｖａ−Ｖｘ−Ｖｓ−Ｖｔｈ）2・・・（Ｄ４）
Ｉｄ７４＝Ｋ’（Ｖａ−Ｖｓ−Ｖｔｈ）2・・・（Ｄ５）
また、Ｍ８１とＭ８２は、カレントミラー回路を構成している。ここで、Ｍ８１とＭ８２は、同一特性を有するので、出力端子ＯＵＴから出力される電流Ｉｂｓ２は、次式で表わされる。
【０１４６】
Ｉｂｓ２＝（Ｉｄ７２＋Ｉｄ７４）−（Ｉｄ７１＋Ｉｄ７３）・・・（Ｄ６）
式（Ｄ２）〜（Ｄ５）を式（Ｄ６）に代入すると、次式が得られる。
【０１４７】
Ｉｂｓ２＝２Ｋ’×Ｖｘ×（Ｖａ−Ｖｂ）・・・（Ｄ７）
この利得定数Ｋ’に比例する出力電流Ｉｂｓ２は、図１におけるＭ４２のドレインに供給される。
【０１４８】
以上のように、本実施の形態に係わる可変利得増幅器では、定電流回路から出力される電流Ｉｂｓ２がＭＯＳトランジスタの利得定数Ｋ’に比例するので、温度が変動しても、利得を一定に保つことができる。
【０１４９】
（変形例）
本発明は、上記実施の形態に限定されるものではなく、以下の変形例も当然ながら包含する。
【０１５０】
（１）第１〜第３の実施形態で説明した回路において、ＰチャネルＭＯＳトランジスタをＮチャネルＭＯＳトランジスタに置換え、ＮチャネルＭＯＳトランジスタをＰチャネルＭＯＳトランジスタに置換えても、これらの回路を同様に動作させることができる。
【０１５１】
（２）第１の実施形態では、Ｍ３４のドレインに、Ｍ４１とＭ４２からなるカレントミラー回路と、定電流源Ｉｂｉａｓ２とで構成される定電流回路（定電流Ｉｂｓ２を出力する回路）を接続して、Ｍ４１に定電流を供給したが、これに限定するものではない。たとえば、Ｍ４１のドレインに定電流源Ｉｂｉａｓ２を直接接続してもよい。また、カレントミラー回路を構成するＭ４１およびＭ４２は、同一特性を有するものとし、Ｍ４１を流れる電流を定電流源Ｉｂｉａｓ２から供給される電流量Ｉｂｓ２と等しくしたが、これに限定するものではなく、定電流を供給するものであればどのようなものであってもよい。たとえば、Ｍ４１とＭ４２の特性を異なるものとし、Ｍ３４を流れる電流をＩｂｓ２に比例するものとしてもよい。
【０１５２】
（３）第２の実施形態では、Ｍ５８のドレインに、Ｍ６１とＭ６２からなるカレントミラー回路と、定電流源Ｉｂｉａｓ３とで構成される定電流回路（定電流Ｉｂｓ３を出力する回路）を接続して、Ｍ５８に定電流を供給したが、これに限定するものではない。たとえば、Ｍ５８のドレインに定電流源Ｉｂｉａｓ３を直接接続してもよい。また、カレントミラー回路を構成するＭ６１およびＭ６２は、同一特性を有するものとし、Ｍ５８を流れる電流を定電流源Ｉｂｉａｓ３から供給される電流量Ｉｂｓ３と等しくしたが、これに限定するものではなく、定電流を供給するものであればどのようなものでもよい。Ｍ６１とＭ６２の特性を異なるものとし、Ｍ５８を流れる電流をＩｂｓ３に比例するものとしてもよい。
【０１５３】
（４）第３の実施形態に係わる定電流回路は、第２の実施形態における定電流源Ｉｂｉａｓ３として用いてもよい。この場合、ＭＯＳトランジスタの利得定数Ｋ’に比例する出力電流が、図３におけるＭ６２のドレインに供給される。
【０１５４】
（５）可変利得増幅器を構成する増幅回路は、第１、第２の実施形態および従来例で説明したものに限定されない。増幅回路が、これまで説明した増幅回路と同様にＭ１およびＭ２を含み、利得がＭ１を流れる電流Ｉ１とＭ２を流れる電流Ｉ２の比の平方根に比例するものであれば、その他の構成は、どのようなものであってもよい。
【０１５５】
【発明の効果】
この発明に係わる可変利得増幅器は、ソースが第１の固定電位に接続され、同一特性を有する第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタを流れる電流と前記第２のＭＯＳトランジスタを流れる電流の比の平方根に比例した差動利得を有する増幅回路と、前記第１のＭＯＳトランジスタのゲートに一定電圧に制御電圧が付加された電位を与え、前記第２のＭＯＳトランジスタのゲートに前記一定電圧から前記制御電圧が減算された電位を与える制御回路とを備える。これにより、一定電圧をＶｂとし、制御電圧をＶｃｏｎとすると、第１のＭＯＳトランジスタのゲートにＶｂ＋Ｖｃｏｎの電位を与え、第２のＭＯＳトランジスタのゲートにＶｂ−Ｖｃｏｎの電位が与えられるので、第１のＭＯＳトランジスタを流れる電流Ｉ１が（Ｖｂ＋Ｖｃｏｎ）2のオーダで、第２のＭＯＳトランジスタを流れる電流Ｉ２が（Ｖｂ−Ｖｃｏｎ）2のオーダで表わされ、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すようにすることができる。
【０１５６】
ここで、前記増幅回路は、さらに、同一の特性を有する第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタと、同一の特性を有する第５のＭＯＳトランジスタおよび第６のＭＯＳトランジスタと、同一の抵抗値を有する第１の負荷および第２の負荷とを含み、前記第３のＭＯＳトランジスタのドレインと前記第５のＭＯＳトランジスタのドレインとが接続され、当該接続点に第１の出力端子が接続され、前記第４のＭＯＳトランジスタのドレインと前記第６のＭＯＳトランジスタのドレインとが接続され、当該接続点に第２の出力端子が接続され、前記第３のＭＯＳトランジスタのソースと前記第４のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第２のＭＯＳトランジスタのドレインが接続され、前記第５のＭＯＳトランジスタのソースと前記第６のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第１のＭＯＳトランジスタのドレインが接続され、前記第１のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが第１の固定電位に接続され、前記第２のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが前記第１の固定電位に接続され、前記第３のＭＯＳトランジスタは、ゲートがドレインに接続され、前記第４のＭＯＳトランジスタは、ゲートがドレインに接続され、前記第６のＭＯＳトランジスタは、ゲートが第１の入力端子に接続され、前記第５のＭＯＳトランジスタは、ゲートが第２の入力端子が接続され、前記第１の負荷は、一方が第２の固定電位に接続され、他方が前記第１の出力端子に接続され、前記第２の負荷は、一方が前記第２の固定電位に接続され、他方が前記第２の出力端子に接続される。これにより、このような増幅回路において、従来よりも広い範囲で利得が制御電圧に対して、Ｌｉｎｅａｒ ｉｎ ｄＢ特性を示すようにすることができる。
【０１５７】
ここで、前記制御回路は、同一の特性を有する第７のＭＯＳトランジスタおよび第８のＭＯＳトランジスタと、同一の特性を有する第９のＭＯＳトランジスタと第１０のＭＯＳトランジスタと、第１定電流回路とを含み、前記第７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、前記第８のＭＯＳトランジスタは、ソースが前記第７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第９のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、前記第１０のＭＯＳトランジスタは、ソースが前記第８のＭＯＳトランジスタのドレインに接続され、ドレインが自己のゲートおよび前記第１定電流回路に接続され、ゲートが前記第８のＭＯＳトランジスタのゲートに接続され、前記第７のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートに接続され、前記第７のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートに接続されるとともに、前記第９のＭＯＳトランジスタのゲート電圧に制御電圧が付加された電圧が入力されるものとする。これにより、制御電圧をＶｃｏｎとし、第１定電流回路の出力電流をＩｂとし、第９のＭＯＳトランジスタおよび第１０のＭＯＳトランジスタの利得定数をＫ、閾値をＶｔｈとしたときに、Ｖｂ＝Ｉｂ／Ｋ＋Ｖｔｈとすると、第１のＭＯＳトランジスタのゲートにＶｂ＋Ｖｃｏｎの電位を与え、第２のＭＯＳトランジスタのゲートにＶｂ−Ｖｃｏｎの電位を与えることができる。
【０１５８】
また、前記制御回路は、同一の特性を有する第１１のＭＯＳトランジスタおよび第１２のＭＯＳトランジスタと、同一の特性を有する第１３のＭＯＳトランジスタおよび第１４のＭＯＳトランジスタと、同一の特性を有する第１５のＭＯＳトランジスタと第１６のＭＯＳトランジスタと、同一の特性を有する第１７のＭＯＳトランジスタおよび第１８のＭＯＳトランジスタと、第１定電流回路とを含み、前記第１１のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、前記第１２のＭＯＳトランジスタは、ソースが前記第１１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第１３のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１１のＭＯＳトランジスタのゲートに接続され、前記第１４のＭＯＳトランジスタは、ソースが前記第１３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、前記第１５のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１３のＭＯＳトランジスタのゲートに接続され、前記第１６のＭＯＳトランジスタは、ソースが前記第１５のＭＯＳトランジスタのドレインおよび前記第１３のＭＯＳトランジスタのゲートに接続され、ドレインが前記第２の固定電位に接続され、前記第１７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、ゲートが前記第１５のＭＯＳトランジスタのゲートに接続され、前記第１８のＭＯＳトランジスタは、ソースが前記第１７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１定電流回路および自己のゲートに接続され、ゲートが前記第１２のＭＯＳトランジスタのゲートに接続され、前記第１１のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートが接続され、前記第１１のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートが接続され、前記第１６のＭＯＳトランジスタのゲートには、第１の制御電圧が入力され、前記第１４のＭＯＳトランジスタのゲートには、第２の制御電圧が入力されるものとする。これにより、第１の制御電圧をＶｃｏｎ１とし、第２の制御電圧をＶｃｏｎ２とし、Ｖｃｏｎ＝Ｖｃｏｎ２−Ｖｃｏｎ１とし、第１定電流回路の出力電流をＩｂとし、第１７のＭＯＳトランジスタおよび第１８のＭＯＳトランジスタの利得定数をＫ、閾値をＶｔｈとしたときに、Ｖｂ＝Ｉｂ／Ｋ＋Ｖｔｈとすると、第１のＭＯＳトランジスタのゲートにＶｂ＋Ｖｃｏｎの電位を与え、第２のＭＯＳトランジスタのゲートにＶｂ−Ｖｃｏｎの電位を与えることができる。
【０１５９】
ここで、第１定電流回路がＭＯＳトランジスタの利得定数に比例した定電流を出力することにする。これにより、温度が変動しても、可変利得増幅器の利得が変化しないようにすることができる。
【０１６０】
ここで、前記第１定電流回路は、同一特性を有する第１９のＭＯＳトランジスタ、第２０のＭＯＳトランジスタ、第２１のＭＯＳトランジスタおよび第２２のＭＯＳトランジスタと、第１電圧源と、前記第１電圧源と同一の電圧を与える第２電圧源と、第２定電流回路とを含み、前記第１９のＭＯＳトランジスタのソースと、前記第２０のＭＯＳトランジスタのソースと、前記第２１のＭＯＳトランジスタのソースと、前記第２２のＭＯＳトランジスタのソースとが接続され、当該接続点が、前記第２定電流回路に接続し、前記第１９のＭＯＳトランジスタのドレインと前記第２１のＭＯＳトランジスタのドレインとが接続され、前記第２０のＭＯＳトランジスタのドレインと前記第２２のＭＯＳトランジスタのドレインとが接続され、前記第１９のＭＯＳトランジスタのゲートは、第３の固定電位に接続され、前記第２２のＭＯＳトランジスタのゲートは、第４の固定電位に接続され、前記第２０のＭＯＳトランジスタのゲートは、前記第１電圧源を介して前記第３の固定電位に接続され、前記第２１のＭＯＳトランジスタのゲートは、前記第２電圧源を介して前記第４の固定電位に接続され、前記第１９のＭＯＳトランジスタのドレイン電流と前記第２１のＭＯＳトランジスタのドレイン電流の和と、前記第２０のＭＯＳトランジスタのドレイン電流と前記第２２のＭＯＳトランジスタのドレイン電流の和との差分電流を出力する。これにより、第１定電流回路から出力される差分電流が第１９、第２０、第２１、および第２２のＭＯＳトランジスタの利得定数に比例するので、温度が変動しても、可変利得増幅器の利得が変化しないようにすることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係わる可変利得増幅器の構成を示す図である。
【図２】 本発明の実施形態に係わる可変利得増幅器と従来の可変利得増幅器におけるＬｉｎｅａｒ ｉｎ ｄＢの範囲を示す図である。
【図３】 本発明の実施形態に係わる可変利得増幅器の構成を示す図である。
【図４】 制御回路の構成要素である定電流源Ｉｂｉａｓ２として用いる定電流回路の構成を示す図である。
【図５】 従来の可変利得増幅器の構成を示す図である。
【図６】 増幅回路１００の等価回路を示す図である。
【図７】 Ｖｃｏｎと、Ｉｄ１およびＩｄ２の関係を示す図である。
【符号の説明】
Ｚ１，Ｚ２ 負荷抵抗、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ１１，Ｍ１２，Ｍ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ５１，Ｍ５２，Ｍ５３，Ｍ５４，Ｍ５５，Ｍ５６，Ｍ５７，Ｍ５８，Ｍ７１，Ｍ７２，Ｍ７３，Ｍ７４ ＮチャネルＭＯＳトランジスタ、Ｍ２１，Ｍ２２，Ｍ４１，Ｍ４２，Ｍ６１，Ｍ６２，Ｍ８１，Ｍ８２ ＰチャネルＭＯＳトランジスタ、Ｉｂｉａｓ１，Ｉｂｉａｓ２，Ｉｂｉａｓ３，Ｉｂｉａｓ４ 定電流源、Ｖｐｓ１，Ｖｐｓ２ 電圧源、１００ 増幅回路 ２００，３００，４００ 制御回路。
Claims (4)
- ソースが第１の固定電位に接続され、同一特性を有する第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタを流れる電流と前記第２のＭＯＳトランジスタを流れる電流の比の平方根に比例した差動利得を有する増幅回路と、
前記第１のＭＯＳトランジスタのゲートに一定電圧に制御電圧が付加された電位を与え、前記第２のＭＯＳトランジスタのゲートに前記一定電圧から前記制御電圧が減算された電位を与える制御回路とを備え、
前記増幅回路は、さらに、同一の特性を有する第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタと、同一の特性を有する第５のＭＯＳトランジスタおよび第６のＭＯＳトランジスタと、同一の特性を有する第１の負荷および第２の負荷とを含み、
前記第３のＭＯＳトランジスタのドレインと前記第５のＭＯＳトランジスタのドレインとが接続され、当該接続点に第１の出力端子が接続され、
前記第４のＭＯＳトランジスタのドレインと前記第６のＭＯＳトランジスタのドレインとが接続され、当該接続点に第２の出力端子が接続され、
前記第３のＭＯＳトランジスタのソースと前記第４のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第２のＭＯＳトランジスタのドレインが接続され、
前記第５のＭＯＳトランジスタのソースと前記第６のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第１のＭＯＳトランジスタのドレインが接続され、
前記第１のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが第１の固定電位に接続され、
前記第２のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが前記第１の固定電位に接続され、
前記第３のＭＯＳトランジスタは、ゲートがドレインに接続され、
前記第４のＭＯＳトランジスタは、ゲートがドレインに接続され、
前記第６のＭＯＳトランジスタは、ゲートが第１の入力端子に接続され、
前記第５のＭＯＳトランジスタは、ゲートが第２の入力端子が接続され、
前記第１の負荷は、一方が第２の固定電位に接続され、他方が前記第１の出力端子に接続され、
前記第２の負荷は、一方が前記第２の固定電位に接続され、他方が前記第２の出力端子に接続され、
前記制御回路は、同一の特性を有する第７のＭＯＳトランジスタおよび第８のＭＯＳトランジスタと、同一の特性を有する第９のＭＯＳトランジスタと第１０のＭＯＳトランジスタと、第１定電流回路とを含み、
前記第７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、
前記第８のＭＯＳトランジスタは、ソースが前記第７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、
前記第９のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、
前記第１０のＭＯＳトランジスタは、ソースが前記第９のＭＯＳトランジスタのドレインに接続され、ドレインが自己のゲートおよび前記第１定電流回路に接続され、ゲートが前記第８のＭＯＳトランジスタのゲートに接続され、
前記第７のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートに接続され、
前記第７のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートに接続されるとともに、前記第９のＭＯＳトランジスタのゲート電圧に制御電圧が付加された電圧が入力される、可変利得増幅器。 - ソースが第１の固定電位に接続され、同一特性を有する第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタを流れる電流と前記第２のＭＯＳトランジスタを流れる電流の比の平方根に比例した差動 利得を有する増幅回路と、
前記第１のＭＯＳトランジスタのゲートに一定電圧に制御電圧が付加された電位を与え、前記第２のＭＯＳトランジスタのゲートに前記一定電圧から前記制御電圧が減算された電位を与える制御回路とを備え、
前記増幅回路は、さらに、同一の特性を有する第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタと、同一の特性を有する第５のＭＯＳトランジスタおよび第６のＭＯＳトランジスタと、同一の特性を有する第１の負荷および第２の負荷とを含み、
前記第３のＭＯＳトランジスタのドレインと前記第５のＭＯＳトランジスタのドレインとが接続され、当該接続点に第１の出力端子が接続され、
前記第４のＭＯＳトランジスタのドレインと前記第６のＭＯＳトランジスタのドレインとが接続され、当該接続点に第２の出力端子が接続され、
前記第３のＭＯＳトランジスタのソースと前記第４のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第２のＭＯＳトランジスタのドレインが接続され、
前記第５のＭＯＳトランジスタのソースと前記第６のＭＯＳトランジスタのソースとが接続され、当該接続点に前記第１のＭＯＳトランジスタのドレインが接続され、
前記第１のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが第１の固定電位に接続され、
前記第２のＭＯＳトランジスタは、ゲートが前記制御回路に接続され、ソースが前記第１の固定電位に接続され、
前記第３のＭＯＳトランジスタは、ゲートがドレインに接続され、
前記第４のＭＯＳトランジスタは、ゲートがドレインに接続され、
前記第６のＭＯＳトランジスタは、ゲートが第１の入力端子に接続され、
前記第５のＭＯＳトランジスタは、ゲートが第２の入力端子が接続され、
前記第１の負荷は、一方が第２の固定電位に接続され、他方が前記第１の出力端子に接続され、
前記第２の負荷は、一方が前記第２の固定電位に接続され、他方が前記第２の出力端子に接続され、
前記制御回路は、同一の特性を有する第１１のＭＯＳトランジスタおよび第１２のＭＯＳトランジスタと、同一の特性を有する第１３のＭＯＳトランジスタおよび第１４のＭＯＳトランジスタと、同一の特性を有する第１５のＭＯＳトランジスタと第１６のＭＯＳトランジスタと、同一の特性を有する第１７のＭＯＳトランジスタおよび第１８のＭＯＳトランジスタと、第１定電流回路とを含み、
前記第１１のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、
前記第１２のＭＯＳトランジスタは、ソースが前記第１１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、
前記第１３のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１１のＭＯＳトランジスタのゲートに接続され、
前記第１４のＭＯＳトランジスタは、ソースが前記第１３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の固定電位に接続され、
前記第１５のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが前記第１３のＭＯＳトランジスタのゲートに接続され、
前記第１６のＭＯＳトランジスタは、ソースが前記第１５のＭＯＳトランジスタのドレインおよび前記第１３のＭＯＳトランジスタのゲートに接続され、ドレインが前記第２の固定電位に接続され、
前記第１７のＭＯＳトランジスタは、ソースが前記第１の固定電位に接続され、ドレインが自己のゲートに接続され、ゲートが前記第１５のＭＯＳトランジスタのゲートに接続され、
前記第１８のＭＯＳトランジスタは、ソースが前記第１７のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１定電流回路および自己のゲートに接続され、ゲートが前記第１２のＭＯＳトランジスタのゲートに接続され、
前記第１１のＭＯＳトランジスタのドレインは、前記第２のＭＯＳトランジスタのゲートが接続され、
前記第１１のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのゲートが接続され、
前記第１６のＭＯＳトランジスタのゲートには、第１の制御電圧が入力され、前記第１４のＭＯＳトランジスタのゲートには、第２の制御電圧が入力される、可変利得増幅器。 - 前記第１定電流回路の電流値が、ＭＯＳトランジスタの利得定数に比例する、請求項１または請求項２記載の可変利得増幅器。
- 前記第１定電流回路は、同一特性を有する第１９のＭＯＳトランジスタ、第２０のＭＯＳトランジスタ、第２１のＭＯＳトランジスタおよび第２２のＭＯＳトランジスタと、第１電圧源と、前記第１電圧源と同一の電圧を与える第２電圧源と、第２定電流回路とを含み、
前記第１９のＭＯＳトランジスタのソースと、前記第２０のＭＯＳトランジスタのソースと、前記第２１のＭＯＳトランジスタのソースと、前記第２２のＭＯＳトランジスタのソースとが接続され、当該接続点が、前記第２定電流回路に接続し、
前記第１９のＭＯＳトランジスタのドレインと前記第２１のＭＯＳトランジスタのドレインとが接続され、
前記第２０のＭＯＳトランジスタのドレインと前記第２２のＭＯＳトランジスタのドレインとが接続され、
前記第１９のＭＯＳトランジスタのゲートは、第３の固定電位に接続され、
前記第２２のＭＯＳトランジスタのゲートは、第４の固定電位に接続され、
前記第２０のＭＯＳトランジスタのゲートは、前記第１電圧源を介して前記第３の固定電位に接続され、
前記第２１のＭＯＳトランジスタのゲートは、前記第２電圧源を介して前記第４の固定電位に接続され、
前記第１９のＭＯＳトランジスタのドレイン電流と前記第２１のＭＯＳトランジスタのドレイン電流の和と、前記第２０のＭＯＳトランジスタのドレイン電流と前記第２２のＭＯＳトランジスタのドレイン電流の和との差分電流を出力する、請求項３記載の可変利得増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264124A JP4040401B2 (ja) | 2002-09-10 | 2002-09-10 | 可変利得増幅器 |
| US10/383,568 US6791413B2 (en) | 2002-09-10 | 2003-03-10 | Variable gain amplifier with a gain exhibiting a linear in dB characteristic relative to a control voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264124A JP4040401B2 (ja) | 2002-09-10 | 2002-09-10 | 可変利得増幅器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004104491A JP2004104491A (ja) | 2004-04-02 |
| JP2004104491A5 JP2004104491A5 (ja) | 2005-11-04 |
| JP4040401B2 true JP4040401B2 (ja) | 2008-01-30 |
Family
ID=31986495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002264124A Expired - Fee Related JP4040401B2 (ja) | 2002-09-10 | 2002-09-10 | 可変利得増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6791413B2 (ja) |
| JP (1) | JP4040401B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200505157A (en) * | 2003-07-21 | 2005-02-01 | Realtek Semiconductor Corp | Linear-in-decibel variable gain amplifier |
| US7075368B2 (en) * | 2003-09-01 | 2006-07-11 | Realtek Semiconductor Corp. | Linear-in-decibel variable gain amplifier |
| US7078972B2 (en) * | 2003-10-01 | 2006-07-18 | Realtek Semiconductor Corp. | Linear decibel-scale variable gain amplifier |
| US7450915B1 (en) * | 2003-12-27 | 2008-11-11 | Sequoia Communications | Smart transmitter system |
| US7496338B1 (en) * | 2003-12-29 | 2009-02-24 | Sequoia Communications | Multi-segment gain control system |
| KR20060077818A (ko) * | 2004-12-31 | 2006-07-05 | 학교법인 포항공과대학교 | 비대칭 전력 구동을 이용한 전력 증폭 장치 |
| JP2006254158A (ja) * | 2005-03-11 | 2006-09-21 | New Japan Radio Co Ltd | 利得可変増幅器 |
| EP1902520A2 (en) * | 2005-07-04 | 2008-03-26 | Nxp B.V. | Device comprising a feedback-less gain controlled amplifier |
| KR100732068B1 (ko) * | 2006-06-30 | 2007-06-27 | (주)에프씨아이 | 지수적인 선형성을 갖는 가변 이득 증폭기 |
| US7741909B2 (en) | 2008-04-14 | 2010-06-22 | Mediatek Singapore Pte Ltd | Linear-in-dB variable gain amplifier |
| US10236851B2 (en) * | 2016-11-17 | 2019-03-19 | Mediatek Inc. | Wide bandwidth variable gain amplifier and exponential function generator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174576A (ja) * | 1998-12-08 | 2000-06-23 | Fujitsu Ltd | 可変利得増幅器 |
| JP2001274641A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 差動増幅器及びこれを用いたフィルタ回路 |
| US6566951B1 (en) * | 2001-10-25 | 2003-05-20 | Lsi Logic Corporation | Low voltage variable gain amplifier having constant common mode DC output |
-
2002
- 2002-09-10 JP JP2002264124A patent/JP4040401B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-10 US US10/383,568 patent/US6791413B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004104491A (ja) | 2004-04-02 |
| US6791413B2 (en) | 2004-09-14 |
| US20040046608A1 (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chaisricharoen et al. | CMOS CCCII: Structures, characteristics, and considerations | |
| JP4040401B2 (ja) | 可変利得増幅器 | |
| Kulej | 0.5‐V bulk‐driven OTA and its applications | |
| JP2011155488A (ja) | 差動入力段回路、差動入力段回路を備えた演算増幅器及び電圧レギュレータ回路 | |
| Esparza-Alfaro et al. | Highly linear micropower class AB current mirrors using Quasi-Floating Gate transistors | |
| WO2010004732A1 (ja) | Ｍｏｓトランジスタ抵抗器、フィルタおよび集積回路 | |
| JPWO2008050375A1 (ja) | バイアス回路 | |
| US5926060A (en) | Mirror model for designing a continuous-time filter with reduced filter noise | |
| JPH0758872B2 (ja) | 電力増幅回路 | |
| JPH0235485B2 (ja) | ||
| JP6132881B2 (ja) | 電圧可変利得増幅回路及び差動入力電圧の増幅方法 | |
| CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
| JPH06283944A (ja) | 電圧電流変換回路 | |
| US9024682B2 (en) | Proportional-to-supply analog current generator | |
| JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
| Fiegna | The effects of scaling on the performance of small-signal MOS amplifiers | |
| Raj et al. | A low power OTA for biomedical applications | |
| Guoyi et al. | A novel current reference based on subthreshold MOSFETs with high PSRR | |
| JPH10283040A (ja) | 電圧分圧回路、差動増幅回路および半導体集積回路装置 | |
| JP2927803B2 (ja) | 定電圧発生回路 | |
| JP5071467B2 (ja) | 電流電圧変換回路、光学機器、及び光学ドライブ装置 | |
| Barthélemy et al. | Two-stage unbuffered CFOA based non-inverting resistive-feedback amplifier: a study based on the description of the operational transconductance conveyor (OTC) | |
| JP3580409B2 (ja) | オフセット調整回路 | |
| Liu | A 70dB Gain Low-Power Band-Pass Amplifier for Bio-Signals Sensing Applications | |
| JP5199222B2 (ja) | 演算増幅器および演算増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050812 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |