KR100450755B1 - 고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기 - Google Patents

Abstract

고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기가 개시된다. 상기 과제를 이루기 위해, NMOS 트랜지스터와 PMOS 트랜지스터가 조합되며, 입력신호가 NMOS 트랜지스터 및 PMOS 트랜지스터로 동시에 입력되는 제1 및 제2입력단 및 제1 및 제2입력단을 통해 입력된 입력신호가 NMOS 트랜지스터 및 PMOS 트랜지스터의 컨덕턴스에 비례하는 이득으로 증폭하여 출력하는 제1 및 제2출력단을 구비하는 것을 특징으로 하며, 입력단이 NMOS 트랜지스터와 PMOS 트랜지스터로 구성됨으로써, 전류의 증가 없이 즉, 저전력으로 선형성을 유지하면서 고이득의 증폭기를 구현할 수 있다.

Description

고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기{Transconductor amplifier with wide linear range and high gain}

본 발명은 트랜스컨덕터 증폭기에 관한 것으로, 특히, 저전력으로 고선형 및고이득 특성을 갖는 CMOS 트랜스컨덕터 증폭기에 관한 것이다.

트랜스컨덕터 증폭기를 이용한 아날로그회로의 응용분야는 능동필터, 가변이득 증폭기, 발진기 등 매우 다양하다. Gm-C 능동필터(트랜스컨덕터 증폭기와 커패시터로 구성한 능동필터)의 경우 통과대역 주파수 fp는 트랜스컨덕터 증폭기의 이득 Gm과 커패시터 값 C의 비율인 Gm/C에 비례하기 때문에 광대역 필터 설계를 위해서는 Gm을 증가시키거나 C를 줄여야 한다. C를 감소시키는 경우 증가된 대역에 비례하게 필터의 열잡음을 증가시키는 결과를 초래하기 때문에 같은 성능의 필터를 설계하기 위해서는 Gm값을 증가시켜야 한다. 동일한 선형성을 유지하면서 트랜스컨덕터 증폭기의 이득 Gm을 증가시키려면 전류를 증가시켜야 하므로 결국 필터의 대역폭에 비례해서 전류소모가 증가한다.

도 1은 종래의 CMOS 트랜스컨덕터 증폭기를 나타내는 회로도이다.

도 1을 참조하여, 트랜스컨덕터 증폭기의 이득을 결정하는 입력 단의 NMOS(mn1, mn2)는 선형영역에서 동작하며 NMOS mn1 및 mn2의 컨덕턴스 Gm은 드레인 전압에 비례한다. 한편, 도 1에 도시된 회로의 구조에서 NMOS mn1 및 mn2의 드레인 전압은 vctrl과 같아지며, 따라서, 트랜스컨덕터 증폭기의 이득은 vctrl에 의해서 변한다. 이처럼, 도 1에 도시된 트랜스컨덕터 증폭기는 입력 단의 NMOS 트랜지스터의 드레인 전압을 가변시킴으로써 튜닝이 가능하다.

그러나, 종래의 CMOS 트랜지스터를 이용한 트랜스컨덕터 증폭기는 대부분 입력 단이 NMOS 또는 PMOS로만 구성되어 있어 넓은 영역에서 선형성을 얻기가 어렵다.

최근 멀티미디어 통신기술의 발전으로 인해 신호의 대역폭이 넓어지고 있기 때문에 시스템에서 요구하는 필터의 대역폭도 계속해서 증가하고 있다. 또한 휴대용 시스템을 위한 저전력 설계도 필수적이기 때문에 저전력이면서 고선형 및 고이득을 갖는 트랜스컨덕터 증폭기의 설계기술을 필요로 한다.

본 발명이 이루고자 하는 기술적 과제는 저전력이면서 고선형 및 고이득 특성을 갖는 트랜스컨덕터 증폭기를 제공하는 데 있다.

도 1은 종래의 CMOS 트랜스컨덕터 증폭기를 나타내는 회로도이다.

도 2는 도 1에 도시된 회로의 입력단에 이용된 NMOS 트랜지스터의 동작을 설명하기 위한 도면이다.

도 3은 종래의 CMOS 트랜스컨덕터 증폭기의 다른 예를 나타내는 회로도이다.

도 4는 본 발명에 따른 트랜스컨덕터 증폭기의 일실시예를 나타내는 회로도이다.

도 5는 공통모드 피드백회로의 구성의 일실시예를 보여주는 블록도이다.

도 6은 도 1에 도시된 트랜스컨덕터 증폭기와 도 4에 도시된 본 발명에 따른 트랜스컨덕터 증폭기의 이득 특성을 비교한 그래프이다.

도 7은 도 4에 도시된 본 발명에 따른 증폭기를 이용한 Gm-C 능동 필터의 일실시예의 회로도이다.

상기 과제를 이루기 위해, NMOS 트랜지스터와 PMOS 트랜지스터가 조합되며, 입력신호가 NMOS 트랜지스터 및 PMOS 트랜지스터로 동시에 입력되는 제1 및 제2입력단 및 제1 및 제2입력단을 통해 입력된 입력신호가 NMOS 트랜지스터 및 PMOS 트랜지스터의 컨덕턴스에 비례하는 이득으로 증폭하여 출력하는 제1 및 제2출력단을 구비하는 것이 바람직하다.

상기 과제를 이루기 위해, 제1입력신호 및 제1입력신호와 상보적인 제2입력신호와 각각 연결되는 게이트 및 접지전원과 연결되는 소오스를 구비하는 제1NMOS 트랜지스터쌍, 제1입력신호 및 제2입력신호와 각각 연결되는 게이트 및 전원전압과 연결되는 소오스를 구비하는 제1PMOS 트랜지스터쌍, 전원전압과 연결되는 소오스, 제1NMOS 트랜지스터쌍의 드레인과 연결되는 드레인 및 제1제어전압과 연결되는 게이트를 구비하는 제2PMOS 트랜지스터쌍 및 제2PMOS 트랜지스터쌍의 드레인과 연결되는 소오스, 제2제어전압과 연결되는 게이트 및 제1NMOS 트랜지스터쌍의 드레인과연결되는 드레인을 구비하며, 드레인으로 제1NMOS 트랜지스터쌍 및 제1PMOS 트랜지스터쌍의 트랜스컨덕터에 상응하여 제1입력신호 및 제2입력신호가 증폭된 제1 및 제2출력신호를 각각 출력하는 제3PMOS 트랜지스터쌍을 구비하는 것이 바람직하다.

이하, 본 발명에 따른 저전력, 고선형 및 고이득 특성을 갖는 트랜스컨덕터 증폭기를 첨부된 도면들을 참조하여 다음과 같이 설명한다.

본 발명에 따른 트랜스컨덕터 증폭기는 도 1에 도시된 트랜스증폭기를 기본으로 한다. 본 발명에 따른 트랜스컨덕터 증폭기의 설명에 앞서, 도 1에 도시된 트랜스증폭기를 다음과 같이 상세히 설명한다.

전술된 바와 같이, 도 1에 도시된 트랜스컨덕터 증폭기의 입력 단인 mn1, mn2는 선형영역에서 동작을 하며 mn1과 mn2의 gm은 트랜스컨덕터 증폭기의 이득이 된다. 출력 outp와 outn의 공통모드 전압(common-mode voltage)을 제어하기 위해서 opa3과 mp1, mp2는 공통모드 피드백(common-mode feedback) 회로를 구성하고 있으며 출력 임피던스를 크게 하기 위해 mp3, mp4를 mp1, mp2에 연결하여 캐스코드(cascode) 구성을 하였다.

도 2는 도 1에 도시된 회로의 입력단에 이용된 NMOS 트랜지스터의 동작을 설명하기 위한 도면이다.

도 2를 참조하여, 게이트 전압을 Vg, 드레인 전압을 Vd, 소스 전압을 Vs, 드레인과 소스에 흐르는 전류를 Ids라 명시하였다. Vg와 Vs의 차 전압을 Vgs라 하고 Vd와 Vs의 차 전압을 Vds라 할 때 선형영역에서의 동작은 다음 수학식 1과 같다.

또한, NMOS 트랜지스터의 gm은 다음 수학식 2와 같이 Vds에 비례하게 변한다.

수학식 1 및 2에서 mu _n C_ox 는 공정에 의해 결정되는 값이며, W는 NMOS의 채널 폭, L은 채널 길이로 W 및 L은 설계 변수이다.

수학식 2를 이용하여 도 1에 도시된 회로의 동작을 다시 살펴보자. 전술한 바와 같이, 도 1의 mn1, mn2는 선형영역에서 동작하며 회로의 이득은 mn1, mn2의 gm에 의해 결정된다. opa1과 opa2는 mn1, mn2의 드레인 전압을 제어하여 트랜스컨덕터 증폭기의 이득을 조절하는 기능을 하며, 수학식 1에서 알 수 있듯이 Ids는 Vgs에 대해 일차 함수이므로 mn1, mn2를 선형영역에서 동작시키는 범위에서 선형특성이 매우 좋다.

한편, 도 2의 회로에서 출력 단이 캐스코드 구조이기는 하지만 입력 단 mn1, mn2가 선형영역에서 동작을 하기 때문에 큰 출력 저항을 얻을 수가 없다. 따라서, 도 3에 도시된 바와 같이 도 1에 도시된 회로에서 mn5, mn6을 캐스코드 구조로 구성함으로써 높은 출력 저항을 얻을 수 있다.

도 4는 본 발명에 따른 트랜스컨덕터 증폭기의 일실시예를 나타내는 회로도이며, 도 3에 도시된 회로를 기본으로 한다.

도 4를 참조하여, 입력단에 NMOS 트랜지스터(mn1,mn2)와 PMOS 트랜지스터(mp1,mp2)를 동시에 구성하여, 입력신호 inp는 트랜지스터 mn1과 mp1에 동시에 입력되고, 입력신호 inn은 트랜지스터 mn2와 mp2에 동시에 입력된다. 이처럼, 입력단을 NMOS 트랜지스터 mn1,mn2와 PMOS 트랜지스터 mp1,mp2로 함께 구성되므로, 전류의 증가 없이 선형성을 유지하면서 고이득을 얻을 수 있다.

한편, 입력 단의 트랜지스터들 mn1, mn2, mp1, mp2은 선형영역에서 동작하며 튜닝 전압(vtune)은 트랜지스터 mn1, mn2의 드레인 전압을 제어하고 이로 인한 전류의 변화로 mp1, mp2의 드레인 전압도 변한다. 따라서, 튜닝 전압(vtune)에 의해 이득을 조절하는 가변이득 트랜스컨덕터 증폭기를 구현할 수 있게 된다.

한편, 출력 노드인 outp, outn의 공통모드 전압은 도 5를 참조하여 후술되는 바와 같이 공통모드 피드백회로가 구성되어 제어전압 vcmfb1과 vcmfb2에 의해 제어된다.

한편, 도 4에 도시된 트랜스컨덕터 증폭기의 이득은 다음 수학식 3과 같다.

수학식 3에서 gm(mn1)은 mn1(또는 mn2)의 컨덕턴스이고 gm(mp1)은 mp1(또는 mp2)의 컨덕턴스이다. 또한, Vdsn은 mn1(또는 mn2)의 드레인과 소스사이의 전압, Vdsp는 mp1(또는 mp2)의 드레인과 소스사이의 전압이다. mu _n C_ox 와 mu _p C_ox는 공정에 의해서 결정되는 값이며 Wn은 NMOS의 채널 폭, Ln은 NMOS의 채널 길이, Wp은 PMOS의 채널 폭, Lp은 PMOS의 채널 길이로 채널 폭과 길이는 설계 변수이다. 수학식 3을 참조하면, 종래의 트랜스컨덕터 증폭기와 대비하여 gm(mp1) 만큼 즉,만큼 이득이 증가함을 보인다.

결과적으로, 본 발명에 따른 트랜스컨덕터 증폭기는 입력단을 NMOS 트랜지스터와 PMOS 트랜지스터를 함께 구성함으로써, 전류의 증가 없이 선형성을 유지하면서 고이득을 얻을 수 있다. 또한, 튜닝 전압(vtune)에 의해 이득을 조절하는 가변이득 트랜스컨덕터 증폭기를 구현할 수 있다.

도 5는 공통모드 피드백회로의 구성의 일실시예를 보여주는 블록도로서, 도 6에서 OTA1은 도 5에 도시된 트랜스컨덕터 증폭기이며 opa1은 공통모드피드백회로를 구성하는 전압 증폭기이다.

도 6은 도 1에 도시된 트랜스컨덕터 증폭기와 도 4에 도시된 본 발명에 따른 트랜스컨덕터 증폭기의 이득 특성을 비교한 그래프로서, 실선은 본 발명에 따른 트랜스컨덕터 증폭기의 이득 특성 곡선이며, 점선은 종래기술에 따른 트랜스컨덕터 증폭기의 이득 특성 곡선이다. 본 발명 및 종래기술에 따른 트랜스컨덕터 증폭기는 전류특성 및 선형영역이 같다고 가정할 경우, 도 7에 도시된 바와 같이, 본 발명에 따른 트랜스컨덕터 증폭기의 이득이 67% 가량의 고이득을 얻는다는 것을 보여준다. 이는 본 발명에 따른 트랜스컨덕터 증폭기가 종래기술에 따른 트랜스컨덕터 증폭기에 비해 전력소모를 40% 정도 감소시킨 것과 같은 결과이다. 따라서, 본 발명에 따른 트랜스컨덕터 증폭기는 Gm-C 필터, 가변이득 증폭기 등의 저전력 설계에 유리하게 이용될 수 있다. 또한, 점점 더 광대역 필터를 요구하는 통신 시스템에 적용하기에 매우 유용하다.

도 7은 도 4에 도시된 본 발명에 따른 증폭기를 이용한 Gm-C 능동 필터의 일실시예의 회로도로서, OTA1, OTA2, OTA3, OTA4, OTA5, OTA6, OTA7은 도 4에 도시된 것과 같은 트랜스컨덕터 증폭기이다. 도 7에 도시된 바와 같이 도 4에 도시된 트랜스컨덕터 증폭기는 Gm-C 필터를 구성하는 핵심 블록이며 필터의 통과대역 주파수, 선형성 등을 결정한다. 따라서, 트랜스컨덕터 증폭기의 저전력, 고선형, 고이득 특성은 매우 중요하다. 또한 도 4에 도시된 트랜스컨덕터 증폭기가 Gm-C 필터에 적용되는 경우 공정, 전원전압, 온도 등의 특성에 의해서 트랜스컨덕터 증폭기의 이득과 커패시터 값이 변하기 때문에 필터의 주파수 특성이 변하게 되므로 주파수 튜닝을 가능하게 하기 위한 가변이득 특성이 매우 중요하다. 이러한 트랜스컨덕터 증폭기의 가변이득 특성은 가변이득 증폭기에서도 응용할 수 있다.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이, 본 발명에 따른 고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기에 따르면, 입력단이 NMOS 트랜지스터와 PMOS 트랜지스터로 구성됨으로써, 전류의 증가 없이 즉, 저전력으로 선형성을 유지하면서 고이득의 증폭기를 구현할 수 있다.

Claims (9)

1. NMOS 트랜지스터 및 PMOS 트랜지스터가 조합되어 선형영역에서 동작하며, 입력신호가 상기 NMOS 트랜지스터 및 상기 PMOS 트랜지스터로 동시에 입력되는 제1 및 제2입력단;

   상기 제1 및 제2입력단을 통해 입력된 입력신호가 상기 NMOS 트랜지스터 및 상기 PMOS 트랜지스터의 컨덕턴스에 비례하는 이득으로 증폭하여 출력하는 제1 및 제2출력단; 및

   상기 제1 및 제2입력단과 상기 제1 및 제2출력단 사이에 트랜지스터 쌍을 캐스코드로 연결하여 출력저항을 증가시키는 트랜지스터쌍;을 포함하는 것을 특징으로 하는 트랜지스터 증폭기.
2. 삭제
3. 제1항에 있어서,

   상기 입력신호는 상기 NMOS 트랜지스터와 상기 PMOS 트랜지스터의 컨덕턴스 합에 비례하는 이득으로 증폭되는 것을 특징으로 하는 트랜스컨덕터 증폭기.
4. 제1항에 있어서,

   상기 제1 및 제2출력단의 출력신호를 전압 증폭하여 제1 및 제2제어전압을 출력하는 전압증폭기를 더 구비하고,

   상기 전압증폭기에서 출력되는 제1 및 제2제어전압에 의해 상기 제1 및 제2출력단의 공통모드 전압을 제어하는 것을 특징으로 하는 트랜스컨덕터 증폭기.
5. 제1항에 있어서,

   상기 NMOS 트랜지스터 또는 상기 PMOS 트랜지스터의 드레인전압을 제어하여 상기 이득을 조절하는 것을 특징으로 하는 트랜스컨덕터 증폭기.
6. 제1입력신호 및 상기 제1입력신호와 상보적인 제2입력신호와 각각 연결되는 게이트 및 접지전원과 연결되는 소오스를 구비하며 선형영역에서 동작하는 제1NMOS 트랜지스터쌍;

   상기 제1입력신호 및 상기 제2입력신호와 각각 연결되는 게이트 및 전원전압과 연결되는 소오스를 구비하며 선형영역에서 동작하는 제1PMOS 트랜지스터쌍;

   상기 전원전압과 연결되는 소오스, 상기 제1NMOS 트랜지스터쌍의 드레인과 연결되는 드레인 및 제1제어전압과 연결되는 게이트를 구비하는 제2PMOS 트랜지스터쌍;

   상기 제2PMOS 트랜지스터쌍의 드레인과 연결되는 소오스, 제2제어전압과 연결되는 게이트 및 상기 제1NMOS 트랜지스터쌍의 드레인과 연결되는 드레인을 구비하며, 상기 드레인으로 상기 제1NMOS 트랜지스터쌍 및 상기 제1PMOS 트랜지스터쌍의 트랜스컨덕터에 상응하여 상기 제1입력신호 및 상기 제2입력신호가 증폭된 제1 및 제2출력신호를 각각 출력하는 제3PMOS 트랜지스터쌍; 및

   제1NMOS 트랜지스터쌍과 상기 제3PMOS 트랜지스터쌍의 드레인사이에 적어도 하나 이상의 NMOS 트랜지스터쌍을 캐스코드로 연결하여 출력저항을 증가하는 제3트랜지스터쌍;을 포함하는 것을 특징으로 하는 트랜스컨덕터 증폭기.
7. 제6항에 있어서,

   상기 제1 및 제2출력신호를 입력하여 전압증폭하고, 전압증폭된 신호를 상기 제1 및 상기 제2제어전압으로서 출력하는 전압증폭기를 더 구비하는 것을 특징으로 하는 트랜스컨덕터 증폭기.
8. 삭제
9. 제7항에 있어서, 상기 캐스코드 연결된 NMOS 트랜지스터의 게이트전압을 제어하여 이득을 조절하는 것을 특징으로 하는 트랜스컨덕터 증폭기.