CN103246308B - 多输入低压降稳压器 - Google Patents

多输入低压降稳压器 Download PDF

Info

Publication number
CN103246308B
CN103246308B CN201310114493.7A CN201310114493A CN103246308B CN 103246308 B CN103246308 B CN 103246308B CN 201310114493 A CN201310114493 A CN 201310114493A CN 103246308 B CN103246308 B CN 103246308B
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
semiconductor transistor
couple
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310114493.7A
Other languages
English (en)
Other versions
CN103246308A (zh
Inventor
张延安
张益豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN103246308A publication Critical patent/CN103246308A/zh
Application granted granted Critical
Publication of CN103246308B publication Critical patent/CN103246308B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current

Abstract

本发明提供一种多输入低压降稳压器，包含：一放大器、一第一金属氧化物半导体晶体管及一电阻。该放大器具有多个第一输入端、一第二输入端，以及一输出端，其中该多个第一输入端中的每一第一输入端用以接收一内部电压；该第一金属氧化物半导体晶体管具有一第一端，用以接收一第一电压，一第二端，耦接该放大器的输出端，以及一第三端，耦接该放大器的第二输入端；该电阻具有一第一端，耦接于该第一金属氧化物半导体晶体管的第三端，以及一第二端，用以接收一第二电压；该第一金属氧化物半导体晶体管的第三端另用以耦接于一监控衬垫，且该监控衬垫用以输出该内部电压。

Description

多输入低压降稳压器
技术领域
本发明涉及一种多输入低压降稳压器，尤其是涉及一种利用具有多个第一输入端的放大器和一个监控衬垫监控集成电路内的多个内部电压的多输入低压降稳压器。
背景技术
在现有技术中，设计者为了要量测集成电路内的一内部电压，设计者必须利用一个运算放大器与一个衬垫以量测集成电路内的内部电压。
然而，因为设计者可能会量测集成电路内的多个内部电压，所以集成电路将包含多个相对应的运算放大器与多个相对应的衬垫。如此，多个运算放大器与多个衬垫将会大幅增加集成电路的芯片面积。
发明内容
本发明的一实施例提供一种多输入低压降稳压器。该多输入低压降稳压器包含一放大器、一第一金属氧化物半导体晶体管以及一电阻。该放大器具有多个第一输入端、一第二输入端，以及一输出端，其中该多个第一输入端中的每一第一输入端用以接收一内部电压；该第一金属氧化物半导体晶体管具有一第一端，用以接收一第一电压，一第二端，耦接该放大器的输出端，以及一第三端，耦接该放大器的第二输入端；该电阻具有一第一端，耦接于该第一金属氧化物半导体晶体管的第三端，以及一第二端，用以接收一第二电压；该第一金属氧化物半导体晶体管的第三端另用以耦接于一监控衬垫，且该监控衬垫用以输出该内部电压。
本发明的另一实施例提供一种多输入低压降稳压器。该多输入低压降稳压器包含一放大器、一第一金属氧化物半导体晶体管以及一电阻。该放大器具有多个第一输入端，多个第一致能输入端，一第二输入端，一第二致能输入端，以及一输出端，其中该多个第一输入端中的每一第一输入端用以接收一内部电压；该第一金属氧化物半导体晶体管具有一第一端，用以接收一第一电压，一第二端，耦接该放大器的输出端，以及一第三端，耦接该放大器的第二输入端；该电阻具有一第一端，耦接于该第一金属氧化物半导体晶体管的第三端，以及一第二端，用以接收一第二电压；该第一金属氧化物半导体晶体管的第三端另用以耦接于一监控衬垫，且该监控衬垫用以输出该内部电压。
本发明提供一种多输入低压降稳压器。该多输入低压降稳压器利用一具有多个第一输入端的放大器和一监控衬垫监控一集成电路内的多个内部电压。如此，相较于现有技术，因为本发明利用该放大器和该监控衬垫监控该集成电路内的多个内部电压，所以本发明可大幅减少该集成电路的芯片面积。
附图说明
图1为本发明的一实施例说明一种多输入低压降稳压器的示意图；
图2为本发明的另一实施例说明一种多输入低压降稳压器的示意图；
图3为本发明的另一实施例说明一种多输入低压降稳压器的示意图；
图4为本发明的另一实施例说明一种多输入低压降稳压器的示意图。
附图标记
100、200、300、400：多输入低压降稳压器
102、202、302、402：放大器
104、204、304、404：第一金属氧化物半导体晶体管
106：电阻      108：监控衬垫
110、210、310、410：第二金属氧化物半导体晶体管
112、312：或门      212、412：或非门
1022、2022、3022、4022：电流源
1024、20281-2028M、3024、40281-4028M：第一P型金属氧化物半导体晶体管
1026、2030、3026、4030：第二P型金属氧化物半导体晶体管
10281-1028M、2024、30281-3028M、4024：第一N型金属氧化物半导体晶体管
1030、2026、3030、4026：第二N型金属氧化物半导体晶体管
30291-3029M：第一致能N型金属氧化物半导体晶体管
3031：第二致能N型金属氧化物半导体晶体管
40291-4029M：第一致能P型金属氧化物半导体晶体管
4031：第二致能P型金属氧化物半导体晶体管
A、B：节点      EMVINT1-EMVINTM：内部致能信号
V1：第一电压      V2：第二电压
VINT1-VINTM：内部电压
具体实施方式
请参照图1，图1为本发明的一实施例说明一种多输入低压降稳压器100的示意图。多输入低压降稳压器100包含一放大器102、一第一金属氧化物半导体晶体管104及一电阻106，其中第一金属氧化物半导体晶体管104是一P型金属氧化物半导体晶体管。如图1所示，放大器102包含一电流源1022、一第一P型金属氧化物半导体晶体管1024、一第二P型金属氧化物半导体晶体管1026、M个第一N型金属氧化物半导体晶体管10281-1028M及一第二N型金属氧化物半导体晶体管1030，其中M是一正整数。第一金属氧化物半导体晶体管104具有一第一端，用以接收一第一电压V1，一第二端，耦接第一P型金属氧化物半导体晶体管1024的第三端，以及一第三端，耦接第二N型金属氧化物半导体晶体管1030的第二端，其中第一电压V1是一高电压。电阻106具有一第一端，耦接于第一金属氧化物半导体晶体管104的第三端，以及一第二端，用以接收一第二电压V2，其中第二电压V2是一低电压。另外，第一金属氧化物半导体晶体管104的第三端另用以耦接于一监控衬垫108，且监控衬垫108用以输出一内部电压。因此，一使用者即可通过监控衬垫108量测监控衬垫108所输出的内部电压。
如图1所示，电流源1022具有一第一端、一控制端，以及一第三端，用以接收第二电压V2；第一P型金属氧化物半导体晶体管1024具有一第一端，用以接收第一电压V1，一第二端，以及一第三端，耦接第一金属氧化物半导体晶体管104的第二端，其中第一P型金属氧化物半导体晶体管1024的第三端作为放大器102的输出端；第二P型金属氧化物半导体晶体管1026具有一第一端，用以接收第一电压V1，一第二端，耦接第一P型金属氧化物半导体晶体管1024的第二端，以及一第三端，耦接第二P型金属氧化物半导体晶体管1026的第二端；第一N型金属氧化物半导体晶体管10281-1028M中的每一第一N型金属氧化物半导体晶体管具有一第一端，耦接第一P型金属氧化物半导体晶体管1024的第三端，一第二端，作为放大器102的M个第一输入端中的一第一输入端，用以接收一内部电压，以及一第三端，耦接电流源1022的第一端。例如，第一N型金属氧化物半导体晶体管10281具有一第一端，耦接第一P型金属氧化物半导体晶体管1024的第三端，一第二端，作为放大器102的M个第一输入端中的一第一输入端，用以接收一内部电压VINT1，以及一第三端，耦接电流源1022的第一端，其中内部电压VINT1经过处理而介于第一电压V1与第二电压V2之间。第二N型金属氧化物半导体晶体管1030具有一第一端，耦接第二P型金属氧化物半导体晶体管1026的第三端，一第二端，耦接第一金属氧化物半导体晶体管104的第三端，用以作为放大器102的第二输入端，以及一第三端，耦接电流源1022的第一端。
如图1所示，多输入低压降稳压器100另包含一第二金属氧化物半导体晶体管110和一或门112，其中第二金属氧化物半导体晶体管110是一P型金属氧化物半导体晶体管。第二金属氧化物半导体晶体管110具有一第一端，用以接收第一电压V1，一第二端，耦接电流源1022的控制端，以及一第三端，耦接第一金属氧化物半导体晶体管104的第二端；或门112具有M个致能输入端，以及一输出端，耦接第二金属氧化物半导体晶体管110的第二端，其中M个致能输入端中的每一致能输入端用以接收一相对应的内部致能信号。
如图1所示，当或门112的M个致能输入端所接收的内部致能信号都为低电位时，或门112的输出端的电位是一低电位，导致第二金属氧化物半导体晶体管110开启，电流源1022关闭，且一节点A的电位等于第一电压V1(高电位)。因为节点A的电位等于第一电压V1，所以第一金属氧化物半导体晶体管104关闭；因为电流源1022关闭，所以放大器102禁能。如此，因为第一金属氧化物半导体晶体管104关闭且放大器102禁能，所以监控衬垫108的电位是浮动的(floating)。亦即监控衬垫108不会输出内部电压VINT1-VINTM的任何一个内部电压，其中内部电压VINT1-VINTM经过处理而介于第一电压V1与第二电压V2之间。
如图1所示，当或门112的M个致能输入端所接收的内部致能信号中有一个内部致能信号(例如EMVINT1)为高电位(此时对应内部致能信号EMVINT1的第一N型金属氧化物半导体晶体管10281的第二端接收内部电压VINT1)时，或门112的输出端的电位是一高电位，导致第二金属氧化物半导体晶体管110关闭，电流源1022开启(放大器102致能)，且节点A的电位(介于第一电压V1与第二电压V2之间)等于第一P型金属氧化物半导体晶体管1024的第三端的电位(亦即放大器102的输出端的电位)。因为节点A的电位等于第一P型金属氧化物半导体晶体管1024的第三端的电位，所以第一金属氧化物半导体晶体管104开启；因为电流源1022开启，所以放大器102致能。如此，因为第一金属氧化物半导体晶体管104开启且放大器102致能，所以第二N型金属氧化物半导体晶体管1030的第二端的电位等于第一N型金属氧化物半导体晶体管10281的第二端的电位(内部电压VINT1)，亦即监控衬垫108的电位是等于内部电压VINT1。因此，监控衬垫108可输出内部电压VINT1。
请参照图2，图2为本发明的另一实施例说明一种多输入低压降稳压器200的示意图。多输入低压降稳压器200包含一放大器202、一第一金属氧化物半导体晶体管204及一电阻106，其中第一金属氧化物半导体晶体管204是一N型金属氧化物半导体晶体管。如图2所示，放大器202包含一电流源2022、一第一N型金属氧化物半导体晶体管2024、一第二N型金属氧化物半导体晶体管2026、M个第一P型金属氧化物半导体晶体管20281-2028M及一第二P型金属氧化物半导体晶体管2030，其中M是一正整数。第一金属氧化物半导体晶体管204具有一第一端，用以接收一第一电压V1，一第二端，耦接第一N型金属氧化物半导体晶体管2024的第三端，以及一第三端，耦接第二P型金属氧化物半导体晶体管2030的第二端，其中第一电压V1是一低电压。电阻106具有一第一端，耦接于第一金属氧化物半导体晶体管204的第三端，以及一第二端，用以接收一第二电压V2，其中第二电压V2是一高电压。另外，第一金属氧化物半导体晶体管204的第三端另用以耦接于一监控衬垫108，其中监控衬垫108的功能，在此不再赘述。
如图2所示，电流源2022具有一第一端、一控制端，以及一第三端，用以接收第二电压V2；第一N型金属氧化物半导体晶体管2024具有一第一端，用以接收第一电压V1，一第二端，以及一第三端，耦接第一金属氧化物半导体晶体管204的第二端，其中第一N型金属氧化物半导体晶体管2024的第三端作为放大器202的输出端；第二N型金属氧化物半导体晶体管2026具有一第一端，用以接收第一电压V1，一第二端，耦接第一N型金属氧化物半导体晶体管2024的第二端，以及一第三端，耦接第二N型金属氧化物半导体晶体管2026的第二端；第一P型金属氧化物半导体晶体管20281-2028M中的每一第一P型金属氧化物半导体晶体管具有一第一端，耦接第一N型金属氧化物半导体晶体管2024的第三端，一第二端，作为放大器202的M个第一输入端中的一第一输入端，用以接收一内部电压，以及一第三端，耦接电流源2022的第一端。例如，第一P型金属氧化物半导体晶体管20281具有一第一端，耦接第一N型金属氧化物半导体晶体管2024的第三端，一第二端，作为放大器202的M个第一输入端中的一第一输入端，用以接收一内部电压VINT1，以及一第三端，耦接电流源2022的第一端，其中内部电压VINT1经过处理而介于第一电压V1与第二电压V2之间。第二P型金属氧化物半导体晶体管2030具有一第一端，耦接第二N型金属氧化物半导体晶体管2026的第三端，一第二端，耦接第一金属氧化物半导体晶体管204的第三端，用以作为放大器202的第二输入端，以及一第三端，耦接电流源2022的第一端。
如图2所示，多输入低压降稳压器200另包含一第二金属氧化物半导体晶体管210和一或非门212，其中第二金属氧化物半导体晶体管210是一N型金属氧化物半导体晶体管。第二金属氧化物半导体晶体管210具有一第一端，用以接收第一电压V1，一第二端，耦接电流源2022的控制端，以及一第三端，耦接第一金属氧化物半导体晶体管204的第二端；或非门212具有M个致能输入端，以及一输出端，耦接第二金属氧化物半导体晶体管210的第二端，其中M个致能输入端中的每一致能输入端用以接收一相对应的内部致能信号。
另外，多输入低压降稳压器200的放大器202、第一金属氧化物半导体晶体管204、第二金属氧化物半导体晶体管210和或非门212的操作原理皆和多输入低压降稳压器100的放大器102、第一金属氧化物半导体晶体管104、第二金属氧化物半导体晶体管110和或门112相同，在此不再赘述。
请参照图3，图3为本发明的另一实施例说明一种多输入低压降稳压器300的示意图。多输入低压降稳压器300包含一放大器302、一第一金属氧化物半导体晶体管304及一电阻106，其中第一金属氧化物半导体晶体管304是一P型金属氧化物半导体晶体管。如图3所示，放大器302包含一电流源3022、一第一P型金属氧化物半导体晶体管3024、一第二P型金属氧化物半导体晶体管3026、M个第一N型金属氧化物半导体晶体管30281-3028M、M个第一致能N型金属氧化物半导体晶体管30291-3029M、一第二N型金属氧化物半导体晶体管3030及一第二致能N型金属氧化物半导体晶体管3031，其中M是一正整数。第一金属氧化物半导体晶体管304具有一第一端，用以接收一第一电压V1，一第二端，耦接第一P型金属氧化物半导体晶体管3024的第三端，以及一第三端，耦接第二N型金属氧化物半导体晶体管3030的第二端，其中第一电压V1是一高电压。电阻106具有一第一端，耦接于第一金属氧化物半导体晶体管304的第三端，以及一第二端，用以接收一第二电压V2，其中第二电压V2是一低电压。另外，第一金属氧化物半导体晶体管304的第三端另用以耦接于一监控衬垫108，其中监控衬垫108的功能，在此不再赘述。
如图3所示，电流源3022具有一第一端、一控制端，以及一第三端，用以接收第二电压V2；第一P型金属氧化物半导体晶体管3024具有一第一端，用以接收第一电压V1，一第二端，以及一第三端，耦接第一金属氧化物半导体晶体管304的第二端，其中第一P型金属氧化物半导体晶体管3024的第三端作为放大器302的输出端；第二P型金属氧化物半导体晶体管3026具有一第一端，用以接收第一电压V1，一第二端，耦接第一P型金属氧化物半导体晶体管3024的第二端，以及一第三端，耦接第二P型金属氧化物半导体晶体管3026的第二端；第一N型金属氧化物半导体晶体管30281-3028M中的每一第一N型金属氧化物半导体晶体管具有一第一端，耦接第一P型金属氧化物半导体晶体管3024的第三端，一第二端，作为放大器302的M个第一输入端中的一第一输入端，用以接收一内部电压，以及一第三端。第一致能N型金属氧化物半导体晶体管30291-3029M中的每一第一致能N型金属氧化物半导体晶体管具有一第一端，耦接一相对应的第一N型金属氧化物半导体晶体管的第三端，一第二端，作为放大器302的M个第一致能输入端中的一第一致能输入端，用以接收一相对应的内部致能信号，以及一第三端，耦接电流源3022的第一端。例如，第一N型金属氧化物半导体晶体管30281具有一第一端，耦接第一P型金属氧化物半导体晶体管3024的第三端，一第二端，作为放大器302的M个第一输入端中的一第一输入端，用以接收一内部电压VINT1，以及一第三端；第一致能N型金属氧化物半导体晶体管30291具有一第一端，耦接第一N型金属氧化物半导体晶体管30281的第三端，一第二端，用以作为放大器302的M个第一致能输入端中的一第一致能输入端，用以接收一内部致能信号EMVINT1，以及一第三端，耦接电流源3022的第一端，其中内部电压VINT1和内部致能信号EMVINT1经过处理而介于第一电压V1与第二电压V2之间。第二N型金属氧化物半导体晶体管3030具有一第一端，耦接第二P型金属氧化物半导体晶体管3026的第三端，一第二端，耦接第一金属氧化物半导体晶体管304的第三端，用以作为放大器302的第二输入端，以及一第三端。第二致能N型金属氧化物半导体晶体管3031具有一第一端，耦接第二N型金属氧化物半导体晶体管3030的第三端，一第二端，用以作为放大器302的第二致能输入端，以及一第三端，耦接电流源3022的第一端。
如图3所示，多输入低压降稳压器300另包含一第二金属氧化物半导体晶体管310和一或门312，其中第二金属氧化物半导体晶体管310是一P型金属氧化物半导体晶体管。第二金属氧化物半导体晶体管310具有一第一端，用以接收第一电压V1，一第二端，耦接电流源3022的控制端和第二致能N型金属氧化物半导体晶体管3031的第二端，以及一第三端，耦接第一金属氧化物半导体晶体管304的第二端；或门312具有M个致能输入端，以及一输出端，耦接第二金属氧化物半导体晶体管310的第二端，其中M个致能输入端中的每一致能输入端是耦接一相对应的第一致能N型金属氧化物半导体晶体管的第二端。
如图3所示，当或门312的M个致能输入端所接收的内部致能信号都为低电位时，第一致能N型金属氧化物半导体晶体管30291-3029M关闭且或门312的输出端的电位是一低电位。因为或门312的输出端的电位是低电位，所以第二金属氧化物半导体晶体管310开启，电流源3022关闭，且一节点B的电位等于第一电压V1(高电位)。因为节点B的电位等于第一电压V1，所以第一金属氧化物半导体晶体管304关闭；因为电流源3022关闭，所以放大器302禁能。如此，因为第一金属氧化物半导体晶体管304关闭且放大器302禁能，所以监控衬垫108的电位是浮动的。亦即监控衬垫108不会输出内部电压VINT1-VINTM的任何一个内部电压，其中内部电压VINT1-VINTM经过处理而介于第一电压V1与第二电压V2之间。
如图3所示，当或门312的M个致能输入端所接收的内部致能信号中有一个内部致能信号(例如EMVINT1)为高电位(此时对应内部致能信号EMVINT1的第一N型金属氧化物半导体晶体管30281的第二端接收内部电压VINT1)时，或门312的输出端的电位是一高电位且第一致能N型金属氧化物半导体晶体管30291开启(其余第一致能N型金属氧化物半导体晶体管30292-3029M因为相对应的内部致能信号EMVINT2-EMVINTM仍为低电位所以维持关闭)。因为或门312的输出端的电位是高电位，所以第二金属氧化物半导体晶体管310关闭，电流源3022开启(放大器302致能)，且节点B的电位(介于第一电压V1与第二电压V2之间)等于第一P型金属氧化物半导体晶体管3024的第三端的电位(亦即放大器302的输出端的电位)。因为节点B的电位等于第一P型金属氧化物半导体晶体管3024的第三端的电位，所以第一金属氧化物半导体晶体管304开启；因为电流源3022开启，所以放大器302致能。如此，因为第一金属氧化物半导体晶体管304开启且放大器302致能，所以第二N型金属氧化物半导体晶体管3030的第二端的电位是等于第一N型金属氧化物半导体晶体管30281的第二端的电位(内部电压VINT1)，亦即监控衬垫108的电位是等于内部电压VINT1。因此，监控衬垫108可输出内部电压VINT1。
请参照图4，图4为本发明的另一实施例说明一种多输入低压降稳压器400的示意图。多输入低压降稳压器400包含一放大器402、一第一金属氧化物半导体晶体管404及一电阻106，其中第一金属氧化物半导体晶体管404是一N型金属氧化物半导体晶体管。如图4所示，放大器402包含一电流源4022、一第一N型金属氧化物半导体晶体管4024、一第二N型金属氧化物半导体晶体管4026、M个第一P型金属氧化物半导体晶体管40281-4028M、M个第一致能P型金属氧化物半导体晶体管40291-4029M、一第二P型金属氧化物半导体晶体管4030及一第二致能P型金属氧化物半导体晶体管4031，其中M是一正整数。第一金属氧化物半导体晶体管404具有一第一端，用以接收一第一电压V1，一第二端，耦接第一N型金属氧化物半导体晶体管4024的第三端，以及一第三端，耦接第二P型金属氧化物半导体晶体管4030的第二端，其中第一电压V1是一低电压。电阻106具有一第一端，耦接于第一金属氧化物半导体晶体管404的第三端，以及一第二端，用以接收一第二电压V2，其中第二电压V2是一高电压。另外，第一金属氧化物半导体晶体管404的第三端另用以耦接于一监控衬垫108，其中监控衬垫108的功能，在此不再赘述。
如图4所示，电流源4022具有一第一端、一控制端，以及一第三端，用以接收第二电压V2；第一N型金属氧化物半导体晶体管4024具有一第一端，用以接收第一电压V1，一第二端，以及一第三端，耦接第一金属氧化物半导体晶体管404的第二端，其中第一N型金属氧化物半导体晶体管4024的第三端作为放大器402的输出端；第二N型金属氧化物半导体晶体管4026具有一第一端，用以接收第一电压V1，一第二端，耦接第一N型金属氧化物半导体晶体管4024的第二端，以及一第三端，耦接第二N型金属氧化物半导体晶体管4026的第二端；第一P型金属氧化物半导体晶体管40281-4028M中的每一第一P型金属氧化物半导体晶体管具有一第一端，耦接第一N型金属氧化物半导体晶体管4024的第三端，一第二端，作为放大器402的M个第一输入端中的一第一输入端，用以接收一内部电压，以及一第三端。第一致能P型金属氧化物半导体晶体管40291-4029M中的每一第一致能P型金属氧化物半导体晶体管具有一第一端，耦接一相对应的第一P型金属氧化物半导体晶体管的第三端，一第二端，作为放大器402的M个第一致能输入端中的一第一致能输入端，用以接收一相对应的反相内部致能信号，以及一第三端，耦接电流源4022的第一端。例如，第一P型金属氧化物半导体晶体管40281具有一第一端，耦接第一N型金属氧化物半导体晶体管4024的第三端，一第二端，作为放大器402的M个第一输入端中的一第一输入端，用以接收一内部电压VINT1，以及一第三端；第一致能P型金属氧化物半导体晶体管40291具有一第一端，耦接第一P型金属氧化物半导体晶体管40281的第三端，一第二端，作为放大器402的M个第一致能输入端中的一第一致能输入端，用以接收一反相内部致能信号EMVINT1B，以及一第三端，耦接电流源4022的第一端，其中内部电压VINT1和反相内部致能信号EMVINT1B经过处理而介于第一电压V1与第二电压V2之间。第二P型金属氧化物半导体晶体管4030具有一第一端，耦接第二N型金属氧化物半导体晶体管4026的第三端，一第二端，耦接第一金属氧化物半导体晶体管404的第三端，用以作为放大器402的第二输入端，以及一第三端。第二致能P型金属氧化物半导体晶体管4031具有一第一端，耦接第二P型金属氧化物半导体晶体管4030的第三端，一第二端，用以作为放大器402的第二致能输入端，以及一第三端，耦接电流源4022的第一端。
如图4所示，多输入低压降稳压器400另包含一第二金属氧化物半导体晶体管410和一或非门412，其中第二金属氧化物半导体晶体管410是一N型金属氧化物半导体晶体管。第二金属氧化物半导体晶体管410具有一第一端，用以接收第一电压V1，一第二端，耦接电流源4022的控制端和第二致能P型金属氧化物半导体晶体管4031的第二端，以及一第三端，耦接第一金属氧化物半导体晶体管404的第二端；或非门412具有M个致能输入端，以及一输出端，耦接第二金属氧化物半导体晶体管410的第二端，其中M个致能输入端中的每一致能输入端用以接收一相对应的内部致能信号。
另外，多输入低压降稳压器400的放大器402、第一金属氧化物半导体晶体管404、第二金属氧化物半导体晶体管410和或非门412的操作原理皆和多输入低压降稳压器300的放大器302、第一金属氧化物半导体晶体管304、第二金属氧化物半导体晶体管310和或门312相同，在此不再赘述。
综上所述，本发明所提供的多输入低压降稳压器利用具有多个第一输入端的放大器和一个监控衬垫监控一集成电路内的多个内部电压。如此，相较于现有技术，因为本发明利用一个放大器和一个监控衬垫监控集成电路内的多个内部电压，所以本发明可大幅减少集成电路的芯片面积。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所作的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种多输入低压降稳压器，其特征在于，包含：
一放大器，具有多个第一输入端、一第二输入端，以及一输出端，其中该多个第一输入端中的每一第一输入端用以接收一内部电压；
一第一金属氧化物半导体晶体管，具有一第一端，用以接收一第一电压，一第二端，耦接该放大器的输出端，以及一第三端，耦接该放大器的第二输入端；及
一电阻，具有一第一端，耦接于该第一金属氧化物半导体晶体管的第三端，以及一第二端，用以接收一第二电压；
其中该第一金属氧化物半导体晶体管的第三端另用以耦接于一监控衬垫，且该监控衬垫用以输出该内部电压。
2.根据权利要求1所述的多输入低压降稳压器，其特征在于，该放大器包含：
一电流源，具有一第一端、一控制端，以及一第三端，用以接收该第二电压；
一第一P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，以及一第三端，耦接该第一金属氧化物半导体晶体管的第二端，用以作为该放大器的输出端；
一第二P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接该第一P型金属氧化物半导体晶体管的第二端，以及一第三端，耦接该第二P型金属氧化物半导体晶体管的第二端；
多个第一N型金属氧化物半导体晶体管，其中该多个第一N型金属氧化物半导体晶体管中的每一第一N型金属氧化物半导体晶体管具有一第一端，耦接该第一P型金属氧化物半导体晶体管的第三端，一第二端，用以作为该放大器的多个第一输入端中的一第一输入端，以及一第三端，耦接该电流源的第一端；及
一第二N型金属氧化物半导体晶体管，具有一第一端，耦接该第二P型金属氧化物半导体晶体管的第三端，一第二端，耦接该第一金属氧化物半导体晶体管的第三端，用以作为该放大器的第二输入端，以及一第三端，耦接该电流源的第一端。
3.根据权利要求2所述的多输入低压降稳压器，其特征在于，另包含：
一第二金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接该电流源的控制端，以及一第三端，耦接该第一金属氧化物半导体晶体管的第二端；及
一或门，具有多个致能输入端，以及一输出端，耦接该第二金属氧化物半导体晶体管的第二端，其中该多个致能输入端中的每一致能输入端用以接收一相对应的内部致能信号。
4.根据权利要求3所述的多输入低压降稳压器，其特征在于，该第一金属氧化物半导体晶体管和该第二金属氧化物半导体晶体管是P型金属氧化物半导体晶体管。
5.根据权利要求1所述的多输入低压降稳压器，其特征在于，该放大器包含：
一电流源，具有一第一端、一控制端，以及一第三端，用以接收该第二电压；
一第一N型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，以及一第三端，耦接该第一金属氧化物半导体晶体管的第二端，用以作为该放大器的输出端；
一第二N型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接该第一N型金属氧化物半导体晶体管的第二端，以及一第三端，耦接该第二N型金属氧化物半导体晶体管的第二端；
多个第一P型金属氧化物半导体晶体管，其中该多个第一P型金属氧化物半导体晶体管中的每一第一P型金属氧化物半导体晶体管具有一第一端，耦接该第一N型金属氧化物半导体晶体管的第三端，一第二端，用以作为该放大器的多个第一输入端中的一第一输入端，以及一第三端，耦接该电流源的第一端；及
一第二P型金属氧化物半导体晶体管，具有一第一端，耦接该第二N型金属氧化物半导体晶体管的第三端，一第二端，耦接该第一金属氧化物半导体晶体管的第三端，用以作为该放大器的第二输入端，以及一第三端，耦接该电流源的第一端。
6.根据权利要求5所述的多输入低压降稳压器，其特征在于，另包含：
一第二金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接该电流源的控制端，以及一第三端，耦接该第一金属氧化物半导体晶体管的第二端；及
一或非门，具有多个致能输入端，以及一输出端，耦接该第二金属氧化物半导体晶体管的第二端，其中该多个致能输入端中的每一致能输入端用以接收一相对应的内部致能电压。
7.根据权利要求6所述的多输入低压降稳压器，其特征在于，该第一金属氧化物半导体晶体管和该第二金属氧化物半导体晶体管是N型金属氧化物半导体晶体管。
8.一种多输入低压降稳压器，其特征在于，包含：
一放大器，具有多个第一输入端，多个第一致能输入端，一第二输入端，一第二致能输入端，以及一输出端，其中该多个第一输入端中的每一第一输入端用以接收一内部电压；
一第一金属氧化物半导体晶体管，具有一第一端，用以接收一第一电压，一第二端，耦接该放大器的输出端，以及一第三端，耦接该放大器的第二输入端；及
一电阻，具有一第一端，耦接于该第一金属氧化物半导体晶体管的第三端，以及一第二端，用以接收一第二电压；
其中该第一金属氧化物半导体晶体管的第三端另用以耦接于一监控衬垫，且该监控衬垫用以输出该内部电压。
9.根据权利要求8所述的多输入低压降稳压器，其特征在于，该放大器包含：
一电流源，具有一第一端、一控制端，以及一第三端，用以接收该第二电压；
一第一P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，以及一第三端，耦接该第一金属氧化物半导体晶体管的第二端，用以作为该放大器的输出端；
一第二P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接该第一P型金属氧化物半导体晶体管的第二端，以及一第三端，耦接该第二P型金属氧化物半导体晶体管的第二端；
多个第一N型金属氧化物半导体晶体管，其中该多个第一N型金属氧化物半导体晶体管中的每一第一N型金属氧化物半导体晶体管具有一第一端，耦接该第一P型金属氧化物半导体晶体管的第三端，一第二端，用以作为该放大器的多个第一输入端中的一第一输入端，以及一第三端；
多个第一致能N型金属氧化物半导体晶体管，其中该多个第一致能N型金属氧化物半导体晶体管中的每一第一致能N型金属氧化物半导体晶体管具有一第一端，耦接该多个第一N型金属氧化物半导体晶体管中的一相对应的第一N型金属氧化物半导体晶体管的第三端，一第二端，作为该放大器的多个第一致能输入端中的一第一致能输入端，用以接收一相对应的内部致能信号，以及一第三端，耦接该电流源的第一端；
一第二N型金属氧化物半导体晶体管，具有一第一端，耦接该第二P型金属氧化物半导体晶体管的第三端，一第二端，耦接该第一金属氧化物半导体晶体管的第三端，用以作为该放大器的第二输入端，以及一第三端；及
一第二致能N型金属氧化物半导体晶体管，具有一第一端，耦接该第二N型金属氧化物半导体晶体管的第三端，一第二端，用以作为该放大器的第二致能输入端，以及一第三端，耦接该电流源的第一端。
10.根据权利要求9所述的多输入低压降稳压器，其特征在于，另包含：
一第二金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接该电流源的控制端和该第二致能N型金属氧化物半导体晶体管的第二端，以及一第三端，耦接该第一金属氧化物半导体晶体管的第二端；及
一或门，具有多个致能输入端，以及一输出端，耦接该第二金属氧化物半导体晶体管的第二端，其中该多个致能输入端中的每一致能输入端是耦接该多个第一致能N型金属氧化物半导体晶体管中的一相对应的第一致能N型金属氧化物半导体晶体管的第二端。
11.根据权利要求10所述的多输入低压降稳压器，其特征在于，该第一金属氧化物半导体晶体管和该第二金属氧化物半导体晶体管是P型金属氧化物半导体晶体管。
12.根据权利要求8所述的多输入低压降稳压器，其特征在于，该放大器包含：
一电流源，具有一第一端、一控制端，以及一第三端，用以接收该第二电压；
一第一N型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，以及一第三端，耦接该第一金属氧化物半导体晶体管的第二端，用以作为该放大器的输出端；
一第二N型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接该第一N型金属氧化物半导体晶体管的第二端，以及一第三端，耦接该第二N型金属氧化物半导体晶体管的第二端；
多个第一P型金属氧化物半导体晶体管，其中该多个第一P型金属氧化物半导体晶体管中的每一第一P型金属氧化物半导体晶体管具有一第一端，耦接该第一N型金属氧化物半导体晶体管的第三端，一第二端，用以作为该放大器的多个第一输入端中的一第一输入端，以及一第三端；
多个第一致能P型金属氧化物半导体晶体管，其中该多个第一致能P型金属氧化物半导体晶体管中的每一第一致能P型金属氧化物半导体晶体管具有一第一端，耦接该多个第一P型金属氧化物半导体晶体管中的一相对应的第一P型金属氧化物半导体晶体管的第三端，一第二端，作为该多个第一致能输入端中的一第一致能输入端，用以接收一相对应的反相内部致能信号，以及一第三端，耦接该电流源的第一端；
一第二P型金属氧化物半导体晶体管，具有一第一端，耦接该第二N型金属氧化物半导体晶体管的第三端，一第二端，耦接该第一金属氧化物半导体晶体管的第三端，用以作为该放大器的第二输入端，以及一第三端；及
一第二致能P型金属氧化物半导体晶体管，具有一第一端，耦接该第二P型金属氧化物半导体晶体管的第三端，一第二端，用以作为该放大器的第二致能输入端，以及一第三端，耦接该电流源的第一端。
13.根据权利要求12所述的多输入低压降稳压器，其特征在于，另包含：
一第二金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接该电流源的控制端和第二致能P型金属氧化物半导体晶体管的第二端，以及一第三端，耦接该第一金属氧化物半导体晶体管的第二端；及
一或非门，具有多个致能输入端，以及一输出端，耦接该第二金属氧化物半导体晶体管的第二端，其中该多个致能输入端中的每一输入端用以接收一相对应的内部致能信号。
14.根据权利要求13所述的多输入低压降稳压器，其特征在于，该第一金属氧化物半导体晶体管和该第二金属氧化物半导体晶体管是N型金属氧化物半导体晶体管。
CN201310114493.7A 2013-01-25 2013-04-03 多输入低压降稳压器 Expired - Fee Related CN103246308B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102102909A TWI474149B (zh) 2013-01-25 2013-01-25 多輸入低壓降穩壓器
TW102102909 2013-01-25

Publications (2)

Publication Number Publication Date
CN103246308A CN103246308A (zh) 2013-08-14
CN103246308B true CN103246308B (zh) 2014-10-15

Family

ID=48925882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310114493.7A Expired - Fee Related CN103246308B (zh) 2013-01-25 2013-04-03 多输入低压降稳压器

Country Status (3)

Country Link
US (1) US9201437B2 (zh)
CN (1) CN103246308B (zh)
TW (1) TWI474149B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022155736A (ja) * 2021-03-31 2022-10-14 ラピステクノロジー株式会社 半導体装置及び電圧生成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283762A (en) * 1990-05-09 1994-02-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device containing voltage converting circuit and operating method thereof
JPH1166890A (ja) * 1997-08-12 1999-03-09 Mitsubishi Electric Corp 半導体集積回路装置
JP4400081B2 (ja) * 2003-04-08 2010-01-20 エルピーダメモリ株式会社 半導体記憶装置
JP2005086108A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp 半導体集積回路
JP2007249712A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd リニアレギュレータ回路
US7577043B2 (en) * 2007-12-10 2009-08-18 Elite Semiconductor Memory Technology Inc. Voltage regulator for semiconductor memory
US7893778B2 (en) * 2009-06-19 2011-02-22 Alpha & Omega Semiconductor Incorporated Flexible low current oscillator for multiphase operations
TWI400464B (zh) * 2011-02-11 2013-07-01 Etron Technology Inc 具有外部測試電壓的電路

Also Published As

Publication number Publication date
CN103246308A (zh) 2013-08-14
TW201430514A (zh) 2014-08-01
US20140210438A1 (en) 2014-07-31
TWI474149B (zh) 2015-02-21
US9201437B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
US8159302B2 (en) Differential amplifier circuit
CN103259521B (zh) 具有低输入电压转宽范围高输出电压的高速电平切换器
TW201833709A (zh) 低壓差穩壓器
CN203102064U (zh) Ldo的过冲保护电路及ldo
CN103309387A (zh) 电压调节器
US9742387B2 (en) Voltage comparator
CN103543778B (zh) 电流供应电路与电压供应电路
CN103607184A (zh) 一种cmos施密特触发电路
CN104253589A (zh) 静态电流均衡方法、输出级电路、ab类放大器及电子设备
KR20140104352A (ko) 레벨 시프트 회로
JP6700550B2 (ja) レギュレータ
EP3200351B1 (en) Io interface level shift circuit, io interface level shift method and storage medium
CN103246308B (zh) 多输入低压降稳压器
CN203491978U (zh) 输出级电路、ab类放大器及电子设备
CN101227183B (zh) 施密特触发电路
CN102789256B (zh) 低压差线性稳压器
CN103592987B (zh) 稳压电路
TWI502870B (zh) Voltage conversion device
CN203086437U (zh) 电平转换电路
CN106230415A (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
US9946284B1 (en) Single event effects immune linear voltage regulator
CN104601162A (zh) 一种可复用的数字输入输出接口电路
CN102156502B (zh) 一种用于模拟集成电路不同电压域的无静态功耗电路装置
US8816723B1 (en) Buffer circuit
JP2017063300A (ja) 入力回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141015

Termination date: 20200403

CF01 Termination of patent right due to non-payment of annual fee