CN101227183B

CN101227183B - 施密特触发电路

Info

Publication number: CN101227183B
Application number: CN 200810009286
Authority: CN
Inventors: 吴政晃; 陈省华
Original assignee: Faraday Technology Corp
Current assignee: Faraday Technology Corp
Priority date: 2008-02-03
Filing date: 2008-02-03
Publication date: 2011-06-22
Anticipated expiration: 2028-02-03
Also published as: CN101227183A

Abstract

本发明涉及一种施密特触发电路，包括：A个PMOS晶体管，所述A个PMOS晶体管的漏极与源极串接于电源电压与输出端之间，所述A个PMOS晶体管栅极连接至输入端；B个NMOS晶体管，所述B个NMOS晶体管的漏极与源极串接于所述输出端与接地端之间，所述B个NMOS晶体管的栅极连接至所述输入端；C个PMOS反馈晶体管，每一所述PMOS反馈晶体管连接于PMOS晶体管漏极与PMOS晶体管源极连接的节点与接地端之间，每一所述PMOS反馈晶体管栅极连接至所述输出端；以及，D个NMOS反馈晶体管；其中，A大于2且A大于C或者B大于2且B大于D。本发明可使用于电源检测模块中的电平检测电路。

Description

施密特触发电路

技术领域

本发明涉及一种施密特触发电路，特别涉及利用可调整磁滞宽度(hysteresis)的施密特触发电路(Schmitt trigger)来作为电平检测电路。

背景技术

为了克服先进工艺的漏电问题，现在多域电源岛(Multi-domain-voltageislands)的设计已成为主流的方式，多域电源岛常常会碰到电源的开启/关闭的需求，因此为了要让多域电源岛中的任何一域(domain)于电源开启时正常运作，每一域中通常都会设计电源检测模块。电源检测模块最主要的用途在于检测电源的供应状况。

一般来说，多域电源岛的电源开关可分为头型(header)和足型(footer)电源开关。头型电源开关是由PMOS晶体管所组成，足型电源开关是由NMOS晶体管所组成。再者，头型电源开关是连接至电源(power)与虚拟电源(virtualpower)，而足型电源开关是连接至地(ground)与虚拟接地(virtual ground)。

举例来说，对于头型电源开关来说，当电源供应器所提供的电压经由PMOS晶体管开关使得虚拟电源上升到达电源电压(Vcc)的90％以上时，电源检测模块会产生第一电源准备好信号(power ready signal)至集成电路中用以提供集成电路中的所有电路使得集成电路能够正常运作。再者，对于足型电源开关来说，当电源供应器所提供的电压经由NMOS晶体管开关使得虚拟接地下降到达电源电压(Vcc)的10％以下时，电源检测模块会产生第二电源准备好信号(power ready signal)至集成电路中用以指示电源供应器已停止供应电源电压(Vcc)。

为了要使得电源检测模块能够准确地检测电源供应器所提供的电源电压(Vcc)，电源检测模块中的电平检测电路(level detection circuit)即用来检测电源供应器所输出的电压电平。一般来说，电平检测电路均是利用模拟电路来实现，而其缺点为电路布局面积太大或者有直流电的消耗，增加集成电路的设计成本。

或者，利用数字电路来实现，也就是先计算电源供应器中的等效电阻与电容值并据以计算RC时间常数(RC time constant)，并利用数字计数器(counter)在电源开启/关闭后计算充电/放电时间，并于适当时间产生第一/第二电源准备好信号。

再者，由于施密特触发电路具有简单的结构，且具有磁滞转换函数(hysteresis transfer function)，因此，可以利用施密特触发电路来作为电源检测模块中的电平检测电路。请参照图1，其所绘示为公知施密特触发电路示意图。所述施密特触发电路公开于美国专利号US39884703，包括：三个NMOS晶体管14、18、19以及三个PMOS晶体管13、16、17。

施密特触发电路具有输入端(in)，所述输入端(in)连接至NMOS晶体管14、19以及PMOS晶体管13、16的栅极。而PMOS晶体管16源极连接至电源电压(Vcc)，PMOS晶体管16漏极连接至节点21；节点21连接至PMOS晶体管13源极，PMOS晶体管13漏极连接至输出端(out)；输出端(out)连接至NMOS晶体管14漏极，NMOS晶体管14源极连接至节点22；节点22连接至NMOS晶体管19漏极，NMOS晶体管19源极连接至接地端。再者，PMOS晶体管17源极连接至节点21，PMOS晶体管17栅极连接至输出端(out)；PMOS晶体管17漏极连接至接地端；NMOS晶体管18源极连接至节点22；NMOS晶体管18栅极连接至输出端(out)，NMOS晶体管18漏极连接至电源电压(Vcc)。

请参照图2，其所绘示为公知施密特触发电路的磁滞转换函数(hysteresistransfer function)。假设电源电压(Vcc)为10V，NMOS晶体管的阈值电压(threshold voltage)均为正值的Vthn，PMOS晶体管的阈值电压均为负值的Vthp。

(I)当输入端为0V至Vthn之间时，PMOS晶体管13、16与NMOS晶体管18开启(on)，PMOS晶体管17与NMOS晶体管14、19关闭(off)，此时，输出端为Vcc，节点22的电压为Vcc-Vthn。(II)当输入端上升至Vthn至Vcc/2+Vthn之间时，PMOS晶体管13、16与NMOS晶体管18、19开启(on)，PMOS晶体管17与NMOS晶体管14关闭(off)，此时，输出端为Vcc，节点22的电压为Vcc/2。(III)当输入端上升至Vcc/2+Vthn至Vcc之间时，PMOS晶体管17与NMOS晶体管14、19开启(on)，PMOS晶体管13、16与NMOS晶体管18关闭(off)，此时，输出端为0V，节点21的电压为-Vthp。

(IV)当输入端为Vcc至Vcc+Vthp之间时，NMOS晶体管14、19与PMOS晶体管17开启(on)，PMOS晶体管16、13与NMOS晶体管18关闭(off)，此时，输出端为0V，节点21的电压为-Vthp。(V)当输入端下降至Vcc+Vthp至Vcc/2+Vthp之间时，NMOS晶体管14、19与PMOS晶体管16、17开启(on)，PMOS晶体管13与NMOS晶体管18关闭(off)，此时，输出端为0V，节点21的电压为Vcc/2。(VI)当输入端下降至Vcc/2+Vthp至0V之间时，PMOS晶体管13、16与NMOS晶体管18开启(on)，PMOS晶体管17与NMOS晶体管14、19关闭(off)，此时，输出端为Vcc，节点22的电压为Vcc-Vthn。

因此，由图2可知，当输入电压由0V上升至Vcc时，输出端的转态点(trip point，V+)在Vcc/2+Vthn；当输入电压由Vcc下降至0V时，输出端的转态点(V-)在Vcc/2+Vthp。而两个转态点的差即为磁滞的大小。然而，由上述的施密特触发电路的磁滞转换函数可知，其转态点(V-)约在0.3Vcc而转态点(V+)约在0.7Vcc。因此，所述施密特触发电路无法作为电源检测模块中的电平检测电路，其所需的转态点至少需要在0.1Vcc以及0.9Vcc。

再者，美国专利号US6870413提出一种利用可调整转换点的施密特触发电路(Schmitt trigger circuit with adjustable trip point voltages)。如图3所示的所述施密特触发电路包括：非门180、反相电路(inverter stage)120、两个NMOS晶体管控制电路(NMOS transistor control circuit)、两个PMOS晶体管控制电路、两个NMOS晶体管T0、T1与两个PMOS晶体管T4、T5。

所述施密特触发电路具有输入端(VIN)，所述输入端(VIN)连接至NMOS晶体管T0、T1以及PMOS晶体管T4、T5的栅极。而PMOS晶体管T4源极连接至电源电压(Vcc)，PMOS晶体管T4漏极连接至节点140；节点140连接至PMOS晶体管T5源极，PMOS晶体管T5漏极连接至节点130；节点130连接至NMOS晶体管T1漏极，NMOS晶体管T1源极连接至节点150；节点150连接至NMOS晶体管T0漏极，NMOS晶体管T0源极连接至接地端(Vss)。再者，节点130连接至反相电路120输入端，而反相电路120输出端即为施密特触发电路输出端(VOUT)。

选择端(VCCSEL)输入至非门180。而第一NMOS晶体管控制电路160包括NMOS晶体管T11与T12，而NMOS晶体管T12漏极连接至电源电压(Vcc)，NMOS晶体管T12栅极连接至节点130，NMOS晶体管T12源极连接至NMOS晶体管T11漏极，NMOS晶体管T11栅极连接至非门180输出端(/VCCSEL)，NMOS晶体管T11源极连接至节点150。第二NMOS晶体管控制电路165包括NMOS晶体管T13与T14，而NMOS晶体管T14漏极连接至电源电压(Vcc)，NMOS晶体管T14栅极连接至节点130，NMOS晶体管T14源极连接至NMOS晶体管T13漏极，NMOS晶体管T13栅极连接至所述选择端(VCCSEL)，NMOS晶体管T13源极连接至节点150。

第一PMOS晶体管控制电路170包括PMOS晶体管T9与T10，而PMOS晶体管T10漏极连接至接地端(Vss)，PMOS晶体管T10栅极连接至节点130，PMOS晶体管T10源极连接至PMOS晶体管T9漏极，PMOS晶体管T9栅极连接至所述选择端(VCCSEL)，PMOS晶体管T9源极连接至节点140。而第二PMOS晶体管控制电路175包括PMOS晶体管T7与T8，而PMOS晶体管T8漏极连接至接地端(Vss)，PMOS晶体管T8栅极连接至节点130，PMOS晶体管T8源极连接至PMOS晶体管T7漏极，PMOS晶体管T7栅极连接至非门180输出端(/VCCSEL)，PMOS晶体管T7源极连接至节点140。

所述施密特触发电路设计具有不同传导参数(conductivity parameter)的第一NMOS晶体管控制电路160与第二NMOS晶体管控制电路165，以及具有不同传导参数的第一PMOS晶体管控制电路170与第二PMOS晶体管控制电路175。并利用选择端来致能(enable)第一NMOS晶体管控制电路160与第一PMOS晶体管控制电路170或者致能第二NMOS晶体管控制电路165与第二PMOS晶体管控制电路175。因此，如第图4A与第图4B所示，根据控制端的信号，所述施密特触发电路可以改变转态点使得所述施密特触发电路具有两个磁滞转换函数。

再者，美国专利号US6441663也提出一种可控制磁滞大小的施密特触发电路(SOI CMOS Schmitt trigger circuits with controllable hysteresis)。如图5所示的所述施密特触发电路包括：五个NMOS晶体管N1、N2、N3、N4、N5以及五个PMOS晶体管P1、P2、P3、P4、P5。为了要解决晶体管的本体效应(body effect)，NMOS晶体管N1、N2、N3的本体极(body)连接至接地端，而PMOS晶体管P1、P2、P3的本体极连接至电源电压(Vdd)，而NMOS晶体管N4、N5本体极个别连接至NMOS晶体管N4、N5的源极，而PMOS晶体管P4、P5本体极个别连接至PMOS晶体管P4、P5的源极。

再者，所述施密特触发电路具有输入端(VIN)，所述输入端(VIN)连接至NMOS晶体管N1、N2、N3以及PMOS晶体管P1、P2、P3的栅极。而PMOS晶体管P1源极连接至电源电压(Vcc)，PMOS晶体管P1漏极连接至节点a；节点a连接至PMOS晶体管P2源极，PMOS晶体管P2漏极连接至节点b；节点b连接至PMOS晶体管P3源极，PMOS晶体管P3漏极连接至输出端(VOUT)；输出端(VOUT)连接至NMOS晶体管N3漏极，NMOS晶体管N3源极连接至节点c；节点c连接至NMOS晶体管N2漏极，NMOS晶体管N2源极连接至节点d；节点d连接至NMOS晶体管N1漏极，NMOS晶体管N1源极连接至接地端。

再者，PMOS晶体管P5、PMOS晶体管P4、NMOS晶体管N5、与NMOS晶体管P4可视为反馈晶体管(feedback FET)。所述施密特触发电路各利用两排的反馈晶体管来控制所述施密特触发电路的两个转态点(two tires offeedback FET for both V+and V-)。其中，PMOS晶体管P5源极连接至节点b，PMOS晶体管P5栅极连接至输出端(VOUT)；PMOS晶体管P5漏极连接至接地端；再者，PMOS晶体管P4源极连接至节点a，PMOS晶体管P4栅极连接至PMOS晶体管P5源极；PMOS晶体管P4漏极连接至接地端；NMOS晶体管N5源极连接至节点c；NMOS晶体管N5栅极连接至输出端(VOUT)，NMOS晶体管N5漏极连接至电源电压(Vcc)；NMOS晶体管N4源极连接至节点d；NMOS晶体管N4栅极连接至NMOS晶体管N5源极，NMOS晶体管N4漏极连接至电源电压(Vcc)。

由于上述施密特触发电路的反馈晶体管P4、P5、N4、N5的连接关系会造成反馈晶体管于开启时节点b或者节点c的电压的变化(variation)，使得施密特触发电路的两个转态点(V+与V-)不准确。也就是说，由于PMOS晶体管P4栅极连接至PMOS晶体管P5源极，会使得PMOS晶体管P4与P5开启(on)时，节点b的电压变化造成转态点(V-)不准确；同理，由于NMOS晶体管N4栅极连接至NMOS晶体管N5源极，会使得NMOS晶体管N4与N5开启(on)时，节点c的电压变化造成转态点(V+)不准确。因此，所述施密特触发电路无法使用于电源检测模块中的电平检测电路。

发明内容

本发明的目的在于提供一种施密特触发电路，其可使用于电源检测模块中的电平检测电路，且所述施密特触发电路的两个转态点可以小于0.1Vcc以及大于0.9Vcc。

本发明提出一种施密特触发电路，包括：A个PMOS晶体管，所述A个PMOS晶体管的漏极与源极串接于电源电压与输出端之间，所述A个PMOS晶体管栅极连接至输入端；B个NMOS晶体管，所述B个NMOS晶体管的漏极与源极串接于所述输出端与接地端之间，所述B个NMOS晶体管的栅极连接至所述输入端；C个PMOS反馈晶体管，每一所述PMOS反馈晶体管连接于PMOS晶体管漏极与PMOS晶体管源极连接的节点与接地端之间，每一所述PMOS反馈晶体管栅极连接至所述输出端；以及，D个NMOS反馈晶体管，每一所述NMOS反馈晶体管连接于NMOS晶体管漏极与NMOS晶体管源极连接的节点与所述电源电压之间，每一所述NMOS反馈晶体管栅极连接至所述输出端；其中，A大于2且A大于C或者B大于2且B大于D。

如上所述的施密特触发电路，其中所述施密特触发电路为电源检测模块中的电平检测电路。

本发明还提出一种施密特触发电路，包括：A个PMOS晶体管，所述A个PMOS晶体管的漏极与源极串接于电源电压与输出端之间，所述A个PMOS晶体管栅极连接至输入端；B个NMOS晶体管，所述B个NMOS晶体管的漏极与源极串接于所述输出端与接地端之间，所述B个NMOS晶体管的栅极连接至所述输入端；C个PMOS反馈晶体管，每一所述PMOS反馈晶体管源极连接于PMOS晶体管漏极与PMOS晶体管源极连接的节点，每一所述PMOS反馈晶体管栅极连接至所述输出端；D个NMOS反馈晶体管，每一所述NMOS反馈晶体管源极连接于NMOS晶体管漏极与NMOS晶体管源极连接的节点，每一所述NMOS反馈晶体管栅极连接至所述输出端；以及，开关控制单元，连接于所述C个PMOS反馈晶体管漏极以及所述D个NMOS反馈晶体管漏极，所述开关控制单元可以将所述C个PMOS反馈晶体管漏极选择性地连接至所述接地端，以及将所述D个NMOS反馈晶体管漏极选择性地连接至所述电源电压；其中，A大于2且A大于C或者B大于2且B大于D。

如上所述的施密特触发电路，其中所述开关控制单元还连接至所述D个NMOS反馈晶体管漏极，以将所述D个NMOS反馈晶体管漏极选择性地连接至所述电源电压。

如上所述的施密特触发电路，其中所述开关控制单元包括：C个开关，所述C个开关与所述C个PMOS反馈晶体管一对一相对应，且每一所述开关连接于相对应的PMOS反馈晶体管漏极与所述接地端之间，每一所述开关还包括控制端，用以根据所述控制端的信号来达成选择性地连接相对应的PMOS反馈晶体管漏极至所述接地端；以及D个开关，所述D个开关与所述D个NMOS反馈晶体管一对一相对应，且每一所述开关连接于相对应的NMOS反馈晶体管漏极与所述电源电压之间，每一所述开关还包括控制端，用以根据所述控制端的信号来达成选择性地连接相对应的NMOS反馈晶体管漏极至所述电源电压。

综上所述，本发明的优点在于提供一种施密特触发电路，其可使用于电源检测模块中的电平检测电路。再者，本发明的施密特触发电路还可以利用开关控制单元来动态地改变施密特触发电路的的两个转态点。

附图说明

图1所绘示为公知施密特触发电路示意图。

图2所绘示为公知施密特触发电路的磁滞转换函数。

图3所绘示为公知施密特触发电路示意图。

图4A与图4B为公知施密特触发电路的磁滞转换函数。

图5所绘示为公知施密特触发电路示意图。

图6所绘示为本发明施密特触发电路的第一实施例。

图7所绘示为第一实施例的施密特触发电路的磁滞转换函数。

图8所绘示为本发明施密特触发电路的第二实施例。

图9所绘示为第二实施例的施密特触发电路的磁滞转换函数。

并且，上述附图中的各附图标记说明如下：

13、16、17 PMOS晶体管

14、18、19 NMOS晶体管

21、22 节点

120 反相电路

130、140、150 节点

160 第一NMOS晶体管控制电路

165 第二NMOS晶体管控制电路

170 第一PMOS晶体管控制电路

175 第二PMOS晶体管控制电路

180 非门

800 开关控制单元

具体实施方式

请参照图6，其所绘示为本发明施密特触发电路的第一实施例。所述施密特触发电路包括：五个NMOS晶体管n1、n2、n3、n4、n5以及五个PMOS晶体管p1、p2、p3、p4、p5。而所述施密特触发电路具有输入端(IN)，所述输入端(IN)连接至NMOS晶体管n1、n2、n3以及PMOS晶体管p1、p2、p3的栅极。而PMOS晶体管p1源极连接至电源电压(Vcc)，PMOS晶体管p1漏极连接至节点e；节点e连接至PMOS晶体管p2源极，PMOS晶体管p2漏极连接至节点f；节点f连接至PMOS晶体管p3源极，PMOS晶体管p3漏极连接至输出端(OUT)；输出端(OUT)连接至NMOS晶体管n3漏极，NMOS晶体管n3源极连接至节点g；节点g连接至NMOS晶体管n2漏极，NMOS晶体管n2源极连接至节点h；节点h连接至NMOS晶体管n1漏极，NMOS晶体管n1源极连接至接地端。

再者，PMOS晶体管p5、PMOS晶体管p4、NMOS晶体管n5、与NMOS晶体管n4可视为反馈晶体管(feedback FET)。所述施密特触发电路各利用两排的反馈晶体管来控制所述施密特触发电路的两个转态点(two tires offeedback FET for both V+and V-)。其中，PMOS晶体管p5源极连接至节点f，PMOS晶体管p5栅极连接至输出端(OUT)；PMOS晶体管p5漏极连接至接地端；再者，PMOS晶体管p4源极连接至节点e，PMOS晶体管p4栅极连接至输出端(OUT)；PMOS晶体管p4漏极连接至接地端；NMOS晶体管n5源极连接至节点g；NMOS晶体管n5栅极连接至输出端(OUT)，NMOS晶体管n5漏极连接至电源电压(Vcc)；NMOS晶体管n4源极连接至节点h；NMOS晶体管n4栅极连接至输出端(OUT)，NMOS晶体管n4漏极连接至电源电压(Vcc)。

本发明第一实施例的施密特触发电路与图5公知施密特触发电路最主要的差异在于NMOS晶体管n4与PMOS晶体管p4的栅极均连接于输出端(OUT)。也就是说，当NMOS晶体管n4与PMOS晶体管p4开启时，节点f或者节点g的电压非常稳定，使得施密特触发电路的两个转态点(V+与V-)很准确。因此，本发明的施密特触发电路可使用于电源检测模块中的电平检测电路。

假设第一实施例的施密特触发电路中所有NMOS晶体管的阈值电压均为正值的Vthn，PMOS晶体管的阈值电压均为负值的Vthp，而电源电压为Vcc。

(I)当输入端为0V至Vthn之间时，PMOS晶体管p1、p2、p3与NMOS晶体管n4、n5开启，PMOS晶体管p4、p5与NMOS晶体管n1、n2、n3关闭，此时，输出端为Vcc，节点h与节点g的电压为Vcc-Vthn。

(II)当输入端上升至Vthn至Vcc/2+Vthn之间时，PMOS晶体管p1、p2、p3与NMOS晶体管n1、n4、n5开启，PMOS晶体管p4、p5与NMOS晶体管n2、n3关闭，此时，输出端为Vcc，节点h的电压为Vcc/2，节点g的电压为Vcc-Vthn。

(III)当输入端上升至Vcc/2+Vthn至(4/5)×Vcc+Vthn之间时，PMOS晶体管p1、p2、p3与NMOS晶体管n1、n2、n4、n5开启，PMOS晶体管p4、p5与NMOS晶体管n3关闭，此时，输出端为Vcc，节点h的电压为(3/5)×Vcc，节点g的电压为(4/5)Vcc。

(IV)当输入端上升至(4/5)×Vcc+Vthn至Vcc之间时，PMOS晶体管p4、p5与NMOS晶体管n1、n2、n3开启，PMOS晶体管p1、p2、p3与NMOS晶体管n4、n5关闭，此时，输出端为0V，节点e与节点f的电压为-Vthp。也就是说，本发明的施密特触发电路的一个转态点(V+)电压为(4/5)×Vcc+Vthn。

(V)当输入端为Vcc至Vcc+Vthp之间时，PMOS晶体管p4、p5与NMOS晶体管n1、n2、n3开启，PMOS晶体管p1、p2、p3与NMOS晶体管n4、n5关闭，此时，输出端为0V，节点e与节点f的电压为-Vthp。

(VI)当输入端下降至Vcc+Vthp至Vcc/2+Vthp之间时，PMOS晶体管p1、p4、p5与NMOS晶体管n1、n2、n3开启，PMOS晶体管p2、p3与NMOS晶体管n4、n5关闭，此时，输出端为0V，节点e的电压为Vcc/2，节点f的电压为-Vthp。

(VII)当输入端下降至Vcc/2+Vthp至(1/5)×Vcc+Vthp之间时，PMOS晶体管p1、p2、p4、p5与NMOS晶体管n1、n2、n3开启，PMOS晶体管p3与NMOS晶体管n4、n5关闭，此时，输出端为0V，节点e的电压为(2/5)×Vcc，节点f的电压为(1/5)×Vcc。

(VIII)当输入端下降至(1/5)×Vcc+Vthp至0V之间时，PMOS晶体管p1、p2、p3与NMOS晶体管n4、n5开启，PMOS晶体管p4、p5与NMOS晶体管n1、n2、n3关闭，此时，输出端为Vcc，节点h与节点g的电压为Vcc-Vthn。也就是说，本发明的施密特触发电路的另一个转态点(V-)电压为(1/5)×Vcc+Vthp。

请参照图7，其所绘示为第一实施例的施密特触发电路的磁滞转换函数。假设电源电压(Vcc)为10V，NMOS晶体管的阈值电压Vthn为1V，PMOS晶体管的阈值电压Vthp为-1V。因此，由图7可知，当输入电压由0V上升至Vcc时，输出端的转态点(V+)在(4/5)Vcc+Vthn也就是9V；当输入电压由Vcc下降至0V时，输出端的转态点(V-)在(1/5)×Vcc+Vthp也就是1V。因此，所述施密特触发电路可在0.1Vcc以及0.9Vcc时输出端产生变化，因此可作为电源检测模块中的电平检测电路。

根据本发明的实施例，本发明提供多个PMOS晶体管，其漏极与源极串接于电源电压(Vcc)与输出端之间，所述多个PMOS晶体管的数目大于2个以上但不限于3个，当串接的PMOS晶体管的数目越多时，相对地，施密特触发电路的转态点(V-)会越低。同理，本发明提供多个NMOS晶体管，其漏极与源极串接于输出端与接地端之间，所述多个NMOS晶体管的数目大于2个以上但并不限于3个，当串接的NMOS晶体管的数目越多时，相对地，施密特触发电路的转态点(V+)会越高。举例来说，当串接的PMOS晶体管有A个时，则最多需要(A-1)个PMOS反馈晶体管，而每一个PMOS反馈晶体管分别连接于PMOS晶体管漏极与PMOS晶体管源极连接的节点与接地端之间，而每一个PMOS反馈晶体管栅极连接至所述输出端。同理，当串接的NMOS晶体管有B个时，则最多需要(B-1)个NMOS反馈晶体管，而每一个NMOS反馈晶体管分别连接于NMOS晶体管漏极与NMOS晶体管源极连接的节点与电源电压之间，而每一个NMOS反馈晶体管栅极连接至所述输出端。

请参照图8，其所绘示为本发明施密特触发电路的第二实施例。于第二实施例的施密特触发电路中还设计开关单元并利用开关单元来调整磁滞大小。由于串接的PMOS晶体管与串接的NMOS晶体管的动作原理类似，因此，本发明第二实施例中提出5个串接的NMOS晶体管来调整转态点(V+)，本领域技术人员可以利用多个串接的PMOS晶体管来调整另一个转态点(V-)。

第二实施例的施密特触发电路：十个NMOS晶体管n1～n10与三个PMOS晶体管p1～p3。而所述施密特触发电路具有输入端(IN)，所述输入端(IN)连接至NMOS晶体管n1、n2、n3、n4以及PMOS晶体管p1、p2的栅极。而PMOS晶体管p1源极连接至电源电压(Vcc)，PMOS晶体管p1漏极连接至节点w；节点w连接至PMOS晶体管p2源极，PMOS晶体管p2漏极连接至输出端(OUT)；输出端(OUT)连接至NMOS晶体管n4漏极，NMOS晶体管n4源极连接至节点x；节点x连接至NMOS晶体管n3漏极，NMOS晶体管n3源极连接至节点y；节点y连接至NMOS晶体管n2漏极，NMOS晶体管n2源极连接至节点z；节点z连接至NMOS晶体管n1漏极，NMOS晶体管n1源极连接至接地端。

再者，PMOS晶体管p3、NMOS晶体管n5、n6、n7可视为反馈晶体管。PMOS晶体管p3源极连接至节点w，PMOS晶体管p3栅极连接至输出端(OUT)；PMOS晶体管p3漏极连接至接地端。而NMOS晶体管n5源极连接至节点z；NMOS晶体管n5栅极连接至输出端(OUT)，NMOS晶体管n5漏极连接至开关控制单元800；NMOS晶体管n6源极连接至节点y；NMOS晶体管n6栅极连接至输出端(OUT)，NMOS晶体管n6漏极连接至开关控制单元800；NMOS晶体管n7源极连接至节点x；NMOS晶体管n7栅极连接至输出端(OUT)，NMOS晶体管n7漏极连接至开关控制单元800。

根据本发明的第二实施例，所述开关控制单元800连接至NMOS反馈晶体管n5、n6、n7，用以控制NMOS反馈晶体管n5、n6、n7漏极与电源电压(Vcc)的连接或者不连接。而所述开关控制单元800包括NMOS晶体管n8、n9、n10，NMOS晶体管n8源极连接至NMOS晶体管n5漏极，NMOS晶体管n8漏极连接至电源电压(Vcc)，NMOS晶体管n8栅极连接至控制端C0；NMOS晶体管n9源极连接至NMOS晶体管n6漏极，NMOS晶体管n9漏极连接至电源电压(Vcc)，NMOS晶体管n9栅极连接至控制端C1；NMOS晶体管n10源极连接至NMOS晶体管n7漏极，NMOS晶体管n10漏极连接至电源电压(Vcc)，NMOS晶体管n10栅极连接至控制端C2。

请参照图9，其所绘示为第二实施例的施密特触发电路的磁滞转换函数。假设电源电压(Vcc)为10V，NMOS晶体管的阈值电压Vthn为1V，PMOS晶体管的阈值电压Vthp为-1V。因此，由图9可知，当控制端(C0，C1，C2)的输入电平改变时，输入电压由0V上升至Vcc时的转态点会相对应地产生变化。其中，当开关控制单元800的控制端C0、C1、C2均输入高电平时，由分压原理可知节点x具有较高的电压，此时第二实施例的施密特触发电路转态点(V+)最高。同理，当开关控制单元800的控制端C0、C1、C2均输入低电平时，由分压原理可知节点x具有较低的电压，此时第二实施例的施密特触发电路转态点(V+)最低。同理，当改变开关控制单元800的控制端C0、C1、C2的输入电平时，即可动态地改变第二实施例的施密特触发电路的转态点(V+)。

因此，本发明的优点在于提供一种施密特触发电路，其可使用于电源检测模块中的电平检测电路。再者，本发明的施密特触发电路还可以利用开关控制单元来动态地改变施密特触发电路的的两个转态点。

综上所述，虽然本发明已以较佳实施例说明如上，但是其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围之内，可作各种改动与润饰，因此，本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims

1.一种施密特触发电路，包括：

A个PMOS晶体管，所述A个PMOS晶体管的漏极与源极串接于电源电压与输出端之间，所述A个PMOS晶体管的栅极连接至输入端；

B个NMOS晶体管，所述B个NMOS晶体管的漏极与源极串接于所述输出端与接地端之间，所述B个NMOS晶体管的栅极连接至所述输入端；

C个PMOS反馈晶体管，每一所述PMOS反馈晶体管连接于PMOS晶体管漏极与PMOS晶体管源极连接的节点与接地端之间，每一所述PMOS反馈晶体管的栅极连接至所述输出端；以及

D个NMOS反馈晶体管，每一所述NMOS反馈晶体管连接于NMOS晶体管漏极与NMOS晶体管源极连接的节点与所述电源电压之间，每一所述NMOS反馈晶体管的栅极连接至所述输出端；

其中，A大于2且A大于C以及B大于2且B大于D。

2.如权利要求1所述的施密特触发电路，其中所述施密特触发电路为电源检测模块中的电平检测电路。

3.一种施密特触发电路，包括：

C个PMOS反馈晶体管，每一所述PMOS反馈晶体管的源极连接于PMOS晶体管漏极与PMOS晶体管源极连接的节点，每一所述PMOS反馈晶体管的栅极连接至所述输出端；

D个NMOS反馈晶体管，每一所述NMOS反馈晶体管的源极连接于NMOS晶体管漏极与NMOS晶体管源极连接的节点，每一所述NMOS反馈晶体管的栅极连接至所述输出端；以及

开关控制单元，连接于所述C个PMOS反馈晶体管的漏极，所述开关控制单元可以将所述C个PMOS反馈晶体管的漏极选择性地连接至所述接地端；

其中，A大于2且A大于C以及B大于2且B大于D。

4.如权利要求3所述的施密特触发电路，其中所述施密特触发电路为电源检测模块中的电平检测电路。

5.如权利要求3所述的施密特触发电路，其中所述开关控制单元还连接至所述D个NMOS反馈晶体管的漏极，以将所述D个NMOS反馈晶体管的漏极选择性地连接至所述电源电压。

6.如权利要求5所述的施密特触发电路，其中所述开关控制单元包括：

C个开关，所述C个开关与所述C个PMOS反馈晶体管一对一相对应，且每一所述开关连接于相对应的PMOS反馈晶体管漏极与所述接地端之间，每一所述开关还包括控制端，用以根据所述控制端的信号来达成选择性地连接相对应的PMOS反馈晶体管漏极至所述接地端；以及

D个开关，所述D个开关与所述D个NMOS反馈晶体管一对一相对应，且每一所述开关连接于相对应的NMOS反馈晶体管漏极与所述电源电压之间，每一所述开关还包括控制端，用以根据所述控制端的信号来达成选择性地连接相对应的NMOS反馈晶体管漏极至所述电源电压。

7.一种施密特触发电路，包括：

开关控制单元，连接于所述D个NMOS反馈晶体管的漏极，所述开关控制单元可以将所述D个NMOS反馈晶体管的漏极选择性地连接至所述电源电压；

其中，A大于2且A大于C以及B大于2且B大于D。