CN103036544A

CN103036544A - 一种上电复位电路

Info

Publication number: CN103036544A
Application number: CN2011102918828A
Authority: CN
Inventors: 王飞; 傅璟军; 胡文阁
Original assignee: BYD Co Ltd
Current assignee: BYD Co Ltd
Priority date: 2011-09-29
Filing date: 2011-09-29
Publication date: 2013-04-10

Abstract

一种上电复位电路，包括：充电延迟控制模块、MOS管M2、电容C2、电压检测模块，电源、MOS管M2、电容C2和地信号依次串联，MOS管M2与电容C2串联的节点连接电压检测模块的输入端；所述充电延迟控制模块的其中两端连接电源和地信号，用于控制MOS管M2的缓慢导通；电压检测模块用于检测电容C2上的电压值并输出复位信号。这样的电路设计可以改变电容C2的大小或者改变MOS管M2的导通电阻来控制复位的时间，可以实现较长时间的复位，并且面积小，有利于集成。

Description

一种上电复位电路

技术领域

本发明涉及集成电路设计领域，具体涉及一种上电复位电路。

背景技术

在芯片设计中，一般都集成有上电复位电路POR(POWER ON RESET),当电源上电时，上电复位电路输出复位信号，使系统复位。由于电源性能的不同和不同规模的系统对复位时间的要求不同，设计一种低功耗、面积小易于集成、上电复位时间长的上电复位电路很有必要，但也较有难度。

如图1所示，为现有技术的上电复位电路，电阻R一端接电源，另一端接电容C，电容C一端接电阻，另一端接地，反相器U0与电阻R和电容C的连接点相连。当电源从零电平开始上电时，由于电阻对电流的限制，电容上极板的电压需要过一段时间才会升高到电源电压，在电容上极板的电压达到反相器U0的翻转电压前，其反相器U0输出为低电平，用来对系统进行复位。

图1所示的上电复位电路虽然结构简单，但有以下不足之处：要想有较长的复位时间，需要有较大的电阻和电容，面积很大，不利于集成。

发明内容

本发明所要解决的问题是现有技术上电复位电路面积较大、复位时间短的问题，提供了一种面积较小、复位时间长的上电复位电路。

为解决上述技术问题，本发明提供如下技术方案：

一种上电复位电路，包括：充电延迟控制模块、MOS管M2、电容C2、电压检测模块，电源、MOS管M2、电容C2和地信号依次串联，MOS管M2MOS管M2与电容C2串联的节点连接电压检测模块的输入端；所述充电延迟控制模块的其中两端连接电源和地信号，用于控制MOS管M2的缓慢导通；电压检测模块用于检测电容C2上的电压值并输出复位信号。

与现有技术相比，本发明具有如下有益效果：本发明提供的一种上电复位电路，所述充电延迟控制模块用于控制MOS管M2的缓慢导通以便对电容C2充电，电压检测模块检测电容C2上的电压值并输出复位信号，这样的电路设计可以改变电容C2的大小或者改变MOS管M2的导通电阻来控制复位的时间，可以实现较长时间的复位，并且面积小，有利于集成。

附图说明

图1是现有技术上电复位电路原理图。

图2是本发明第一实施例上电复位电路原理图。

图3是本发明第二实施例上电复位电路原理图。

图4是本发明第三实施例上电复位电路原理图。

图5是本发明第四实施例上电复位电路原理图。

图6是本发明第五实施例上电复位电路原理图。

图7是本发明第六实施例上电复位电路原理图。

图8是本发明第七实施例上电复位电路原理图。

图9是本发明第八实施例上电复位电路原理图。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图2是本发明第一实施例上电复位电路原理图；提供了一种上电复位电路，包括：充电延迟控制模块10、MOS管M2、电容C2、电压检测模块20，电源VCC、MOS管M2、电容C2和地信号GND依次串联，MOS管M2MOS管M2与电容C2串联的节点连接电压检测模块20的输入端；所述充电延迟控制模块10的其中两端连接电源VCC和地信号GND，用于控制MOS管M2的缓慢导通；电压检测模块用于检测电容C2上的电压值并输出复位信号。这样的电路设计可以改变电容C2的大小或者改变MOS管M2的导通电阻来控制复位的时间，可以实现较长时间的复位，并且面积小，有利于集成。

本实施例中的充电延迟控制模块10包括电阻R1、电阻R2、电容C1；电源VCC、电阻R1、电阻R2和地信号GND依次串联连接；电阻R1和电容C1并联，电阻R1和电阻R2串联后的节点连接MOS管M2的控制端。电压检测模块20包括至少一个相互串联的反相器，本实施例中的电压检测模块包括两个串联的反相器，分别为反相器U1和反相器U2；也可以根据芯片中电路复位信号的要求设定，可以为一个反相器，也可以为多个反相器，反相器越多该上电复位信号的驱动能力越强。

结合图2，MOS管M2以PMOS管为例，本实施例的工作原理如下：

初始状态，电源VCC未上电时为零电平（低电平），输出端RST、电容C1下极板、电容C2上极板也均为零电平；当电源VCC从零开始逐渐增大，电容C1由于耦合作用，使得其下极板电压基本等于电源电压，并随VCC上升至高电平，如此，PMOS管M2在VCC从零上升到高电平的过程中，基本处于断开状态，电容C2上极板电压仍为零，此时输出复位信号RST为低电平。

电阻R2阻值（或等效阻值）较大，电容C1下极板的电荷经电阻R2慢慢泄放到地，使得电容C1的下极板电压下降，在下降过程中，PMOS管M2开始导通，流过PMOS管M2的电流对电容C2开始充电，转换为电容C2上的充电电压。随着电容C1下极板电压的下降，PMOS管M2的导通程度增强，电流增大，直至电容C1的下极板的电压下降至VCC*(R2/(R1+R2))后保持不变，PMOS管M2的导通电流也基本保持在某值，当电容C2上极板的电压超过反相器U1的翻转阈值电压时，输出复位信号RST转为高电平，复位结束。这样的电路设计可以改变电容C2的大小或者改变PMOS管M2的导通电阻来控制复位的时间，可以实现较长时间的复位，并且由于该电路只有上述几个器件，使得面积较小，有利于集成。

图3是本发明第二实施例上电复位电路原理图；在图1的基础上，本实施例还包括第一二极管M1和开关管M3。所述第一二极管M1的正极连接地信号，所述第一二极管M1的负极连接所述充电延迟控制模块的输出端；所述开关管M3的一端连接MOS管M2与电容C2串联的节点，另一端连接地信号，所述开关管M3的控制端连接电源。本实施例的上电复位原理与图1中的相同，此处不再赘述。开关管M3优选为PMOS管，当电源电压VCC处于高电平（芯片系统正常工作电压）时，会有突然掉电再上电的情况发生，这时就凸显了第一二极管M1和PMOS管M3的作用。若系统VCC快速掉电至零电平后又快速上升为高电平时，如果没有第一二极管M1和PMOS管M3，则电容C1下极板和C2上极板的电压基本维持在各自掉电前的电平，无法实现复位。但是，当有第一二极管M1和PMOS管M3时情况就不一样了，在快速掉电时，电源VCC下降为0，由于电容C1两极板的电压差不变，故电容下极板的电压下降为负值，这样第一二极管M1导通，并快速放掉电容C1下极板的电荷，使其电平接近零电平；电源VCC下降为0时，PMOS管M3导通，快速放掉电容C2上极板的电荷，使其电平接近与零电平，这样当电源再次上电时，就能够按照正常上电时的过程开始工作，进行复位。第一二极管M1和PMOS管M3的存在，保证了二次上电的复位效果。

有些实施例中，第一二极管M1为一NMOS管连接形成，如图4所示，该NMOS管的栅极连接漏极并与地信号连接，所述该NMOS管的源极连接所述充电延迟控制模块10的输出端。

图5是本发明第四实施例上电复位电路原理图。在图1的基础上还包括第二二极管M4，所述第二二极管M4的正极连接MOS管M2与电容C2串联的节点，所述第二二极管M4的负极连接电源。该图实施例还可以包括图4中的由NMOS管连接形成的第一二极管M1，这样形成的电路不仅可以实现上电复位，还可以实现二次上电的复位，上电复位和二次上电复位的原理与前面所述相同，此处不再赘述。

有些实施例中，第二二极管M4为一PMOS管连接形成，如图6所示，该PMOS管的栅极连接源极并与电源连接，所述该PMOS管的漏极连接MOS管M2与电容C2串联的节点。

有些实施例中，第二二极管M4为一NMOS管连接形成，如图7所示，该NMOS管的栅极连接漏极并与MOS管M2与电容C2串联的节点连接，所述该NMOS管的源极连接电源。

图8是本发明第七实施例上电复位电路原理图，在图4的基础上，电容C1由PMOS管形成，该PMOS管的漏极和源极均连接电源；电容C2由NMOS管形成，该NMOS管的漏极和源极均连接地信号；电阻R1和电阻R2均由NMOS管连接形成，所述NMOS管的栅极均连接该NMOS管的漏极。

在另外一些实施例中，如图9所示，在图8基础上，电阻R1和电阻R2均由PMOS管连接形成，所述PMOS管的栅极均连接该NMOS管的漏极。以上几个实施例的工作原理与前面所述工作原理相同，此处不再赘述。

当需要较长的上电复位时间时，可以适当减小电阻R1与电阻R2的比值，同时增大电容C1和电容C2的容值.在图8和图9中，可以设置形成电阻R1的MOS管、形成电阻R2的MOS管和PMOS管M2的宽长比的典型值均远小于1，由MOS管形成的第一二极管M1、开关管管M3的宽长比的典型值大于1，第一反相器U1的翻转阈值电压典型值大于电源电压的一半，最好接近于电源电压值。当需要较长的上电复位时间时，形成电阻R2的MOS管可以通过串联来增加电阻R2的电阻，可以适当增加形成电阻R2的MOS管串联的NMOS管的个数，同时增大形成电容C1的MOS管和形成电容C1的MOS管的宽长的乘积。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种上电复位电路，其特征在于，包括：充电延迟控制模块、MOS管M2、电容C2、电压检测模块，电源、MOS管M2、电容C2和地信号依次串联，MOS管M2与电容C2串联的节点连接电压检测模块的输入端；

所述充电延迟控制模块的其中两端连接电源和地信号，用于控制MOS管M2的缓慢导通；

电压检测模块用于检测电容C2上的电压值并输出复位信号。

2.根据权利要求1所述的上电复位电路，其特征在于，所述充电延迟控制模块包括电阻R1、电阻R2、电容C1，电源、电阻R1、电阻R2和地信号依次串联连接；电阻R1和电容C1并联，电阻R1和电阻R2串联后的节点连接MOS管M2的控制端。

3.根据权利要求2所述的上电复位电路，其特征在于，所述电阻R1和电阻R2均由NMOS管连接形成，所述NMOS管的栅极均连接该NMOS管的漏极。

4.根据权利要求2所述的上电复位电路，其特征在于，所述电阻R1和电阻R2均由PMOS管连接形成，所述PMOS管的栅极均连接该NMOS管的漏极。

5.根据权利要求2所述的上电复位电路，其特征在于，电容C1由PMOS管形成，该PMOS管的漏极和源极均连接电源。

6.根据权利要求2所述的上电复位电路，其特征在于，电容C2由NMOS管形成，该NMOS管的漏极和源极均连接地信号。

7.根据权利要求1所述的上电复位电路，其特征在于，还包括第一二极管M1，所述第一二极管M1的正极连接地信号，所述第一二极管M1的负极连接所述充电延迟控制模块的输出端。

8.根据权利要求7所述的上电复位电路，其特征在于，所述第一二极管M1为一NMOS管连接形成，该NMOS管的栅极连接漏极并与地信号连接，所述该NMOS管的源极连接所述充电延迟控制模块的输出端。

9.根据权利要求1所述的上电复位电路，其特征在于，还包括开关管M3，所述开关管M3的一端连接MOS管M2与电容C2串联的节点，另一端连接地信号，所述开关管M3的控制端连接电源。

10.根据权利要求1所述的上电复位电路，其特征在于，还包括第二二极管M4，所述第二二极管M4的正极连接MOS管M2与电容C2串联的节点，所述第二二极管M4的负极连接电源。

11.根据权利要求10所述的上电复位电路，其特征在于，所述第二二极管M4为一PMOS管连接形成，该PMOS管的栅极连接源极并与电源连接，所述该PMOS管的漏极连接MOS管M2与电容C2串联的节点。

12.根据权利要求10所述的上电复位电路，其特征在于，所述第二二极管M4为一NMOS管连接形成，该NMOS管的栅极连接漏极并与MOS管M2与电容C2串联的节点连接，所述该NMOS管的源极连接电源。

13.根据权利要求1至12任一项所述的上电复位电路，其特征在于，所述电压检测模块包括至少一个相互串联的反相器。