CN102111136A

CN102111136A - 芯片上电复位电路及其方法

Info

Publication number: CN102111136A
Application number: CN 201110030641
Authority: CN
Inventors: 王永寿; 萧经华; 郎君; 佘龙; 胡建国
Original assignee: HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Current assignee: HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Priority date: 2011-01-28
Filing date: 2011-01-28
Publication date: 2011-06-29
Anticipated expiration: 2031-01-28
Also published as: CN102111136B

Abstract

本发明涉及集成电路，公开了一种芯片上电复位电路及其方法。本发明中，由预充电模块、电荷充放电模块、波形整形模块和强迫响应模块构成芯片上电复位电路。预充电模块用来控制电荷充放电模块的充电电流的大小，电荷充放电电路将充电电流转换为充电电压后输出，通过波形整形模块进行放大和整形产生POR信号，强迫响应模块对POR信号进行全程监控，产生的输出信号对预充电模块进行锁定控制。由于该芯片上电复位电路在电源电压上升很缓慢的情况下，依然能够产生一上电复位信号，当电源电压稳定之后，其自身功耗为零。

Description

芯片上电复位电路及其方法

技术领域

本发明涉及集成电路，特别涉及集成电路中的芯片上电复位电路。

背景技术

为了确保集成电路在电源正常通电后能够正常运行，芯片上电复位(Power On Reset，简称“POR”)电路在系统级芯片(System on Chip，简称“SoC”)设计中是不可或缺的。一般来讲，由于芯片管脚资源有限以及成本等方面因素的限制，上电复位电路绝大数情况下都集成在芯片内部，芯片上电复位电路能够自动判断芯片上电电压是否正常，同时产生一个复位信号，该信号能够维持一段时间对芯片内部数字电路进行逻辑状态初始化，从而使得芯片内部数字电路在系统正常上电后能够正常可靠工作。

因此，一个可靠的芯片上电复位电路应满足以下几个要求：首先，无论电源电压上电速度的快慢，芯片上电复位电路必须能够产生一个复位信号用于数字逻辑电路的初始化；其次，芯片上电复位电路在完成其功能后，即芯片电源正常上电判断以及芯片逻辑电路初始化后，其自身功耗应该为零；第三，在芯片设计中，芯片上电复位电路应该占有较小的面积。

传统的电源上电复位电路原理图如图1所示，利用RC(电阻与电容)充放电支路迟滞反相器进行上电复位信号(即POR信号)的产生。该电路在电源电压稳定之后，静态功耗为零。但是为了获得较理想的POR信号，通常情况下，电阻和电容的取值较大，不利于集成。

现有的另一种芯片上电复位电路设计如图2所示，该芯片上电复位电路在理论上能够避免由于电源电压上电过程中变化缓慢而引起芯片上电复位电路无法响应这一问题。但该方案增加了额外的数字控制电路来控制该芯片上电复位电路能够在电源缓慢变化时及时响应，产生复位信号。增加的数字控制电路使得芯片上电复位电路面积增大，同时在电源稳定时候，分压模块(P1，R1，R2)仍然消耗电流。且电流的大小直接与该支路中电阻及MOS电阻的大小有关。同时该电流大小会影响到芯片上电复位电路的响应速度。因此，该方案的芯片上电复位电路，不仅增大了芯片上电复位电路的面积，而且电源稳定后其静态功耗无法避免。

此外，还存在一种芯片上电复位电路的设计，该芯片上电复位电路利用较小的电容使POR输出信号产生足够时间的延时。尽管该芯片上电复位电路与传统芯片上电复位电路相比减小了电路面积，但是在电源稳定之后，分压跟随模块无法避免直流功耗的产生，同时该电流的大小随着控制管强导通而增大。因此，在电源稳定之后，分压跟随模块中的电流也达到最大，该电流大小与电路中的电阻和控制管的尺寸相关。因此，该方案所提出的芯片上电复位电路，在电源稳定后无法实现零功耗，为降低电流，只能增加面积，使得该电路的优势不再明显。

由此可见，在目前的芯片上电复位电路中，当电源电压稳定后，芯片正常工作时均无法避免地需要消耗电流，增大了系统的功耗。如果通过增大面积以避免较大的功耗，又将增加成本。

发明内容

本发明的目的在于提供一种芯片上电复位电路及其方法，以较低的成本实现电源稳定后上电复位电路的零功耗。

为解决上述技术问题，本发明的实施例提供了一种芯片上电复位电路，包含：

电荷充放电模块，用于产生充电电流，并将该充电电流转换为充电电压输出；

预充电模块，用于根据电源电压对电荷充放电模块产生的充电电流的电流大小进行控制；

波形整形模块，用于对电荷充放电模块输出的充电电压进行放大和整形，并将经放大和整形后的电压作为上电复位信号输出；

强迫响应模块，用于监控波形整形模块输出的上电复位信号的大小，在上电复位信号为高电平时，锁定预充电模块，预充电模块在被锁定后，控制电荷充放电模块停止充电电流。

本发明的实施例还提供了一种芯片上电复位方法，包含以下步骤：

在芯片开始上电时，产生一充电电流，并将该充电电流转换为充电电压，其中，根据电源电压对该充电电流的电流大小进行控制；

将充电电压进行放大和整形，并将经放大和整形后的电压作为上电复位信号；

监控上电复位信号的大小，在上电复位信号为高电平时，停止充电电流。

进一步地，预充电模块由1个PMOS管M3，2个NMOS管M4、M5构成；电荷充放电模块由2个PMOS管M6和1个NMOS管M7构成；强迫响应模块由两输入与非门NAND，PMOS管M1，NMOS管M2构成。

进一步地，波形整形模块由2个反相器INV1，INV2构成。其中，INV1为施密特反相器。

本发明实施例与现有技术相比，主要区别及其效果在于：

在由预充电模块、电荷充放电模块、波形整形模块和强迫响应模块构成的芯片上电复位电路中，由预充电模块对电源电压进行判断和处理，其输出直接控制电荷充放电模块的充电电流大小，电荷充放电模块中的充电电流转换为充电电压后输出，波形整形模块对充电电压进行放大和整形后，将经放大和整形后的电压作为上电复位信号(POR信号)输出。强迫响应模块对POR信号全程监控，在POR信号为高电平，强迫响应模块锁定预充电模块，使其停止预充电，由此产生一稳定的POR信号。由于通过预充电模块的控制，在电源电压上升很缓慢的情况下，依然能够产生一POR信号，当电源电压稳定之后，通过强迫响应模块对预充电模块的锁定，使得整个芯片上电复位电路不再消耗任何电流，以较低的成本实现了电源稳定后POR电路零功耗的目的。

另外，由于结构简单，避免了大电容和电阻的使用，因此在实现高性能的同时，能有效节约面积，进一步降低成本。

另外，由于利用2个反相器构成的波形整形模块能起到迟滞作用，使得本发明的芯片上电复位电路能对电源噪声和干扰有较强的抑制作用。

附图说明

图1是根据现有技术中传统的芯片上电复位电路结构图；

图2是根据现有技术中的另一种芯片上电复位电路结构图；

图3是根据本发明第一实施例的芯片上电复位电路示意图；

图4是根据本发明第一实施例的芯片上电复位电路具体结构图；

图5是根据本发明第一实施例的仿真结果示意图；

图6是根据本发明第三实施例的芯片上电复位方法流程图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作进一步地详细描述。

本发明的核心在于，由预充电模块、电荷充放电模块、波形整形模块和强迫响应模块构成芯片上电复位电路。

其中，电荷充放电模块用于产生充电电流，并将该充电电流转换为充电电压输出。

预充电模块用于根据电源电压对电荷充放电模块产生的充电电流的大小进行控制。

波形整形模块用于对电荷充放电模块输出的充电电压进行放大和整形，并将经放大和整形后的电压作为POR信号输出。

强迫响应模块用于监控波形整形模块输出的POR信号的大小，在POR信号为高电平时，锁定预充电模块，预充电模块在被锁定后，控制电荷充放电模块停止充电电流。

本发明第一实施例涉及一种芯片上电复位电路。如图3所示，该芯片上电复位电路包含：预充电模块100、电荷充放电模块101、波形整形模块102和强迫响应模块103。

预充电模块100用于根据电源电压对电荷充放电模块产生的充电电流的电流大小进行控制，即对电源电压进行判断和处理，其输出直接控制充放电模块的充电电流，即预充电模块100通过向电荷充放电模块101输出的控制信号，控制电荷充放电模块101产生的充电电流的大小。

具体地说，该预充电模块100需检测电源电压VDD，当电源电压由零开始逐渐增大时，说明芯片正在上电。在本实施例中，预充电模块100向电荷充放电模块101输出的控制信号即为该预充电模块100向电荷充放电模块101输出的电压。当芯片开始上电时，预充电模块100通过向电荷充放电模块101输出的电压控制电荷充放电模块101产生充电电流，在芯片上电过程中，预充电模块100向电荷充放电模块101输出的电压在开始阶段将随电源电压的增大而增大，当电源电压增大到一定程度时，预充电模块100向电荷充放电模块101输出的电压将随着电源电压的增大而减小，该输出的电压越小，电荷充放电模块101中产生的充电电流就越大。也就是说，当芯片上电过程中，随着电源电压的增大，预充电模块100通过输出的电压控制电荷充放电模块101的充电电流逐渐增大，从而使得电荷充放电模块101所输出的电压不断增大，直至电荷充放电模块101所输出的电压达到高电平阈值时，该电荷充放电模块101所输出的电压经波形整形模块102的放大和整形后得到的PO R信号将迅速变为高电平(此时说明芯片已正常上电，VDD已为高电平)。预充电模块100在因POR信号为高电平而被强迫响应模块103锁定时，通过输出的电压控制电荷充放电模块停止充电。

电荷充放电模块101用于产生充电电流，并将该充电电流转换为充电电压输出。如上所述，当电源电压由零开始逐渐增大时，电荷充放电模块101根据来自预充电模块100的控制信号产生充电电流，该充电电流随着电源电压增大而增大，直至预充电模块100被锁定时，停止充电，充电电流为零。本实施例中的电荷充放电模块101采用传统的电流源-电容式充电结构。

波形整形模块102用于对电荷充放电模块输出的充电电压进行放大和整形，并将经放大和整形后的电压作为POR信号输出，即对电荷充放电所积累的电压进行放大和整形后输出。

强迫响应模块103用于监控波形整形模块输出的POR信号的大小，在POR信号达到高电平时，锁定预充电模块，预充电模块在被锁定后，通过向电荷充放电模块输出的控制信号控制电荷充放电模块停止充电电流。即在电源电压上电速度较慢时，通过电源电压和POR输出大小进行判断，其输出直接对预充电电路进行控制，从而实现对POR输出响应。

也就是说，在芯片开始上电(即电源电压由零开始增大)时，通过预充电模块100对电荷充放电模块101进行控制，产生一个充电电流，并在芯片上电过程中，随着电源电压的逐渐增大，控制该充电电流逐渐增大。电荷充放电模块101将该充电电流转换为充电电压输出，当输出的充电电压被波形整形模块102放大处理后产生一个PO R信号。若强迫响应模块103监控到该POR信号为高电平，此时说明芯片已正常上电，则锁定预充电模块100，预充电模块100在被锁定后，控制电荷充放电模块101停止充电电流的产生；若强迫响应模块103监控到该信号为低电平，则随着VDD增大，电荷充放电模块101的电流继续增大，直到POR信号为高电平。

本实施例中的预充电模块100、电荷充放电模块101、波形整形模块102和强迫响应模块103的具体结构与连接关系如图4所示。

预充电电路100由PMOS管M3，NMOS管M4、M5构成。其中PMOS管M3栅极连接至强迫响应模块103的输出端a，M3源极接电源电压VDD，其漏极为预充电电路100输出端；NMOS管M4的漏极与M3的漏极相接，其栅极接电源电压VDD，源极接NMOS管M5的漏极；NMOS管M5连接成MOS二极管的形式，即其栅极和漏极相短接连接至M4的源极，M5源极与低电位GND相连。

电荷充放电模块101由PMOS管M6，NMOS管M7构成。PMOS管M6的源极接电源电压VDD，栅极接预充电模块的输出端b，漏极为电荷充电放电模块的输出端c；NMOS管M7，其栅极接PMOS管M6的漏极(电荷充放电模块101输出端c)，其漏极、源极均接至低电位GND。

波形整形模块102由反相器INV1，INV2构成。其中INV1的输出端接至INV2的输入端，INV2的输出端为POR信号。反相器INV1和INV2的电源电压为VDD，低电平为GND。本实施例中，INV1为施密特反相器。由于利用2个反相器构成的波形整形模块能起到迟滞作用，使得本实施例的芯片上电复位电路能对电源噪声和干扰有较强的抑制作用。

强迫响应模块103由两输入与非门NAND，PMOS管M1，NMOS管M2构成。其中两输入与非门NAND的输入信号分别为VDD和POR信号，其输出端分别接至M1和M2的栅极，两输入与非门NAND的电源电压为VDD，低电位为GND；PMOS管M1和NMOS管M2为反相器连接方式，即PMOS管M1源极与电源电压VDD相连接，其漏极与NMOS管M2漏极相连作为强迫响应模块的输出端a；NMOS管M2的栅极与M1栅极相连，M2源极与地电位GND相连。

在本实施例中，通过预充电模块的控制，在电源电压上升很缓慢的情况下，依然能够产生一POR信号，当电源电压稳定之后，通过强迫响应模块对预充电模块的锁定，使得整个芯片上电复位电路不再消耗任何电流，实现了电源稳定后POR电路零功耗的目的。具体分析如下：

当VDD由零开始逐渐增大，直到大于NMOS管阈值电平V_THN时，强迫响应模块103中NAND的输出电平跟随VDD变化，而NMOS管M2导通，则强迫响应模块103输出端a为低电平，因此预充电模块100中PMOS管M3开始导通，此时VDD还不能使NMOS管M4，M5导通，因此，预充电模块100输出端b会跟随VDD一致变化。此时电荷充放电模块101中的充放电电流接近于零。

由于INV2中NMOS管导通，此时POR电路输出为低电平0；当VDD继续增大，直到VDD＞2V_THN≈1.6V，此时预充电模块100中NMOS管M4，M5开始导通，随着VDD继续增大，则该模块输出端b的电位开始下降，由此电荷充放电模块101中的PMOS管M6当(VDD-V_b)＞|V_THP|时，M6管开始导通，随着VDD的增大，电荷充放电模块101中的充电电流也会逐渐增大，因此该模块的输出端c的电压开始升高，若Vc不能使波形整形模块102中的INV1翻转，则POR仍然维持低电平。

当VDD继续增大，使得电荷充放电模块101中充电电流增大且使其输出端c的电压增大到能够使波形整形模块102中INV1状态开始翻转，则POR电平开始翻转为高电平，该高电平被强迫响应模块103所采样，使得两输入与非门NAN D状态立即翻转为低电平0，此时M1迅速打开，M2截止，强迫响应模块103输出端a的电平变为VDD，该控制电平控制预充电电路100中的PMOS管M3迅速截止，此时，预充电电路100输出电平b被NMOS管M4和M5拉至接近电位V_THN，该电平使电荷充放电模块101中的PMOS管M6中的充电电流迅速增大，导致电荷充放电模块101的输出电平Vc增大至VDD，该电平被后续的波形整形模块102进行整形后输出POR信号高电平信号，此时VDD早已跳变为稳定的高电平。

当POR信号变为高电平后，强迫响应模块103的输出将预充电电路锁定，则预充电电路输出电平一致保持低电平，整个POR电路状态保持不变，因此，当电源电压达到VDD正常工作时，本实施例的POR电路其静态功耗为零。本实施例的上电复位电路图仿真结果如图5所示。图5中从上至下依次给出了POR信号随时间变化的电压值、INV1的输出端d随时间变化的电压值、电荷充电放电模块的输出端c随时间变化的电压值、预充电模块的输出端b随时间变化的电压值、强迫响应模块的输出端a随时间变化的电压值。

而且，由于整个电路结构简单，避免了大电容和电阻的使用，因此在实现高性能的同时，能有效节约面积，进一步降低了成本。

本发明第二实施例涉及一种芯片上电复位电路。第二实施例与第一实施例基本相同，区别主要在于：在第一实施例中，电荷充放电模块101中，采用的电容类型为NMOS管M7。而在本实施例中，将该NMOS管M7替换为其他类型的电容，如金属-金属(Metal Isolation Metal，简称“MIM”)类型的电容或多晶硅-多晶硅(Poly Isolation Poly)类型的电容等。

另外，在第一实施例中，波形整形模块中的INV1为施密特反相器。而在本实施例中，也可将INV1替换为其他类型的反相器，或者将波形整形模块中的INV1和INV2均设置为施密特反相器。使得本发明的实施例能灵活多变地实现。

本发明第三实施例涉及一种芯片上电复位方法，具体流程如图6所示。

在步骤610中，在芯片开始上电时，产生一充电电流，并将该充电电流转换为充电电压。当电源电压由低到高逐渐上升时，逐渐增大充电电流的电流大小。由于在芯片上电过程中，电源电压是由零开始逐渐增大的过程，直至达到高电平。因此从芯片开始上电时开始产生一充电电流，在电源电压逐渐增大的过程中，该充电电流增大。

在本实施例中，通过以下方式，将充电电流转换为充电电压：利用电流对电容进行充电，将电荷转移至电容形成电压。该电容可由MNOS管实现。此外，本领域技术人员可以理解，在实际应用中，该电容也可以是其他类型的电容，如MIM电容或PIP电容等。

在步骤620中，将充电电压进行放大和整形，并将经放大和整形后的电压作为POR信号。具体地，利用相连的2个反相器对充电电压进行放大和整形。相连的2个反相器中，接收充电电压的反相器为施密特反相器。或者，相连的2个反相器也可以都是施密特反相器或都是其他类型的反相器。

在步骤630中，监控POR信号的大小，在POR信号为高电平时，停止对充电电流的充电。

由于若POR信号为零，说明芯片还未完成正常上电过程(即电源电压尚未达到高电平)，那么随着VDD增大，该充电电流也将增大，由充电电流转换为的充电电压也将随着VDD增大，直至该充电电压达到高电平阈值，此时将充电电压进行放大和整形后得到的POR信号将迅速变为高电平。当POR信号为高电平时，说明芯片已正常上电，VDD达到正常状态，此时停止对充电电流的充电。

不难发现，本实施例是与第一实施例相对应的方法实施例，本实施例可与第一实施例互相配合实施。第一实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第一实施例中。

本实施例可以以软件、硬件、固件等方式实现。不管本发明是以软件、硬件、还是固件方式实现，指令代码都可以存储在任何类型的计算机可访问的存储器中(例如永久的或者可修改的，易失性的或者非易失性的，固态的或者非固态的，固定的或者可更换的介质等等)。同样，存储器可以例如是可编程阵列逻辑(Programmable Array Logic，简称“PAL”)、随机存取存储器(Random Access Memory，简称“RAM”)、可编程只读存储器(Programmable Read Only Memory，简称“PROM”)、只读存储器(Read-Only Memory，简称“ROM”)、电可擦除可编程只读存储器(Electrically Erasable Programmable ROM，简称“EEPROM”)、磁盘、光盘、数字通用光盘(Digital Versatile Disc，简称“DVD”)等等。

在本发明的各实施例中，在电源电压上升很缓慢的情况下，依然能够产生一POR信号，当电源电压稳定之后，该电路无静态功耗，同时本发明提出的POR电路对电源噪声和干扰有较强的抑制作用，且电路结构简单，避免了大电容和电阻的使用，节约面积，降低成本。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims

1.一种芯片上电复位电路，其特征在于，包含：

预充电模块，用于根据电源电压对所述电荷充放电模块产生的充电电流的电流大小进行控制；

波形整形模块，用于对所述电荷充放电模块输出的充电电压进行放大和整形，并将经放大和整形后的电压作为上电复位信号输出；

强迫响应模块，用于监控所述波形整形模块输出的上电复位信号的大小，在所述上电复位信号为高电平时，锁定所述预充电模块，所述预充电模块在被锁定后，控制所述电荷充放电模块停止充电电流。

2.根据权利要求1所述的芯片上电复位电路，其特征在于，所述电荷充放电模块采用电流源-电容式充电结构。

3.根据权利要求2所述的芯片上电复位电路，其特征在于，所述电荷充放电模块由1个PMOS管M6和1个NMOS管M7构成；

所述M6的源极接电源电压VDD，栅极与所述预充电模块的输出端b相连，漏极作为所述电荷充放电模块的输出端c；

所述M7的栅极接所述M6的漏极，M7的漏极、源极均接至低电位GND。

4.根据权利要求1所述的芯片上电复位电路，其特征在于，所述预充电模块由1个PMOS管M3，2个NMOS管M4、M5构成；

所述M3的栅极与所述强迫响应模块的输出端a相连，源极接电源电压VDD，漏极作为所述预充电模块的输出端b；

所述M4的漏极与所述M3的漏极相接，M4的栅极接电源电压VDD，M4的源极接所述M5的漏极；

所述M5的栅极和漏极相短接连接至M4的源极，M5源极与低电位GND相连。

5.根据权利要求1所述的芯片上电复位电路，其特征在于，所述波形整形模块由2个反相器INV1，INV2构成；

其中，所述INV1的输出端接至INV2的输入端，INV2的输出端为所述波形整形模块的输出端，输出上电复位信号。

6.根据权利要求5所述的芯片上电复位电路，其特征在于，所述INV1为施密特反相器。

7.根据权利要求1所述的芯片上电复位电路，其特征在于，所述强迫响应模块由两输入与非门NAND，PMOS管M1，NMOS管M2构成；

所述NAND的两个输入信号分别为电源电压和上电复位信号，NAND的输出端分别接至M1和M2的栅极；

所述M1的源极与电源电压VDD相连接，M1的漏极与所述M2漏极相连并作为所述强迫响应模块的输出端a；

所述M2的栅极与M1的栅极相连，M2的源极与低电位GND相连。

8.一种芯片上电复位方法，其特征在于，包含以下步骤：

将所述充电电压进行放大和整形，并将经放大和整形后的电压作为上电复位信号；

监控所述上电复位信号的大小，在所述上电复位信号为高电平时，停止所述充电电流。

9.根据权利要求8所述的芯片上电复位方法，其特征在于，通过以下方式，将所述充电电流转换为充电电压：

利用电流对电容进行充电，将电荷转移至电容形成所述电压；

所述电容为NMOS电容。

10.根据权利要求8所述的芯片上电复位方法，其特征在于，所述根据电源电压对该充电电流大小进行控制的步骤中包含以下子步骤：

当所述电源电压由低到高逐渐上升时，逐渐增大所述充电电流的电流大小。

11.根据权利要求8所述的芯片上电复位方法，其特征在于，在所述将充电电压进行放大和整形的步骤中，包含以下子步骤：

利用相连的2个反相器对所述充电电压进行放大和整形。

12.根据权利要求11所述的芯片上电复位方法，其特征在于，所述相连的2个反相器中，接收所述充电电压的反相器为施密特反相器。