CN112234966A - 复位电路 - Google Patents

复位电路 Download PDF

Info

Publication number
CN112234966A
CN112234966A CN202011209426.XA CN202011209426A CN112234966A CN 112234966 A CN112234966 A CN 112234966A CN 202011209426 A CN202011209426 A CN 202011209426A CN 112234966 A CN112234966 A CN 112234966A
Authority
CN
China
Prior art keywords
reset
circuit
voltage
resistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011209426.XA
Other languages
English (en)
Inventor
钱航
刘国清
杨荣德
刘文浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Minieye Innovation Technology Co Ltd
Original Assignee
Shenzhen Minieye Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Minieye Innovation Technology Co Ltd filed Critical Shenzhen Minieye Innovation Technology Co Ltd
Priority to CN202011209426.XA priority Critical patent/CN112234966A/zh
Publication of CN112234966A publication Critical patent/CN112234966A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明涉及一种复位电路。该复位电路包括：充放电电路、跟随电路、复位信号电路。充放电电路包括电阻R1、电容C1、和电源端口J1，复位信号电路包括复位芯片。在开机上电时，电容C1的电压上升，跟随电路的控制端的输入电压上升，跟随电路的输出电压跟随控制端的输入电压上升，即复位芯片输入端电压跟随电容C1的电压。通过调节充放电电路的时间常数，可以调节复位时间。由于跟随电路存在，电阻R1不受复位芯片引脚的输入阻抗的影响，电阻R1的取值范围增大，可进一步提高复位时间的调节范围。

Description

复位电路
技术领域
本发明涉及计算机技术领域，特别是涉及一种复位时间较长的复位电路。
背景技术
目前的电子产品大多数使用中央处理器(CPU)控制，由于工作电压的不稳定性，若CPU开机上电时，没有进行复位操作，则当CPU在电源处于波动状态工作时，很容易造成CPU工作死机或失常。
而普通复位开机电路只有一个复位芯片，虽然能实现复位操作，但复位时间短，一般都局限于毫秒级别，无法满足用户对复位时间较长的复位电路的需求。
发明内容
基于此，有必要提供一种复位时间较长的复位电路。
第一方面，提供了一种复位电路，包括：
充放电电路，包括电阻R1、电容C1和电源端口，该电源端口、电阻R1和电容C1依次连接；
跟随电路，该跟随电路的控制端与电阻R1和电容C1的公共端连接，该跟随电路的输出电压跟随该跟随电路的控制端的输入电压；
复位信号电路，包括复位芯片，该复位芯片输入端与该跟随电路的输出端连接，该复位芯片的输出端用于输出复位信号。
在其中一个实施例中，该跟随电路包括NPN型三极管，该跟随电路的控制端为该NPN型三极管的基极，该跟随电路的输出端为该NPN型三极管的发射极，该NPN型三极管的集电极与电源端口连接。
在其中一个实施例中，该跟随电路还包括：
电阻R2，一端与该NPN型三极管的发射极连接，另一端接地。
在其中一个实施例中，该跟随电路包括：
电压跟随器，该跟随电路的控制端为该电压跟随器的正相端，该跟随电路的输出端为电压跟随器的输出端。
在其中一个实施例中，充放电电路还包括：
二极管，该二极管阴极与该电源端口连接，该二极管阳极与电阻R1和电容C1的公共端连接。
在其中一个实施例中，该复位信号电路还包括：
电阻R3，与所述电容C1并联。
在其中一个实施例中，该复位信号电路还包括：
电阻R4，一端与电阻R1和电容C1公共端连接，另一端与跟随电路的控制端连接。
在其中一个实施例中，该复位芯片用于在复位芯片输入端电压低于门限电压时通过复位芯片的输出端输出复位信号，在复位芯片输入端电压超过门限电压时延时第一时间后将该复位信号释放。
在其中一个实施例中，该复位芯片的输出端用于连接控制器的复位引脚。
第二方面，提供了一种中央处理器，包括第一方面任一项的复位电路。
上述复位电路，在开机上电时，电容C1的电压上升，跟随电路的控制端的输入电压上升，跟随电路的输出电压跟随控制端的输入电压上升，即复位芯片输入端电压跟随电容C1的电压。通过调节充放电电路的时间常数，可以调节复位时间。由于跟随电路存在，电阻R1不受复位芯片引脚的输入阻抗的影响，电阻R1的取值范围增大，可进一步提高复位时间的调节范围。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为实施例1的复位电路结构图；
图2为实施例2的复位电路结构图；
图3为实施例3的复位电路结构图；
图4为实施例4的复位电路结构图；
图5为实施例5的复位电路结构图；
图6为实施例6的复位电路结构图；
图7为实施例7的复位电路结构图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
当复位开机电路只有一个复位芯片时，复位开机电路的复位时间完全取决于复位芯片自身属性，调节范围有限，并且复位时间大都局限于毫秒级别。显然，当用户需要一个较长的复位时间时，只有一个复位芯片的复位开机电路是无法满足用户的需求的。
有鉴于此，本申请实施例提供一种复位时间较长的复位电路。该实施例采用模拟方案，相对于采用数字方案实现较长的复位时间，其结构简单且成本低。
本申请实施例提供的复位电路，用于在开机VCC上电时，复位芯片输出复位信号，让单片机/中央处理器(MCU/CPU)保持复位状态；待VCC电源稳定，复位芯片将复位信号释放，让MCU/CPU正常工作。
如图1所示，一实施例的复位电路包括充放电电路102、跟随电路104和复位信号电路106。具体的，充放电电路102包括电阻R1、电容C1和电源端口J1，电源端口J1、电阻R1和电容C1依次连接。跟随电路104的控制端与电阻R1和电容C1的公共端连接，跟随电路104的输出电压跟随跟随电路的控制端的输入电压。复位信号电路包括复位芯片U1，复位芯片U1输入端与跟随电路的输出端连接，复位芯片U1的输出端用于输出复位信号。
应说明的，在开机上电以后，因为电容C1电压不能突变，通过电阻R1给电容C1充电，电容C1的电压随时间增加而上升。因为跟随电路的控制端与电阻R1和电容C1的公共端连接，所以跟随电路的控制端的输入电压也随时间增加而增加，跟随电路的输出电压也随时间增加而增加。复位芯片U1的输入端电压也随时间增加而增加，当复位芯片U1输入端电压低于门限电压时，复位芯片U1输出端输出复位信号，当复位芯片U1输入端电压超过门限电压时，复位芯片U1将释放复位信号，复位时间结束，MCU/CPU正常工作。具体的，复位信号为高电平信号或低电平信号，若要使MCU/CPU处于正常工作状态，其复位引脚需要处于高电平状态，则复位芯片输出的复位信号应为低电平信号；若要使MCU/CPU处于正常工作状态，其复位引脚需要处于低电平状态，则复位芯片输出的复位信号应为高电平信号。通过调整R1和C1的参数值改变C1所需的充电时间，以此调整复位时间。
当复位电路由充放电电路和复位信号电路组成时，具体的，复位芯片U1输入端与电阻R1和电容C1的公共端连接，通过调整R1和C1的参数值调整复位电路的复位时间。
应解释的，当仅采用充放电电路和复位信号电路时，由于复位芯片U1引脚的输入阻抗的一般为兆欧量级，所以电阻R1的阻值一般不能超过1兆欧姆。若要设计长时间的复位电路，则C1的容值需要很大，即电容C1的成本高且体积大。
更进一步的，本申请充放电电路和复位信号电路通过跟随电路连接，使得R1阻值的设置不受复位芯片U1输入阻抗的限制，可以通过增大电阻R1的阻值以实现增加复位电路的复位时间，降低了复位电路的成本以及体积。在本申请一个可选实施例中，电阻R1的阻值为2兆欧姆。
应解释的，复位芯片U1引脚的输入阻抗受温度影响比较大，当温度升高，复位芯片U1的漏电流变大，导致复位芯片U1引脚的输入阻抗下降。当仅采用充放电电路和复位信号电路时，电容C1的稳态电压为电阻R1与复位芯片U1引脚的输入阻抗的分压，而复位芯片U1引脚的输入阻抗随温度升高而降低，复位芯片U1输入端的稳态电压随温度升高而降低，导致电容C1的充电时间随温度改变而改变，所以由充放电电路和复位信号电路组成的复位电路温度特性差。
更进一步的，本申请加入跟随电路后，复位芯片U1输入端的稳态电压不会随温度变化而变化。更进一步的，由于半导体器件的温度特性相比于电阻和电容要差，本申请通过电阻R1为电容C1直接充电，而不经过其他多余的其他器件，复位电路温度特性好。
上述复位电路，在开机上电时，电容C1的电压上升，跟随电路的控制端的输入电压上升，跟随电路的输出电压跟随控制端的输入电压上升，即复位芯片U1输入端电压跟随电容C1的电压。通过调节充放电电路的时间常数，可以调节复位时间。由于跟随电路存在，电阻R1不受复位芯片U1引脚的输入阻抗的影响，电阻R1的取值范围增大，可进一步提高复位时间的调节范围。
如上述实施例描述的，跟随电路的输出电压跟随跟随电路的控制端的输入电压，那么下述实施例将提供具体的跟随电路的结构。
如图2所示，跟随电路包括电压跟随器U2，跟随电路的控制端为电压跟随器U2的正相端，跟随电路的输出端为电压跟随器U2的输出端。
具体的，电压跟随器U2为由运放器构成的电压跟随器U2，电压跟随器U2的输出端电压等于电压跟随器U2的正相端电压，因此电压跟随器U2实现了跟随电路的输出电压跟随跟随电路的控制端的输入电压。
将电容C1和电阻R1的公共端与电压跟随器U2的正相端连接，电压跟随器U2的输出端与复位芯片U1的输入端连接，即复位芯片U1输入端电压和电容C1电压相等，通过调整电阻R1和电容C1的参数值，可以调整C1达到门限电压所需的时间，从而调整复位芯片U1输入电压达到门限电压所需时间，即调整复位电路的复位时间。
电压跟随器U2的输入阻抗高，进一步增加了复位电路的复位时间，且其输出阻抗低，符合复位芯片U1对输入阻抗的要求。
如图3所示，跟随电路包括NPN型三极管Q1，跟随电路的控制端为NPN型三极管Q1的基极，跟随电路的输出端为NPN型三极管Q1的发射极，NPN型三极管Q1的集电极与电源端口J1连接。
具体的，当开机上电瞬间电容C1两端电压UC1为0，NPN型三极管Q1截止，电容C1开始充电，当电容C1两端电压UC1等于NPN型三极管Q1的开启电压时，NPN型三极管Q1导通，应说明的，不同的NPN型三极管的开启电压不同，一般的，NPN型三极管的开启电压为0.6V-0.8V。NPN型三极管Q1导通后，电容C1继续充电，复位芯片U1输入端电压升高，复位芯片U1输出复位信号，直到复位芯片U1输入端电压为门限电平，复位芯片U1延迟一段时间后释放复位信号。延迟时间由复位芯片U1本身的工作原理决定，一般为固定延时，但是在不同温度环境下复位芯片U1的复位延时不同。
在本申请一个可选实施例中，复位芯片U1的输出端与控制器的复位引脚连接，控制器可以是单片机或中央处理器。
可以理解，上述跟随电路还可以采用其他形式，而不限于上述实施例已经提到的形式，只要其能够达到完成跟随电路的输出电压跟随跟随电路的控制端的输入端的输入电压的功能即可。
参照图4，在本申请一个可选实施例中，跟随电路还包括电阻R2，电阻R2一端与NPN型三极管Q1的发射极连接，另一端接地。当某种原因，如温度变化，使集电极电流增大，电阻R2的电压增大，即发射极电位上升，输入电压Ube＝Ub-Ue减小，基极电流Ib减小，集电极电流减小，由此可知，电阻R2起到稳定工作点的作用。
继续参照图4，在本申请一个可选实施例中，复位信号电路还包括电容C2，电容C2与电阻R2并联。当VCC瞬态跌落，复位芯片U1的输入端电压会发生变化，电容C2可以补偿掉电造成的能量损失，使电容C2上的电压保持稳定，减少复位芯片U1的抖动。
更进一步的，信号串扰以及静电释放(ESD)均会导致复位芯片U1抖动，但是电容C2构成交流低阻抗路径，减小信号串扰及ESD对复位芯片U1的干扰。
上述实施例描述的复位电路工作在开机上电的状态，下述实施例涉及在掉电时，复位电路的工作情况。
参照图5，在本申请一个可选实施例中，充放电电路还包括二极管D1，二极管D1的阴极与电源端口连接，二极管D1的阳极与电阻R1和电容C1的公共端连接。
开机后，电容C1处于充电状态，电容C1的电荷不断增加，直到电容C1达到满电量状态，当掉电后，电容C1两端的电压不能突变，所以电容C1进行放电，此时，电容C1的电荷能够通过二极管D1迅速释放，而不会位于电容C1内，使电容C1维持在高电压状态，从而影响下次开机上电。即在掉电后，二极管D1能迅速将电容C1的电荷释放完，从而不影响VCC第二次上电。
继续参照图5，在本申请一个可选实施例中，复位信号电路还包括电容C2、跟随电路还包括电阻R2，在开机上电时，电容C1充电，UC1逐渐增大，电阻R2两端电压增大，电容C2两端的电压增大。在掉电后，若没有电阻R2的存在，电容C2只能通过复位芯片U1的引脚1和引脚3的阻抗进行放电，又因为两个引脚之间的阻抗很大，所以放电速度很慢。若在短时间内掉电然后再次上电，就无法实现复位，因为电容C2两端还维持在高电压状态，复位芯片U1的输入端的电压被钳制在高电位。但是因为电阻R2的存在，所以电容C2可以通过电阻R2快速放电，而不会影响下次上电。
请继续参考图5，在本申请一个可选实施例中，复位电路包括充放电电路、跟随电路和复位信号电路。具体的，充放电电路包括：二极管D1、电阻R1和电容C1。跟随电路包括：NPN型三极管Q1和电阻R2。复位信号电路包括：电容C2和复位芯片U1。其中，复位芯片U1的3脚为复位芯片U1的输入端，1脚为复位芯片U1的接地端，2脚为复位芯片的输出端。
电阻R1和电容C1串联，两者的公共端连接到NPN型三极管Q1的基极，NPN型三极管Q1的发射极连接复位芯片U1的3脚，并对地串接电阻R2，电阻R2两端并联电容C2，复位芯片U1的1脚接地，二极管D1并联于电阻R1两端。
在VCC上电以后，通过电阻R1给电容C1充电，当电容C1两端的电压大于NPN型三极管Q1两端电压时，NPN型三极管导通，电容C1继续充电，电阻R2两端的电压上升，复位芯片U1的3脚电压上升，其2脚输出复位信号，直到3脚电压超过门限电压，复位芯片U1延时一段时间后释放复位信号。
电阻R2两端并联电容C2用于减小VCC瞬态跌落、信号串扰和ESD带来的抖动。NPN型三极管和电阻R2构成共集电极放大电路，驱动能力强，输出电阻小，并且使得电阻R1的选取不受复位芯片U1输入阻抗的影响，R2可以选择大于1兆欧，相同时间常数下可以减小电容C1的容值，降低整个方案的成本和空间需求。
应说明的，复位时间可以通过调整电阻R1和电容C1的参数值进行匹配设计。
当VCC掉电后,二极管D1能迅速将电容C1的电荷释放完，电阻R2能迅速将电容C2的电荷释放完，从而不影响VCC第二次上电。
加入NPN型三极管Q1后，相比于充放电电路直接与复位芯片U1的3脚连接，复位芯片U1的输入端稳态电压不会随温度变化而变化，其稳态电压为VCC-Vbe，复位电路温度特性良好。
电阻R1受复位芯片U1引脚的输入阻抗的影响小，可以选取较大阻值的电阻，作为电阻R1，上述实施例的复位电路实现宽复位时间的复位功能。
请参照图6，在本申请一个实施例中，复位电路还包括电阻R3，具体的，电阻R3与电容C1并联。
由上述实施例可知，从电容C1开始充电，到复位芯片U1释放复位信号的持续时间为复位时间。电容C1和电阻R1的大小决定了开机上电时复位时间的长短。
而电阻R1和电阻R2的设置决定了电源电压跌落到多少时复位芯片将产生复位信号，即电压VCC下降多少时，复位芯片U1的输入端电压小于门限电压，此时复位芯片输出复位信号。
由此可见，增加电阻R3可以调整电源电压跌落复位的起控点。
请参照图7，在本申请一个实施例中，复位电路还包括电阻R4，具体地，电阻R4一端与电阻R1和电容C1公共端连接，另一端与跟随电路104的控制端连接。
当复位电路未接入电阻R4时，流过基极的电流为:
Ib＝(Vin-0.7)/Rb
其中，Vin为NPN型三极管Q1基极的输入电压，Rb为基极电阻。流过基极的电流过大时容易把NPN型三极管Q1烧坏。而加入电阻R4，起到了限流的作用，保护了NPN型三极管Q1。
另外，在本申请一个可选实施例中，提供了一种中央处理器，该中央处理器包括一种如图1所示的复位电路，其中，复位电路包括：充放电电路、跟随电路和复位信号电路。具体的，充放电电路包括电阻R1、电容C1和电源端口J1，电源端口J1、电阻R1和电容C1依次连接。跟随电路的控制端与电阻R1和电容C1的公共端连接，跟随电路的输出电压跟随跟随电路的控制端的输入电压。复位信号电路包括复位芯片U1，复位芯片U1输入端与跟随电路的输出端连接，复位芯片U1的输出端用于输出复位信号。
在此实施例中，跟随电路可以包括由晶体管构成的电压跟随器，也可以包括由运放器构成的电压跟随器。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种复位电路，其特征在于，包括：
充放电电路，包括电阻R1、电容C1和电源端口，所述电源端口、电阻R1和电容C1依次连接；
跟随电路，所述跟随电路的控制端与电阻R1和电容C1的公共端连接，所述跟随电路的输出电压跟随所述跟随电路的控制端的输入电压；
复位信号电路，包括复位芯片，所述复位芯片输入端与所述跟随电路的输出端连接，所述复位芯片的输出端用于输出复位信号。
2.根据权利要求1所述的复位电路，其特征在于，所述跟随电路包括NPN型三极管，所述跟随电路的控制端为所述NPN型三极管的基极，所述跟随电路的输出端为所述NPN型三极管的发射极，所述NPN型三极管的集电极与电源端口连接。
3.根据权利要求2所述的复位电路，其特征在于，所述跟随电路还包括：
电阻R2，一端与所述NPN型三极管的发射极连接，另一端接地。
4.根据权利要求1所述的复位电路，其特征在于，所述跟随电路包括电压跟随器，所述跟随电路的控制端为所述电压跟随器的正相端，所述跟随电路的输出端为所述电压跟随器的输出端。
5.根据权利要求1所述的复位电路，其特征在于,所述充放电电路还包括：
二极管，所述二极管阴极与所述电源端口连接，所述二极管阳极与电阻R1和电容C1的公共端连接。
6.根据权利要求3所述的复位电路，其特征在于，所述复位信号电路还包括：
电容C2，与所述电阻R2并联。
7.根据权利要求1所述的复位电路，其特征在于，还包括：
电阻R3，与所述电容C1并联。
8.根据权利要求1所述的复位电路，其特征在于，所述复位电路还包括：
电阻R4，一端与所述电阻R1和电容C1的公共端连接，另一端与跟随电路的控制端连接。
9.根据权利要求1所述的复位电路，其特征在于，所述复位芯片用于在复位芯片输入端电压低于门限电压时通过复位芯片的输出端输出复位信号，在复位芯片输入端电压超过门限电压时延时第一时间后将所述复位信号释放。
10.根据权利要求1所述的复位电路，其特征在于，所述复位芯片的输出端用于连接控制器的复位引脚。
CN202011209426.XA 2020-11-03 2020-11-03 复位电路 Pending CN112234966A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011209426.XA CN112234966A (zh) 2020-11-03 2020-11-03 复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011209426.XA CN112234966A (zh) 2020-11-03 2020-11-03 复位电路

Publications (1)

Publication Number Publication Date
CN112234966A true CN112234966A (zh) 2021-01-15

Family

ID=74123246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011209426.XA Pending CN112234966A (zh) 2020-11-03 2020-11-03 复位电路

Country Status (1)

Country Link
CN (1) CN112234966A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113067466A (zh) * 2021-05-19 2021-07-02 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234417A (ja) * 1986-04-04 1987-10-14 Nec Corp パワ−オン・リセツト回路
US5136181A (en) * 1990-09-30 1992-08-04 Nec Corporation Power-on-reset circuit
JP2010054217A (ja) * 2008-08-26 2010-03-11 Denso Corp 電圧低下検出回路
CN102111136A (zh) * 2011-01-28 2011-06-29 钜泉光电科技(上海)股份有限公司 芯片上电复位电路及其方法
CN203071896U (zh) * 2013-01-16 2013-07-17 深圳市怡化电脑有限公司 一种高抗干扰性上电复位电路
CN206611397U (zh) * 2017-04-06 2017-11-03 深圳三基同创电子有限公司 一种延迟复位电路
CN209462355U (zh) * 2019-01-30 2019-10-01 深圳市冠旭电子股份有限公司 延时复位电路和电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234417A (ja) * 1986-04-04 1987-10-14 Nec Corp パワ−オン・リセツト回路
US5136181A (en) * 1990-09-30 1992-08-04 Nec Corporation Power-on-reset circuit
JP2010054217A (ja) * 2008-08-26 2010-03-11 Denso Corp 電圧低下検出回路
CN102111136A (zh) * 2011-01-28 2011-06-29 钜泉光电科技(上海)股份有限公司 芯片上电复位电路及其方法
CN203071896U (zh) * 2013-01-16 2013-07-17 深圳市怡化电脑有限公司 一种高抗干扰性上电复位电路
CN206611397U (zh) * 2017-04-06 2017-11-03 深圳三基同创电子有限公司 一种延迟复位电路
CN209462355U (zh) * 2019-01-30 2019-10-01 深圳市冠旭电子股份有限公司 延时复位电路和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113067466A (zh) * 2021-05-19 2021-07-02 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片
CN113067466B (zh) * 2021-05-19 2022-06-24 上海鸿晔电子科技股份有限公司 一种电压源电路及电源管理芯片

Similar Documents

Publication Publication Date Title
US5774315A (en) Power surge suppression circuit for hot plug environments
CN113472032A (zh) 一种充电控制电路、充电控制系统与充电器
KR19990066995A (ko) 전원장치
CN112234966A (zh) 复位电路
CN115241857A (zh) 电源钳位保护电路、芯片及双重钳位保护方法
CN112217178A (zh) 反向输入保护电路、集成电路芯片和稳压电源
CN109164746B (zh) 一种下电时序控制电路及电源电路
US8582267B2 (en) System and method to limit in-rush current
CN114089226B (zh) 具有防静电损伤和可控过流保护功能的有源负载检测电路
CN101505381B (zh) 电视开关机复位电路
CN216851930U (zh) 一种开机电路及电子设备
JP3838708B2 (ja) リチウムイオン電源装置
CN215835153U (zh) 一种充电控制电路、充电控制系统与充电器
CN212541261U (zh) 一种关机复位电路、电子设备
CN113258548A (zh) 供电电路和电源系统
CN110290446B (zh) 一种快速开关机防止爆音的静音电路
CN107241014A (zh) 用于scr脉宽调制器的单粒子瞬态效应抵抗电路
EP0185412A1 (en) Circuit arrangement for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off
CN112072611A (zh) 一种延时关断电路、供电控制装置和闸机系统
CN217689885U (zh) 一种上电掉电电路、芯片及电子设备
JPH1075530A (ja) ユニットによって消費される電力を制限する方法、および少なくとも１つの電子装置と電源を含んでいるユニット
CN215187494U (zh) 恒流控制电路及led电路
CN219420747U (zh) 一种迟滞电路、上电复位电路及闪速存储器
CN217469472U (zh) 一种放电电路与电子设备
CN213338351U (zh) 一种使能控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210115