CN203071896U - 一种高抗干扰性上电复位电路 - Google Patents

Abstract

本实用新型公开了一种高抗干扰性上电复位电路，包括电压源VDD、电阻R2、电容C和反相器，所述高抗干扰性上电复位电路还包括一个放电支路，所述放电支路由二极管D与所述电阻R1串联形成，所述放电支路分别与所述电阻R2的两端连接形成并联，所述二极管D的阳极与所述电阻R2接所述电容C一端导通，所述二极管D的阴极与所述电阻R2接所述电压源VDD一端导通。本实用新型通过增加二极管D，使得放电回路时间常数远远小于充电时间常数，重复开关电源而造成上电复位不可靠的现象得到控制。又在放电回路上增加电阻R1，电阻R1的电阻值远远小于电阻R2的电阻值，只要适当调整R1的值就可以降低复位电路对电源电压波动的敏感性。

Description

一种高抗干扰性上电复位电路

技术领域

本实用新型涉及一种上电复位电路，尤其涉及一种高抗干扰性上电复位电路。

背景技术

目前的积分型上电复位电路设计中，主要包括电压源、一个电阻和一个电容和反相器。在目前的积分型上电复位电路中，为了保证复位脉冲宽度满足单片机复位要求，涉及人员常常将R、C的值增大以提高时间常数，并应用具有施密特输入的反相器以提高抗干扰性。这种复位电路存在上电复位不可靠的情况，特别是两次开关电源时间间隔相对较短时，单片机容易出现上电复位失败的情况，从而导致系统异常。

实用新型内容

本实用新型的目的是克服现有技术中的不足，提供一种能够优化放电回路的RC时间常数，从而提高上电复位的可靠性和提供复位电路对电源电压波动的抗干扰性的高抗干扰性上电复位电路。

为解决上述技术问题，本实用新型采用的技术方案为：

一种高抗干扰性上电复位电路，包括电压源VDD、电阻R2、电容C和反相器，所述高抗干扰性上电复位电路还包括一个放电支路，所述放电支路由二极管D与所述电阻R1串联形成，所述放电支路分别与所述电阻R2的两端连接形成并联，所述二极管D的阳极与所述电阻R2接所述电容C一端导通，所述二极管D的阴极与所述电阻R2接所述电压源VDD一端导通。

所述电阻R1的电阻值远小于所述电阻R2的电阻值。

优选的，所述二极管D为肖特基二极管。

优选的，在所述放电支路中，所述二极管的阴极通过所述电阻R1与所述电阻R2接所述电压源VDD端连接。

所述二极管D用于提供放电回路，所述电阻R1用于控制放电时间参数。

本实用新型的有益效果是：通过增加二极管D，使得放电回路时间常数远远小于充电时间常数，重复开关电源而造成上电复位不可靠的现象得到控制。又在放电回路上增加电阻R1，电阻R1的电阻值远远小于电阻R2的电阻值，只要适当调整R1的值就可以降低复位电路对电源电压波动的敏感性。

附图说明

图1为传统的积分型上电复位电路原理图

图2为本实用新型的高抗干扰性上电复位电路的电路原理图

具体实施方式

下面结合附图与具体实施方案对本实用新型作进一步详细描述：

如图2所示，本实用新型一个实施例的高抗干扰性上电复位电路包括电压源VDD、电阻R1、电阻R2、电容C、二极管D和反相器。其中电阻R2通过电容C接地，电阻R2的另一端连接电压源VDD，二极管D的负极通过电阻R1与电阻R2接电压源VDD的一端连接，二级管D的正极与电阻R2的接地端连接，使得由电阻R1和二极管D形成的放电支路与电阻R2形成并联，反相器与电阻R2的接地端连接。

本实施例中，电阻R1的电阻值远小于电阻R2的电阻值。

本实施例中，二极管D采用肖特基二极管。

综上所述的本实用新型具体实施例仅为本实用新型优选的实施方式，并非用于限定本实用新型保护范围。因此，任何在本实用新型的技术特征之内所作的改变、修饰、替代、组合或简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (4)

1.一种高抗干扰性上电复位电路，包括电压源（VDD）、电阻（R2）、电容（C）和反相器，其特征在于，所述高抗干扰性上电复位电路还包括一个放电支路，所述放电支路由二极管（D）与电阻（R1）串联形成，所述放电支路分别与所述电阻（R2）的两端连接形成并联，所述二极管（D）的阳极与所述电阻（R2）接所述电容（C）一端导通，所述二极管（D）的阴极与所述电阻（R2）接所述电压源（VDD）一端导通。

2.如权利要求1所述的高抗干扰性上电复位电路，其特征在于，所述电阻（R1）的电阻值远小于所述电阻（R2）的电阻值。

3.如权利要求1所述的高抗干扰性上电复位电路，其特征在于，所述二极管（D）为肖特基二极管。

4.如权利要求1所述的高抗干扰性上电复位电路，其特征在于，所述二极管（D）的阴极通过所述电阻（R1）与所述电阻（R2）接所述电压源（VDD）端连接。

Images