CN217469472U - 一种放电电路与电子设备 - Google Patents

Abstract

本申请公开了一种放电电路与电子设备，该放电电路包括第一开关支路、第二开关支路与充放电支路。第一开关支路分别与输入电源、第二开关支路、充放电支路及负载连接，且第二开关支路与充放电支路连接。其中，第一开关支路包括第一MOS管与第一电阻，第二开关支路包括至少一个电阻。第一MOS管用于在输入电源的电压小于第一电压阈值时断开，以使充放电支路停止被输入电源充电。充放电支路用于第一MOS管断开时通过第一MOS管的体二极管为第二开关支路提供第一电压。第二开关支路用于在第一MOS管断开时，且第一电压大于第二电压阈值时导通，以使充放电支路放电的电压通过第二开关支路中的电阻消耗。通过上述方式，能够缩短储能元件的放电时间。

Description

一种放电电路与电子设备

技术领域

本申请涉及电子电路技术领域，特别是涉及一种放电电路与电子设备。

背景技术

在一些路由器产品中，设备掉电立即重新上电后，会因为电源不稳，或者电源电路未放电干净，导致内部芯片不能实现上电复位重启。同时电压不稳影响芯片电压上升和下降压摆率，导致芯片信号工作逻辑混乱，或者直接死机。

其中，通常需要放电为电路中的储能元件，比如电容。目前，主要是通过设置与储能元件并联的大电阻，以实现储能元件的放电过程。

然而，该种放电方式会导致放电时间较长。

实用新型内容

本申请实施例旨在提供一种放电电路与电子设备，本申请能够缩短储能元件的放电时间。

为实现上述目的，第一方面，本申请提供一种放电电路，包括：

第一开关支路、第二开关支路与充放电支路；

所述第一开关支路的第一端分别与输入电源及所述第二开关支路的第一端连接，所述第一开关支路的第二端分别与所述第二开关支路的第二端、所述充放电支路的第一端及负载连接，所述第一开关支路的第三端与所述第二开关支路的第三端连接，所述第二开关支路的第四端与所述充放电支路的第二端均接地；

其中，所述第一开关支路包括第一MOS管及第一电阻，所述第一MOS管的源极作为所述第一开关支路的第一端，所述第一MOS管的漏极作为所述第一开关支路的第二端，所述第一MOS管的栅极通过所述第一电阻与所述输入电源连接，所述第一MOS管的栅极作为所述第一开关支路的第三端，所述第二开关支路包括至少一个电阻；

所述第一MOS管用于在所述输入电源的电压小于第一电压阈值时断开，以使所述充放电支路停止被所述输入电源充电；

所述充放电支路用于在所述第一MOS管断开时通过所述第一MOS管的体二极管为所述第二开关支路提供第一电压；

所述第二开关支路用于在所述第一MOS管断开时，且所述第一电压大于第二电压阈值时导通，以使所述充放电支路放电的电压通过所述第二开关支路中的电阻消耗。

在一种可选的方式中，所述第一开关支路还包括第二电阻、第一电容与第一稳压二极管；

所述第一电阻的第一端分别与所述第一电容的第一端、所述第一稳压二极管的阴极、所述第一MOS管的源极、所述输入电源及所述第二开关支路的第一端连接，所述第一电阻的第二端分别与所述第一电容的第二端、所述第一稳压二极管的阳极、所述第一MOS管的栅极及所述第二电阻的第一端连接，所述第二电阻的第二端与所述第二开关支路的第三端连接。

在一种可选的方式中，所述放电电路还包括第三开关支路与第四开关支路；

所述第三开关支路的第一端分别与所述输入电源、所述第一开关支路的第一端及所述第二开关支路的第一端连接，所述第三开关支路的第二端与所述第一开关支路的第三端连接，所述第三开关支路的第三端与所述第四开关支路的第一端连接，所述第四开关支路的第二端与所述第二开关支路的第三端连接，所述第三开关支路的第四端与所述第四开关支路的第三端均接地；

所述第三开关支路与所述第四开关支路均用于在所述输入电源的电压小于所述第一电压阈值，且所述充放电支路放电的电压小于第三电压阈值时断开，以使所述第一MOS管断开。

在一种可选的方式中，所述第三开关支路包括第三电阻、第四电阻、第二电容与第二开关管；

所述第三电阻的第一端分别与所述输入电源、所述第一开关支路的第一端及所述第二开关支路的第一端连接，所述第三电阻的第二端与所述第四电阻的第一端、所述第一电容的第一端、所述第二开关管的第一端及所述第四开关支路的第一端连接，所述第四电阻的第二端、所述第二电容的第二端及所述第二开关管的第二端均接地，所述第二开关管的第三端与所述第一开关支路的第三端连接。

在一种可选的方式中，所述第四开关支路包括第三开关管；

所述第三开关管的第一端与所述第三开关支路的第三端连接，所述第三开关管的第二端与所述第二开关支路的第三端连接，所述第三开关管的第三端接地。

在一种可选的方式中，所述第二开关支路包括第五电阻、第六电阻、第七电阻、第八电阻、第二稳压二极管与第四开关管；

所述第五电阻的第一端分别与所述输入电源及所述第一开关支路的第一端连接，所述第五电阻的第二端分别与所述第一开关支路的第三端、所述第二稳压二极管的阴极、所述第六电阻的第一端及所述第四开关管的第一端连接，所述第二稳压二极管的阳极、所述第六电阻的第二端及所述第四开关管的第二端均接地，所述第四开关管的第三端与所述第八电阻的第一端连接，所述第八电阻的第二端与所述第七电阻的第一端连接，所述第七电阻的第二端分别与所述第一开关支路的第二端、所述充放电支路的第一端及所述负载连接。

在一种可选的方式中，所述充放电支路包括第三电容与第四电容；

所述第三电容与所述第四电容并联连接，所述第三电容的第一端分别与所述第一开关支路的第二端、所述第二开关支路的第二端及所述负载连接，所述第三电容的第二端接地。

在一种可选的方式中，所述放电电路还包括第三稳压二极管；

所述第三稳压二极管的阳极接地，所述第三稳压二极管的阴极分别与所述输入电源、所述第一开关支路的第一端及所述第二开关支路的第一端连接。

第二方面，本申请提供一种电子设备，该电子设备包括如上所述的放电电路。

本申请实施例的有益效果是：本申请提供的放电电路，包括第一开关支路、第二开关支路与充放电支路。其中，第一开关支路分别与输入电源、第二开关支路、充放电支路及负载连接，且第二开关支路与充放电支路连接。其中，第一开关支路包括第一MOS管与第一电阻，第二开关支路包括至少一个电阻。当输入电源的电压小于第一电压阈值时，第一MOS管断开，充放电支路停止被输入电源充电，并且通过第一MOS管的体二极管为第二开关支路提供第一电压。继而，在第一电压大于第二电压阈值时，第二开关支路导通。此时，充放电支路放电的电压可通过第二开关支路中的电阻消耗，以实现充放电支路中储能元件的放电过程。同时，由于第二开关支路仅在充放电支路放电时导通，则第二开关支路中的电阻的电阻值可设置为较小值，则有利于提升充放电支路的放电速度，从而能够缩短充放电支路中储能元件放电的时间。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1为本申请实施例提供的放电电路的结构示意图；

图2为本申请实施例提供的放电电路的电路结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参照图1，图1为本申请实施例提供放电电路的结构示意图。如图1所示，该放电电路100包括第一开关支路10、第二开关支路20与充放电支路30。其中，第一开关支路10的第一端分别与输入电源VCC及第二开关支路20的第一端连接，第一开关支路10的第二端分别与第二开关支路20的第二端、充放电支路30的第一端及负载200连接，第一开关支路10的第三端与第二开关支路20的第三端连接，第二开关支路20的第四端与充放电支路30的第二端均接地GND。

其中，第一开关支路10包括第一MOS管与第一电阻，第一MOS管的源极作为第一开关支路10的第一端，第一MOS管的漏极作为第一开关支路10的第二端，第一MOS管的栅极通过第一电阻与输入电源VCC连接，第一MOS管的栅极作为第一开关支路10的第三端。第二开关支路20包括至少一个电阻。

具体地，第一MOS管用于在输入电源VCC的电压小于第一电压阈值时断开，以使充放电支路30停止被输入电源VCC充电。充放电支路30用于第一MOS管断开时通过第一MOS管的体二极管为第二开关支路20提供第一电压。第二开关支路20用于在第一MOS管断开时，且第一电压大于第二电压阈值时导通，以使充放电支路30放电的电压通过第二开关支路20中的电阻消耗。

实际应用中，当需要对负载200进行供电时，输入电源VCC的电压需大于或等于第一电压阈值，此时，在输入电源VCC在第一电阻上所造成的压降即为第一MOS管的栅极与源极之间的压差。该压差能够使第一MOS管导通。此时，输入电源VCC通过第一MOS管为负载200提供工作电压，且同时为充放电支路30充电。

当出现掉电情况时，比如连接输入电源VCC的插座被拔出，输入电源VCC输入该放电电路100的电压小于第一电压阈值。第一MOS管的栅极与源极之间的压差小于其所需的导通电压，第一MOS管断开。但由于第一MOS管上存在体二极管，且该体二极管的阳极与负载200连接，该体二极管的阴极与输入电源VCC连接，且此时充放电支路30由于之前被充电而存在电压。则充放电支路30的电压通过第一MOS管的体二极管为第二开关支路20提供第一电压。此时的第一电压大于第二电压阈值，第二开关支路20导通。继而，充放电支路30上的电压可通过第二开关支路20上的电阻快速消耗。

在相关技术中，通常也是通过设置与储能元件并联的电阻，以实现储能元件的放电过程。但在相关技术中，由于与储能元件并联的电阻同时还需要肩负限流功能，所以，该电阻的电阻值需设置得较大。然而，这导致在放电时的放电时间较长。

而对于本申请而言，在正常使用过程中，即为负载200供电过程中，第二开关支路20并未接入为负载200供电的通路中，而是只有在充放电支路30需要放电时，才将第二开关支路20导通，以利用第二开关支路20放电。因此，第二开关支路20中的电阻可以设置为小电阻，以实现充放电支路30的快速放电，从而缩短了充放电支路30中的储能元件的放电时间。

在一实施例中，如图2所示，第一开关支路10还包括第二电阻R2、第一电容C1、第一稳压二极管DW1。可理解，第一开关支路10包括第一电阻R1与第一MOS管Q1，其中，第一MOS管Q1包括体二极管D1。在此实施例中，以第一MOS管Q1为PMOS管为例。

其中，第一电阻R1的第一端分别与第一电容C1的第一端、第一稳压二极管DW1的阴极、第一MOS管Q1的源极、输入电源VCC及第二开关支路20的第一端连接，第一电阻R1的第二端分别与第一电容C1的第二端、第一稳压二极管DW1的阳极、第一MOS管Q1的栅极及第二电阻R2的第一端连接，第二电阻R2的第二端与第二开关支路20的第三端连接，第一MOS管Q1的漏极分别与充放电支路30的第一端、第二开关支路20的第二端及负载200连接。

在此实施例中，第一电阻R1与第二电阻R2用于对输入电源VCC的电压进行分压，以将第一电阻R1上获得的分压作为第一MOS管Q1的栅极与源极之间的电压。第一电容C1用于对输入电源VCC进行滤波，以防止高频脉冲导致第一MOS管Q1损坏，同时第一电容C1还能够起到软启动作用，即防止在上电时启动冲击电流过大。第一稳压二极管DW1用于对第一MOS管Q1的栅极与源极之间的电压进行钳位，以防止第一MOS管Q1的栅极与源极之间的电压过大而损坏第一MOS管Q1。

在一实施例中，放电电路100还包括第三开关支路40与第四开关支路50。

第三开关支路40的第一端分别与输入电源VCC、第一开关支路10的第一端及第二开关支路20的第一端连接，第三开关支路40的第二端与第一开关支路10的第三端连接，第三开关支路40的第三端与第四开关支路50的第一端连接，第四开关支路50的第二端与第二开关支路20的第三端连接，第三开关支路40的第四端与第四开关支路50的第三端均接地GND。

具体地，第三开关支路40与第四开关支路50均用于在输入电源VCC的电压小于第一电压阈值，且充放电支路30放电的电压小于第三电压阈值时断开，以使第一MOS管Q1断开。

在此实施例中，当输入电源VCC的电压大于或等于第一电压阈值时，第三开关支路40与第四开关支路50导通，继而，第一开关支路10导通。此时，输入电源VCC通过第一开关支路10中的第一MOS管Q1为负载200提供工作电压，且同时为充放电支路30充电。

当输入电源VCC电压小于第一电压阈值时，第一开关支路10断开，即第一MOS管Q1断开。此时，由于充放电支路30的电压通过第一MOS管的体二极管为第三开关支路40与第四开关支路50提供导通的电压，以保持第三开关支路40与第四开关支路50导通。直至充放电支路30放电的电压小于第三电压阈值时，第三开关支路40与第四开关支路50才断开。

可以理解的是，若第三开关支路40与第四开关支路50先于第一开关支路10断开，那么即使此时输入电源VCC的电压大于或等于第一电压阈值，第一开关支路10也会直接断开。

在一实施例中，第三开关支路40包括第三电阻R3、第四电阻R4、第二电容C2与第二开关管Q2。其中，第三电阻R3的第一端分别与输入电源VCC、第一开关支路10的第一端及第二开关支路20的第一端连接，第三电阻R3的第二端与第四电阻R4的第一端、第一电容C1的第一端、第二开关管Q2的第一端及第四开关支路50的第一端连接，第四电阻R4的第二端、第二电容C2的第二端及第二开关管Q2的第二端均接地GND，第二开关管Q2的第三端与第一开关支路10的第三端连接。其中，在此实施例中，以第二开关管Q2为NPN型三极管为例。

具体地，第三电阻R3与第四电阻R4用于对输入电源VCC的电压进行分压，以将第四电阻R4上的分压作为第二开关管Q2的第一端与第二端之间的电压。第二电容C2用于进行滤波。

在一实施例中，第四开关支路50包括第三开关管Q3。其中，第三开关管Q3的第一端与第三开关支路50的第三端连接，第三开关管Q3的第二端与第二开关支路20的第三端连接，第三开关管Q3的第三端接地GND。其中，在此实施例中，以第三开关管Q3为NPN型三极管为例。

在一实施例中，第二开关支路20包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第二稳压二极管DW2与第四开关管Q4。第五电阻R5的第一端分别与输入电源VCC及第一开关支路10的第一端连接，第五电阻R5的第二端分别与第一开关支路10的第三端、第二稳压二极管DW2的阴极、第六电阻R6的第一端及第四开关管Q4的第一端连接，第二稳压二极管DW2的阳极、第六电阻R6的第二端及第四开关管Q4的第二端均接地GND，第四开关管Q4的第三端与第八电阻R8的第一端连接，第八电阻R8的第二端与第七电阻R7的第一端连接，第七电阻R7的第二端分别与第一开关支路10的第二端、充放电支路30的第一端及负载200连接。在此实施例中，以第四开关管Q4为NMOS管为例。

其中，第五电阻R5与第六电阻R6用于对输入电源VCC的电压进行分压，以将第六电阻R6上的分压作为第四开关管Q4的第一端与第二端之间的电压。同时，第五电阻R5还能够起到限流作用。第二稳压二极管DW2用于对第四开关管Q4的第一端与第二端之间的电压进行钳位，以防止第四开关管Q4的第一端与第二端之间的电压过大而损坏第四开关管Q4。第七电阻R7与第八电阻R8用于在第四开关管Q4导通时，对充放电支路30放电的电压进行消耗。其中，在一实施方式中，第七电阻R7与第八电阻R8可选用阻值较小的电压，以加快充放电支路30的放电速度，从而缩短放电时间。

在一实施例中，充放电支路30包括第三电容C3与第四电容C4。其中，第三电容C3与第四电容C4并联连接，第三电容C3的第一端分别与第一开关支路10的第二端、第二开关支路20的第二端及负载200连接，第三电容C3的第二端接地GND。

第三电容C3与第四电容C4为滤波电容，且采用并联的方式能够提高滤波的带宽。

在一实施例中，放电电路还包括第三稳压二极管DW3。其中，第三稳压二极管的阳极DW3接地GND，第三稳压二极管DW3的阴极分别与输入电源VCC、第一开关支路10的第一端及第二开关支路20的第一端连接。

在一实施方式中，第三稳压二极管DW3可以选用为TVS管，起一级过压保护作用。其中，TVS(Transient Voltage Supperssop)或称瞬变电压抑制二极管是在稳压管工艺基础上发展起来的一种新产品，其电路符号和普通稳压二极管相同，外形也与普通二极管无异，当TVS管的两极受到反向瞬态高能量冲击时，它能以10-12秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压钳位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。

为了更好的理解本申请，以下将以图2所示的电路为例，对其工作原理进行介绍。

在开始上电时，输入电源VCC的电压从0逐渐增加。在输入电源VCC电压增大至等于第一电压阈值之前，输入电源VCC的电压在第三电阻R3与第四电阻R4上的分压不足以使第二开关管Q2与第三开关管Q3导通，即第二开关管Q2与第三开关管Q3保持关断状态。此时，第一MOS管Q1也保持关断。

在输入电源VCC的电压增大至等于或大于第一电压阈值时，第二开关管Q2与第三开关管Q3均导通。此时，输入电源VCC、第一电阻R1与第二电阻R2、第二开关管Q2与第三开关管Q3形成导通回路，第一电阻R1上的分压能够使第一MOS管Q1导通。输入电源VCC通过第一MOS管Q1为负载200提供工作电压，且第三电容C3与第四电容C4被输入电源VCC充电。同时，由于第三开关管Q3导通，则第四开关管Q4的第一端通过第三开关管Q3的第二端与第三端后接地GND，即第四开关管Q4的第一端被强制拉低。第四开关管Q4保持关断状态，第七电阻R7与第八电阻R8均未接入电路。

当发生掉电情况时，且输入电源VCC的电压减小至小于第一电压阈值时，第一MOS管Q1断开。此时，第三电容C3与第四电容C4上的电能通过第一MOS管Q1的体二极管D1输入至第二开关管Q2、第三开关管Q3与第四开关管Q4。以使第二开关管Q2、第三开关管Q3与第四开关管Q4均导通。继而，在第四开关管Q4导通后，第三电容C3与第四电容C4上的电能还可通过第七电阻R7与第八电阻进行消耗。从而，能够实现第三电容C3与第四电容C4的快速放电过程。

继而，当第三电容C3与第四电容C4所能够提供的电压小于或等于第二电压阈值时，第二开关管Q2与第三开关管Q3关断；当第三电容C3与第四电容C4上的电能所能提供的电压小于或等于第三电压阈值时，第四开关管Q4关断。其中，第二电压阈值与第三电压阈值的大小可根据实际情况设置，本申请对此不作限制，并且，第二电压阈值与第三电压阈值可以相同也可以不同。最后，第三电容C3与第四电容C4上的电能剩余的少量电能可通过第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5与第六电阻R6等放电。

可见，相对于相关技术中，仅采用大电阻进行消耗电能的方式，本申请的放电速度更快，放电时间更短。

本申请实施例还提供一种电子设备，该电子设备包括如上任一实施例中的放电电路100。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (9)

1.一种放电电路，其特征在于，包括：

第一开关支路、第二开关支路与充放电支路；

所述第一开关支路的第一端分别与输入电源及所述第二开关支路的第一端连接，所述第一开关支路的第二端分别与所述第二开关支路的第二端、所述充放电支路的第一端及负载连接，所述第一开关支路的第三端与所述第二开关支路的第三端连接，所述第二开关支路的第四端与所述充放电支路的第二端均接地；

其中，所述第一开关支路包括第一MOS管及第一电阻，所述第一MOS管的源极作为所述第一开关支路的第一端，所述第一MOS管的漏极作为所述第一开关支路的第二端，所述第一MOS管的栅极通过所述第一电阻与所述输入电源连接，所述第一MOS管的栅极作为所述第一开关支路的第三端，所述第二开关支路包括至少一个电阻。

2.根据权利要求1所述的放电电路，其特征在于，

所述第一开关支路还包括第二电阻、第一电容与第一稳压二极管；

所述第一电阻的第一端分别与所述第一电容的第一端、所述第一稳压二极管的阴极、所述第一MOS管的源极、所述输入电源及所述第二开关支路的第一端连接，所述第一电阻的第二端分别与所述第一电容的第二端、所述第一稳压二极管的阳极、所述第一MOS管的栅极及所述第二电阻的第一端连接，所述第二电阻的第二端与所述第二开关支路的第三端连接。

3.根据权利要求1所述的放电电路，其特征在于，

所述放电电路还包括第三开关支路与第四开关支路；

所述第三开关支路的第一端分别与所述输入电源、所述第一开关支路的第一端及所述第二开关支路的第一端连接，所述第三开关支路的第二端与所述第一开关支路的第三端连接，所述第三开关支路的第三端与所述第四开关支路的第一端连接，所述第四开关支路的第二端与所述第二开关支路的第三端连接，所述第三开关支路的第四端与所述第四开关支路的第三端均接地。

4.根据权利要求3所述的放电电路，其特征在于，

所述第三开关支路包括第三电阻、第四电阻、第二电容与第二开关管；

所述第三电阻的第一端分别与所述输入电源、所述第一开关支路的第一端及所述第二开关支路的第一端连接，所述第三电阻的第二端与所述第四电阻的第一端、所述第二电容的第一端、所述第二开关管的第一端及所述第四开关支路的第一端连接，所述第四电阻的第二端、所述第二电容的第二端及所述第二开关管的第二端均接地，所述第二开关管的第三端与所述第一开关支路的第三端连接。

5.根据权利要求3所述的放电电路，其特征在于，

所述第四开关支路包括第三开关管；

所述第三开关管的第一端与所述第三开关支路的第三端连接，所述第三开关管的第二端与所述第二开关支路的第三端连接，所述第三开关管的第三端接地。

6.根据权利要求1所述的放电电路，其特征在于，

所述第二开关支路包括第五电阻、第六电阻、第七电阻、第八电阻、第二稳压二极管与第四开关管；

所述第五电阻的第一端分别与所述输入电源及所述第一开关支路的第一端连接，所述第五电阻的第二端分别与所述第一开关支路的第三端、所述第二稳压二极管的阴极、所述第六电阻的第一端及所述第四开关管的第一端连接，所述第二稳压二极管的阳极、所述第六电阻的第二端及所述第四开关管的第二端均接地，所述第四开关管的第三端与所述第八电阻的第一端连接，所述第八电阻的第二端与所述第七电阻的第一端连接，所述第七电阻的第二端分别与所述第一开关支路的第二端、所述充放电支路的第一端及所述负载连接。

7.根据权利要求1所述的放电电路，其特征在于，

所述充放电支路包括第三电容与第四电容；

所述第三电容与所述第四电容并联连接，所述第三电容的第一端分别与所述第一开关支路的第二端、所述第二开关支路的第二端及所述负载连接，所述第三电容的第二端接地。

8.根据权利要求1-7任意一项所述的放电电路，其特征在于，

所述放电电路还包括第三稳压二极管；

所述第三稳压二极管的阳极接地，所述第三稳压二极管的阴极分别与所述输入电源、所述第一开关支路的第一端及所述第二开关支路的第一端连接。

9.一种电子设备，其特征在于，包括如权利要求1-8任意一项所述的放电电路。

Images