CN103716023B - 一种超低功耗的上电复位电路 - Google Patents
一种超低功耗的上电复位电路 Download PDFInfo
- Publication number
- CN103716023B CN103716023B CN201310636810.1A CN201310636810A CN103716023B CN 103716023 B CN103716023 B CN 103716023B CN 201310636810 A CN201310636810 A CN 201310636810A CN 103716023 B CN103716023 B CN 103716023B
- Authority
- CN
- China
- Prior art keywords
- pmos
- circuit
- nmos tube
- voltage
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种具有超低静态功耗的上电复位电路,它包括节点初始化及延迟电路、电源电压检测电路和脉冲产生电路。节点初始化及延迟电路在电源电压上升初期,对上电复位电路中的节点进行初始化设置,并产生一定的延时;然后电源电压检测电路开始工作,它通过实时检测,判断电源电压是否大于起拉电压;最后脉冲产生电路对电源电压检测电路的输出进行整形处理,产生满足芯片需要的复位指示信号。本发明中的核心器件均工作在亚阈值区域,具有极低的静态功耗;它的起拉电压稳定,受PVT(工艺、电压、温度)的影响较小。因此本发明非常适用于对功耗和起拉电压敏感的芯片系统中,例如RFID系统的电子标签芯片。
Description
技术领域
本发明属于集成电路技术领域,涉及一种超低功耗的上电复位电路,尤其是一种适用于对功耗和起拉电压较敏感系统的上电复位电路。
背景技术
随着半导体工艺的迅速发展和芯片集成度的不断提高,低功耗技术已经成为当前IC设计研究的热点。单个芯片上集成的功能模块越多,对芯片的功耗要求就越高。相反,降低功耗在节省能源、减小设备成本等方面都有着巨大的商业前景。以业界比较熟悉的无线通讯系统(例如:射频识别系统和非接触智能卡系统)为例,低功耗早已成为其设计成败的关键考虑因素。
上电复位电路,即Power-On-Reset,简称POR,是芯片设计中不可或缺的重要组成部分。它的主要功能是在芯片正常工作前,给数字电路部分提供一个复位信号,以初始化数字逻辑内部的状态值,避免出现时序紊乱等。
传统的上电复位电路一般由延时部分和脉冲产生部分组成,采用RC充电电路组成延时部分,通常需要比较大的电阻和电容,这对IC的面积控制不利。
常见的“单边上电复位”电路如图1所示,基于电容两端的电压不能突变的原理,节点A随着电源电压VDD的上升一直给电容C1充电。当节点A的电压小于后级反相器I1的翻转阈值时,输出信号POR为低电平,对芯片进行复位;当节点A的电压大于后级反相器I1的翻转阈值时,输出信号POR为高电平,复位结束。“单边上电复位”电路的抗干扰能力差,在VDD波动时也会产生复位脉冲。
“双边上电复位”电路如图2所示,它的复位脉冲宽度由MOS器件和电容决定。与“单边上电复位”电路相比,“双边上电复位”电路的稳定性稍好一些,对VDD的波动也有一定的抗干扰能力。改进的“双边上电复位”电路如图3所示,与图2相比,它的复位脉冲宽度大大增加,因此在要求一定复位宽度的前提下,可以相对减小电路的面积,降低成本。
图1~图3所示的上电复位电路有一个共同的缺点,即“没有稳定的起拉电压”。如果电源电压VDD的上升时间大于RC的充电时间,复位脉冲的高度有可能达不到数字逻辑部分初始化的要求。图4所示的电路给出了一种有效的解决方案,电路中两个级联的PMOS二极管具有电源电压检测的功能,只有当电源电压VDD大于两个PMOS管的阈值电压之和时,节点A才会给电容C1进行充电。但是图4也有明显的缺点:首先在芯片稳定工作阶段,两个PMOS二极管始终处于导通状态,这样就存在一个较大的直流通路,不符合低功耗设计的要求;其次,因为PMOS器件的阈值电压受PVT的影响较大,所以图4虽然具备了“起拉电压”的功能,但是它的变化范围较大,严重制约芯片的性能。
发明内容
针对现有技术方案存在的缺陷,本发明提供了一种超低静态功耗、高可靠性、稳定起拉电压的上电复位电路。
为了实现上述目的,本发明是通过如下的技术方案来实现的:
本发明包括节点初始化及延迟电路、电源电压检测电路和脉冲产生电路。所述节点初始化及延迟电路的第一输入端接电源电压,第一输出端接电源电压检测电路的第一输出端和脉冲产生电路的第二输入端,它主要是对上电复位电路中的节点进行初始化设置,并产生一定的延时。所述电源电压检测电路的第一输入端接电源电压,第一输出端接节点初始化及延迟电路的第一输出端和脉冲产生电路的第二输入端,它通过实时检测,判断电源电压是否大于起拉电压;所述脉冲产生电路的第一输入端接电源电压,第二输入端接节点初始化及延迟电路的第一输出端和电源电压检测电路的第一输出端,脉冲产生电路的第一输出端即上电复位电路输出的复位指示信号。
上述电源电压检测电路包括第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第零电阻。第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管的栅极均接地;第零PMOS管、第二PMOS管的源极均接电源电压;第零PMOS管的漏极接第一PMOS管的源极;第二PMOS管的漏极接第三PMOS管的源极;第四NMOS管的栅极和漏极相连,同时连接第一PMOS管的漏极和第五NMOS管的栅极,其源极接地;第五NMOS管的漏极接第三PMOS管的漏极,同时作为电源电压检测电路的第一输出端,其源极接第零电阻的一个输入端,第零电阻的另一个输入端接地。
上述节点初始化及延迟电路包括第六PMOS管、第七PMOS管、第八NMOS管、第九PMOS管、第十NMOS管、第十一NMOS管、第零电容。第六PMOS管的栅极接地,其源极接电源电压,漏极接第七PMOS管的源极;第七PMOS管的栅极接地,其漏极接第零电容的一个输入端,同时接第八NMOS管的栅极和源极、第九PMOS管的栅极、第十NMOS管的栅极;第零电容的另一个输入端接地;第八NMOS管的栅极和源极相连,其漏极接电源电压;第九PMOS管的源极接电源电压,其漏极接第十NMOS管的漏极,同时连接第十一NMOS管的栅极;第十NMOS管的源极接地;第十一NMOS管的源极接地,其漏极作为节点初始化及延迟电路的第一输出端。第九PMOS管和第十NMOS管组成一个CMOS反相器。
上述脉冲产生电路包括第一反相器、第二反相器。第一反相器的输入端作为脉冲产生电路第二输入端,第一反相器的输出端连接第二反相器的输入端;第二反相器的输出端即上电复位电路最终输出的复位指示信号。脉冲产生电路的第一输入端是电源电压。
本发明的结构简单新颖,其核心器件均工作在亚阈值区域,具有极低的静态功耗,它的起拉电压稳定,受PVT(工艺、电压、温度)的影响较小。非常适用于对功耗和起拉电压敏感的芯片系统中,例如RFID系统的电子标签芯片。
附图说明
图1~图4为现有的上电复位电路的结构示意图。
图5为本发明的上电复位电路的结构示意图。
图6a为本发明的上电复位电路,在电源电压上升阶段,节点A和节点B的电压波形曲线。
图6b为本发明的上电复位电路,在电源电压上升阶段,电流IM4和电流IM5的电流波形曲线。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于理解,下面结合具体实施方式,进一步阐述本发明。
参见图5所示,本发明包括节点初始化及延迟电路、电源电压检测电路和脉冲产生电路。所述节点初始化及延迟电路的第一输入端接电源电压,第一输出端接电源电压检测电路的第一输出端和脉冲产生电路的第二输入端,它主要是对上电复位电路中的节点进行初始化设置,并产生一定的延时。所述电源电压检测电路的第一输入端接电源电压,第一输出端接节点初始化及延迟电路的第一输出端和脉冲产生电路的第二输入端,它通过实时检测,判断电源电压是否大于起拉电压;所述脉冲产生电路的第一输入端接电源电压,第二输入端接节点初始化及延迟电路的第一输出端和电源电压检测电路的第一输出端,脉冲产生电路的第一输出端即上电复位电路输出的复位指示信号。
上述电源电压检测电路包括第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第零电阻。第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管的栅极均接地;第零PMOS管、第二PMOS管的源极均接电源电压;第零PMOS管的漏极接第一PMOS管的源极;第二PMOS管的漏极接第三PMOS管的源极;第四NMOS管的栅极和漏极相连,同时连接第一PMOS管的漏极和第五NMOS管的栅极,其源极接地;第五NMOS管的漏极接第三PMOS管的漏极,同时作为电源电压检测电路的第一输出端,其源极接第零电阻的一个输入端,第零电阻的另一个输入端接地。
上述节点初始化及延迟电路包括第六PMOS管、第七PMOS管、第八NMOS管、第九PMOS管、第十NMOS管、第十一NMOS管、第零电容。第六PMOS管的栅极接地,其源极接电源电压,漏极接第七PMOS管的源极;第七PMOS管的栅极接地,其漏极接第零电容的一个输入端,同时接第八NMOS管的栅极和源极、第九PMOS管的栅极、第十NMOS管的栅极;第零电容的另一个输入端接地;第八NMOS管的栅极和源极相连,其漏极接电源电压;第九PMOS管的源极接电源电压,其漏极接第十NMOS管的漏极,同时连接第十一NMOS管的栅极;第十NMOS管的源极接地;第十一NMOS管的源极接地,其漏极作为节点初始化及延迟电路的第一输出端。第九PMOS管和第十NMOS管组成一个CMOS反相器。
上述脉冲产生电路包括第一反相器、第二反相器。第一反相器的输入端作为脉冲产生电路第二输入端,第一反相器的输出端连接第二反相器的输入端;第二反相器的输出端即上电复位电路最终输出的复位指示信号。脉冲产生电路的第一输入端是电源电压。
本发明的电源电压检测电路中,第四NMOS管的宽长比小于第五NMOS管的宽长比,且两者必须具备较好的匹配性。正常工作过程中,第四NMOS管和第五NMOS管始终工作在亚阈值区,消耗的电流很小。第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管,以及上述节点初始化及延迟电路中的第六PMOS管、第七PMOS管,都是栅极接地的宽长比极小的PMOS管,作为有源负载使用,可以明显降低电路的面积。
本发明的工作过程可以分为如下四个阶段,:
(1)电源电压VDD较低时,例如远小于NMOS管和PMOS管的阈值电压时,电源电压检测电路中的各器件均处在截止状态,节点A和节点B的电压均为0,上电复位电路的最终输出端亦为低电平。
(2)随着电源电压VDD的升高,电源电压检测电路中的第零PMOS管、第一PMOS管、第四NMOS管逐渐进入弱反型区,产生极小的电流IM4,节点A的电压值等于第四NMOS管的栅源电压。此刻,因为第四NMOS管和第五NMOS管的栅极电压相等,若忽略第零电阻的影响,且考虑到第五NMOS管的宽长比大于第四NMOS管的宽长比,则节点B的电压小于节点A的电压。
(3)电源电压VDD进一步升高,第四NMOS管和第五NMOS管的漏电流IM4、IM5逐渐增大,第零电阻不能够再被忽略,此时第五NMOS管受体效应和栅源电压的影响,漏电流IM5的增速小于漏电流IM4的增速。因为第四NMOS管和第五NMOS管的漏端负载完全相同,使得节点B的电压值增大得比节点A更快。当节点A和节点B的电压值相等时,此刻对应的电源电压VDD即为上电复位电路的起拉电压。
(4)电源电压VDD大于上电复位电路的起拉电压后继续增大,则复位指示信号从低电平翻转为高电平。复位信号为高电平时表示复位操作结束。
图6a和图6b分别给出了本发明在电源电压VDD上电的不同阶段,电源电压检测电路中节点A和节点B的电压波形,以及第四NMOS管和第五NMOS管的漏电流IM4、IM5的电流波形。
本发明的节点初始化及延迟电路中,第六PMOS管、第七PMOS管、第零电容组成一个RC延迟网络。基于电容两端的电压不能突变的原理,在电源电压VDD上电的初始阶段,节点C的电压是0,之后通过第六PMOS管和第七PMOS管,对其持续充电。但是只要节点C的电压小于第九PMOS管和第十NMOS管组成反相器的翻转阈值,则初始化及延迟电路均会实现对节点B的赋初值操作。第八NMOS管接成反向二极管的形式,主要是当电源电压下降时,通过第八NMOS管实现对节点C的放电操作。
本发明的脉冲产生电路,主要由第一反相器和第二反相器级联组成。它一方面可以对产生的复位脉冲进行整形,另一方面也可以增强复位信号的驱动能力。
本发明的上电复位电路,在复位结束、芯片进入待机状态后,所消耗的静态电流很小,从而实现了超低功耗的要求。上电复位电路在正常工作时,具有非常稳定的起拉电压VT,其具体的表达式是:
式中Vthmal是热电压,即kT/q,大约是26mV;n是一个非理想因子,大于1。因为Vthmal具有正温度系数,VGS,M4具有负温度系数,合理调节两者的比例系数,可以使起拉电压具备良好的温度特性。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所述的权利要求书及其等效物界定。
Claims (4)
1.一种超低功耗的上电复位电路,其特征在于,该电路包括节点初始化及延迟电路、电源电压检测电路和脉冲产生电路,其中:
节点初始化及延迟电路的第一输入端接电源电压,第一输出端接电源电压检测电路的第一输出端和脉冲产生电路的第二输入端,节点初始化及延迟电路对上电复位电路中的节点进行初始化设置,并产生一定的延时;
电源电压检测电路的第一输入端接电源电压,第一输出端接节点初始化及延迟电路的第一输出端和脉冲产生电路的第二输入端,电源电压检测电路通过实时检测,判断电源电压是否大于起拉电压;
电源电压检测电路包括第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第零电阻,其中:第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管的栅极均接地;第零PMOS管、第二PMOS管的源极均接电源电压;第零PMOS管的漏极接第一PMOS管的源极;第二PMOS管的漏极接第三PMOS管的源极;第四NMOS管的栅极和漏极相连,同时连接第一PMOS管的漏极和第五NMOS管的栅极,其源极接地;第五NMOS管的漏极接第三PMOS管的漏极,同时作为电源电压检测电路的第一输出端,其源极接第零电阻的一个输入端,第零电阻的另一个输入端接地。
2.根据权利要求1所述的电路,其特征在于,所述节点初始化及延迟电路包括第六PMOS管、第七PMOS管、第八NMOS管、第九PMOS管、第十NMOS管、第十一NMOS管、第零电容,其中:
第六PMOS管的栅极接地,其源极接电源电压,漏极接第七PMOS管的源极;第七PMOS管的栅极接地,其漏极接第零电容的一个输入端,同时接第八NMOS管的栅极和源极、第九PMOS管的栅极、第十NMOS管的栅极;第零电容的另一个输入端接地;第八NMOS管的栅极和源极相连,其漏极接电源电压;第九PMOS管的源极接电源电压,其漏极接第十NMOS管的漏极,同时连接第十一NMOS管的栅极;第十NMOS管的源极接地;第十一NMOS管的源极接地,其漏极作为节点初始化及延迟电路的第一输出端,第九PMOS管和第十NMOS管组成一个CMOS反相器。
3.根据权利要求1所述的电路,其特征在于,所述第四NMOS管的宽长比小于第五NMOS管的宽长比,且两者必须具备较好的匹配性。
4.根据权利要求2所述的电路,其特征在于,所述第六PMOS管、第七PMOS管、第零电容组成一个RC延迟网络,第八NMOS管接成反向二极管的形式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310636810.1A CN103716023B (zh) | 2013-12-03 | 2013-12-03 | 一种超低功耗的上电复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310636810.1A CN103716023B (zh) | 2013-12-03 | 2013-12-03 | 一种超低功耗的上电复位电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103716023A CN103716023A (zh) | 2014-04-09 |
CN103716023B true CN103716023B (zh) | 2017-04-05 |
Family
ID=50408681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310636810.1A Active CN103716023B (zh) | 2013-12-03 | 2013-12-03 | 一种超低功耗的上电复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103716023B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI545541B (zh) * | 2015-06-02 | 2016-08-11 | 瑞鼎科技股份有限公司 | 應用於顯示裝置之閘極驅動器的電源開啓重置電路 |
CN106982052B (zh) * | 2016-01-15 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种上电重置电路及电子装置 |
CN105675955B (zh) * | 2016-01-21 | 2018-08-10 | 中山芯达电子科技有限公司 | 一种零功耗电压检测电路 |
CN105892553B (zh) * | 2016-05-06 | 2017-08-08 | 芯原微电子(上海)有限公司 | 电源电压上电检测电路及其检测上电的实现方法 |
CN106054087A (zh) * | 2016-07-15 | 2016-10-26 | 上海璜域光电科技有限公司 | 一种用于无源射频标签的电源检测电路 |
CN108073259A (zh) * | 2016-11-15 | 2018-05-25 | 无锡中微爱芯电子有限公司 | 一种超低功耗高抗eft的上电复位电路 |
CN109738830B (zh) * | 2017-10-31 | 2022-01-25 | 锐迪科微电子科技(上海)有限公司 | 一种射频前端芯片中的电源检测电路 |
CN109257036B (zh) * | 2018-11-06 | 2022-02-08 | 湖南品腾电子科技有限公司 | 一种带电压检测的por电路 |
CN110007132B (zh) * | 2019-05-08 | 2024-03-15 | 南京芯耐特半导体有限公司 | 一种低压零功耗cmos上电检测电路 |
CN113342153A (zh) * | 2021-06-04 | 2021-09-03 | 上海助院科技有限公司 | Rf发射芯片的电源及上电复位电路 |
CN113821068B (zh) * | 2021-09-18 | 2022-12-27 | 四川创安微电子有限公司 | 一种芯片内多电源系统管理电路及方法 |
CN116722853B (zh) * | 2023-06-16 | 2024-05-03 | 微传智能科技(常州)有限公司 | 一种适用于低电压低功耗应用下的上电复位电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1481075A (zh) * | 2002-07-18 | 2004-03-10 | 三星电子株式会社 | 开电复位电路和方法 |
CN101394171A (zh) * | 2008-10-24 | 2009-03-25 | 华中科技大学 | 一种静态零功耗上电复位电路 |
CN102111136A (zh) * | 2011-01-28 | 2011-06-29 | 钜泉光电科技(上海)股份有限公司 | 芯片上电复位电路及其方法 |
CN103066972A (zh) * | 2013-01-25 | 2013-04-24 | 湘潭芯力特电子科技有限公司 | 一种带有全局使能脉冲控制自动复位功能的上电复位电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100562501B1 (ko) * | 2003-05-02 | 2006-03-21 | 삼성전자주식회사 | 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치 |
-
2013
- 2013-12-03 CN CN201310636810.1A patent/CN103716023B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1481075A (zh) * | 2002-07-18 | 2004-03-10 | 三星电子株式会社 | 开电复位电路和方法 |
CN101394171A (zh) * | 2008-10-24 | 2009-03-25 | 华中科技大学 | 一种静态零功耗上电复位电路 |
CN102111136A (zh) * | 2011-01-28 | 2011-06-29 | 钜泉光电科技(上海)股份有限公司 | 芯片上电复位电路及其方法 |
CN103066972A (zh) * | 2013-01-25 | 2013-04-24 | 湘潭芯力特电子科技有限公司 | 一种带有全局使能脉冲控制自动复位功能的上电复位电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103716023A (zh) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103716023B (zh) | 一种超低功耗的上电复位电路 | |
CN204190734U (zh) | 一种上电复位电路 | |
US20140266386A1 (en) | Level shifter for high density integrated circuits | |
CN102394608B (zh) | 振荡器电路 | |
CN105988495A (zh) | 一种ldo过冲保护电路 | |
CN108494388A (zh) | 一种高速低噪声动态比较器 | |
CN204465489U (zh) | 一种新型低压上电复位电路 | |
CN103036544A (zh) | 一种上电复位电路 | |
Romli et al. | Design of a low power dissipation and low input voltage range level shifter in CEDEC 0.18-µm CMOS process | |
CN105763172A (zh) | 高速低功耗触发器 | |
CN101022272A (zh) | 上电复位电路 | |
CN103490726A (zh) | 一种低压振荡器 | |
CN103475338B (zh) | 一种高精度低压振荡器 | |
CN107528579A (zh) | 高速、低功耗电平移位电路 | |
CN201191817Y (zh) | 一种施密特触发器 | |
CN104410404B (zh) | 一种绝热逻辑电路及一位全加器 | |
CN100561864C (zh) | 自启动电流偏置电路 | |
Moghaddam et al. | A Low-Voltage Single-Supply Level Converter for Sub-VTH/Super-VTH Operation: 0. 3V to 1. 2V | |
CN106230411A (zh) | 一种低功耗小尺寸的上电复位电路 | |
CN202435358U (zh) | 基于set/mos混合结构的d触发器 | |
Anuar et al. | Adiabatic logic versus CMOS for low power applications | |
CN103716014B (zh) | 一种基于神经元mos管的差分型双边沿触发器设计 | |
CN102571071B (zh) | 基于阈值逻辑的set/mos混合结构乘法器单元 | |
CN105577141B (zh) | 一种低功耗高精度振荡器 | |
CN206259915U (zh) | 一种低功耗小尺寸的上电复位电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building, Applicant after: Beijing CEC Huada Electronic Design Co., Ltd. Address before: 100102 Beijing City, Chaoyang District Lize two Road No. 2, Wangjing science and Technology Park A block five layer Applicant before: Beijing CEC Huada Electronic Design Co., Ltd. |
|
COR | Change of bibliographic data | ||
GR01 | Patent grant | ||
GR01 | Patent grant |