CN105577141B - 一种低功耗高精度振荡器 - Google Patents

一种低功耗高精度振荡器 Download PDF

Info

Publication number
CN105577141B
CN105577141B CN201510977189.4A CN201510977189A CN105577141B CN 105577141 B CN105577141 B CN 105577141B CN 201510977189 A CN201510977189 A CN 201510977189A CN 105577141 B CN105577141 B CN 105577141B
Authority
CN
China
Prior art keywords
circuit
nmos pass
pass transistor
drain electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510977189.4A
Other languages
English (en)
Other versions
CN105577141A (zh
Inventor
李春生
周玉洁
孙坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hangxin Electronic Technology Co ltd
Original Assignee
SHANGHAI AISINO CHIP ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI AISINO CHIP ELECTRONIC TECHNOLOGY Co Ltd filed Critical SHANGHAI AISINO CHIP ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201510977189.4A priority Critical patent/CN105577141B/zh
Publication of CN105577141A publication Critical patent/CN105577141A/zh
Application granted granted Critical
Publication of CN105577141B publication Critical patent/CN105577141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明涉及一种低功耗高精度振荡器，包含：偏置电路；充放电电路，其与所述的偏置电路连接；逻辑电路，其与所述的充放电电路连接；利用偏置电路产生基准电压，控制充放电电路的充电速度，该充放电电路上的电压与逻辑电路进行比较，产生时钟信号输出。本发明的时钟频率仅与电阻和电容相关，与温度无关，可大幅有效的降低电路功耗，且温度特性较好；并且通过精确控制电阻和电容的大小，可得到精确的时钟信号输出。

Description

一种低功耗高精度振荡器
技术领域
本发明涉及一种时钟产生电路，具体是指一种芯片内集成的低功耗高精度振荡器。
背景技术
在集成电路领域，需要时钟电路给数字电路提供时钟信号。基于比较器结构的时钟电路受比较器响应时间的影响较大，且该响应时间与温度相关，导致时钟频率随温度变化也较大。
在现有技术中，公开号为WO 2006/023145 A2的专利中提到的一种振荡器，其是传统的RC时钟产生电路，具体请参见图1，该振荡器由PMOS晶体管P1、NMOS晶体管N1、电容C1和比较器COM1构成半周期充放电电路。如图2所示，时钟的半周期时间由t1、t2和t3的总和构成，t1是Vc1充电到比较器COM1的反相输入端Vref的时间，t2是比较器COM1的延迟时间，t3是Vc1的放电时间。但是，从图中可以明显看出，该振荡器受比较器COM1延迟时间的影响较大，因为t2占整个时钟周期的近20％，且该振荡器需要比较器能够快速响应，所以电路功耗也较大。
综上所述，在低功耗应用中，无法使用图1所显示的振荡器以作为时钟发生器。因此，目前需要设计一种新型的振荡器来作为时钟发生器，以在低功耗应用中产生高精度时钟。
发明内容
本发明的目的在于提供一种低功耗高精度振荡器，其时钟频率仅与电阻和电容相关，与温度无关，可大幅有效的降低电路功耗，且温度特性较好；并且通过精确控制电阻和电容的大小，可得到精确的时钟信号输出。
为了达到上述目的，本发明通过以下技术方案实现：一种低功耗高精度振荡器，包含：偏置电路；充放电电路，其与所述的偏置电路连接；逻辑电路，其与所述的充放电电路连接；利用偏置电路产生基准电压，控制充放电电路的充电速度，该充放电电路上的电压与逻辑电路进行比较，产生时钟信号输出。
所述的偏置电路包含：第一电流源；偏置NMOS晶体管，其漏极与第一电流源连接，源极通过电阻接地，栅极与漏极连接。
所述的充放电电路包含：第二电流源；第一充电电路，其与第二电流源连接；第一放电电路，其与第一充电电路连接；第一电容，其与第一放电电路连接，用于决定低功耗高精度振荡器的时钟周期；第二充电电路，其与第二电流源连接；第二放电电路，其与第二充电电路连接；第二电容，其与第二放电电路连接，用于决定低功耗高精度振荡器的时钟周期。
所述的第一充电电路包含：第一PMOS晶体管，其源极与第二电流源连接；第一NMOS晶体管，其漏极与第一PMOS晶体管的漏极连接，栅极与偏置NMOS晶体管的漏极连接。
所述的第一放电电路包含：第三NMOS晶体管，其漏极与第一NMOS晶体管的源极连接，栅极与第一PMOS晶体管的栅极连接，源极接地；且所述的第一电容的两端分别与该第三NMOS晶体管的漏极和源极连接。
所述的第二充电电路包含：第二PMOS晶体管，其源极与第二电流源连接；第二NMOS晶体管，其漏极与第二PMOS晶体管的漏极连接，栅极与偏置NMOS晶体管的漏极连接。
所述的第二放电电路包含：第四NMOS晶体管，其漏极与第二NMOS晶体管的源极连接，栅极与第二PMOS晶体管的栅极连接，源极接地；且所述的第二电容的两端分别与该第四NMOS晶体管的漏极和源极连接。
所述的逻辑电路包含：第一非门电路，其输入端与第二PMOS晶体管的漏极以及第二NMOS晶体管的漏极连接；第一与非门电路，其第一输入端与第一非门电路的输出端连接，第二输入端与第一PMOS晶体管的栅极以及第三NMOS晶体管的栅极连接，输出端与第二PMOS晶体管的栅极以及第四NMOS晶体管的栅极连接；第二非门电路，其输入端与第一PMOS晶体管的漏极以及第一NMOS晶体管的漏极连接；第二与非门电路，其第一输入端与第二非门电路的输出端连接，第二输入端与第一PMOS晶体管的漏极以及第一NMOS晶体管的漏极连接，输出端与第一PMOS晶体管的栅极以及第三NMOS晶体管的栅极连接。
本发明所述的低功耗高精度振荡器，还包含整形器，其输入端与第一PMOS晶体管的栅极以及第三NMOS晶体管的栅极连接，输出端输出矩形时钟信号。
综上所述，本发明所述的低功耗高精度振荡器，通过减小与逻辑电路连接处的节点寄生电容，并利用电阻和电容温度系数小的特性，使得时钟频率主要由充放电电路决定，产生仅与电阻和电容相关，但与温度无关的时钟信号，可大幅有效的降低电路功耗，且温度特性比较好。由于时钟频率仅与电阻和电容相关，所以通过精确控制电阻和电容的大小，可以得到精确的时钟输出。
附图说明
图1为现有技术中的传统振荡器的结构示意图；
图2为图1所显示的传统振荡器的时钟周期的示意图；
图3为本发明中的低功耗高精度振荡器的结构示意图；
图4为本发明中的低功耗高精度振荡器的时钟周期的示意图。
具体实施方式
以下结合图3和图4，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
如图3所示，为本发明所提供的低功耗高精度振荡器的结构示意图，其包含：偏置电路；充放电电路，其与所述的偏置电路连接；逻辑电路，其与所述的充放电电路连接；利用偏置电路产生基准电压，控制充放电电路的充电速度，该充放电电路上的电压与逻辑电路进行比较，产生时钟信号输出。
所述的偏置电路包含：第一电流源；偏置NMOS晶体管N0，其漏极与第一电流源连接，源极通过电阻R接地，栅极与漏极连接。
所述的充放电电路包含：第二电流源；第一充电电路，其与第二电流源连接；第一放电电路，其与第一充电电路连接；第一电容C1，其与第一放电电路连接，用于决定低功耗高精度振荡器的时钟周期；第二充电电路，其与第二电流源连接，也就是该第二充电电路与第一充电电路共用一个第二电流源；第二放电电路，其与第二充电电路连接；第二电容C2，其与第二放电电路连接，用于决定低功耗高精度振荡器的时钟周期。
所述的第一充电电路包含：第一PMOS晶体管P1，其源极与第二电流源连接；第一NMOS晶体管N1，其漏极与第一PMOS晶体管P1的漏极连接，栅极与偏置NMOS晶体管N0的漏极连接。
所述的第一放电电路包含：第三NMOS晶体管N3，其漏极与第一NMOS晶体管N1的源极连接，栅极与第一PMOS晶体管P1的栅极连接，源极接地；且所述的第一电容C1的两端分别与该第三NMOS晶体管N3的漏极和源极连接。
所述的第二充电电路包含：第二PMOS晶体管P2，其源极与第二电流源连接；第二NMOS晶体管N2，其漏极与第二PMOS晶体管P2的漏极连接，栅极与偏置NMOS晶体管N0的漏极连接。
所述的第二放电电路包含：第四NMOS晶体管N4，其漏极与第二NMOS晶体管N2的源极连接，栅极与第二PMOS晶体管P2的栅极连接，源极接地；且所述的第二电容C2的两端分别与该第四NMOS晶体管N4的漏极和源极连接。
所述的逻辑电路包含：第一非门电路INV1，其输入端与第二PMOS晶体管P2的漏极以及第二NMOS晶体管N2的漏极连接；第一与非门电路NAND1，其第一输入端与第一非门电路INV1的输出端连接，第二输入端与第一PMOS晶体管P1的栅极以及第三NMOS晶体管N3的栅极连接，输出端与第二PMOS晶体管P2的栅极以及第四NMOS晶体管N4的栅极连接；第二非门电路INV2，其输入端与第一PMOS晶体管P1的漏极以及第一NMOS晶体管N1的漏极连接；第二与非门电路NAND2，其第一输入端与第二非门电路INV2的输出端连接，第二输入端与第一PMOS晶体管P1的漏极以及第一NMOS晶体管N1的漏极连接，输出端与第一PMOS晶体管P1的栅极以及第三NMOS晶体管N3的栅极连接。
本发明所述的低功耗高精度振荡器，还包含整形器BUFF，其输入端与第一PMOS晶体管P1的栅极以及第三NMOS晶体管N3的栅极连接，输出端输出矩形时钟信号。
如图3和图4所示，本发明所述的低功耗高精度振荡器中，偏置电路利用电阻R产生基准电压，控制充放电电路对第一电容C1以及第二电容C2的充电速度，这两个电容上的电压与逻辑电路的翻转阈值电压进行比较，进而产生时钟信号输出。
具体的，对第一电流源和第二电流源施加电压VDD上电后，偏置电路中的第一电流源的输出电流I0在流经偏置NMOS晶体管N0和电阻R后，会产生偏置电压Vb，其计算公式为：Vb＝I0/gm+I0R+VTHN；其中，gm表示偏置NMOS晶体管N0的管跨导，VTHN表示偏置NMOS晶体管N0的阈值电压。
此时，如果A点，也就是第一PMOS晶体管P1的栅极以及第三NMOS晶体管N3的栅极处为低电平，则第一PMOS晶体管P1导通，第一NMOS晶体管N1导通，而第三NMOS晶体管N3截止。第二电流源的输出电流I1将通过第一NMOS晶体管N1对第一电容C1进行充电，使得第一电容C1与第三NMOS晶体管N3源极相连接的一端的电压Vc1逐渐升高至第一NMOS晶体管N1截止，这段充电时间为t1，其计算公式为t1＝[C1(I0/gm+I0R)]/I1。在此过程中，第二电容C2与第四NMOS晶体管N4源极相连接的一端的电压Vc2通过第四NMOS晶体管N4对地放电并迅速降低。
当第一NMOS晶体管N1截止后，C点电压，也就是第一PMOS晶体管P1的漏极以及第一NMOS晶体管N1的漏极处电压通过第一PMOS晶体管P1的充电而迅速升高，一旦当该C点的电压值高于第二非门INV2的翻转阈值电压Vt后，经过第二非门INV2和第二与非门NAND2的逻辑变换使得A点跳变为高电平，并且B点，也就是第二PMOS晶体管P2的栅极以及第四NMOS晶体管N4的栅极处跳变为低电平，于是第二PMOS晶体管P2导通，第二NMOS晶体管N2导通，第四NMOS晶体管N4截止。第二电流源的输出电流I1将通过第二NMOS晶体管N2对第二电容C2进行充电，使得第二电容C2与第四NMOS晶体管N4源极相连接的一端的电压Vc2逐渐升高至第二NMOS晶体管N2截止，这段充电时间为t2，其计算公式为t2＝VtC3/I1-[C3(I0/gm+I0R)]/I1，其中，C3为C点的寄生电容。在此过程中，第一电容C1与第三NMOS晶体管N3源极相连接的一端的电压Vc1通过第三NMOS晶体管N3对地放电并迅速降低。
当第二NMOS晶体管N2截止后，D点电压，也就是第二PMOS晶体管P2的漏极以及第二NMOS晶体管N2的漏极处电压通过第二PMOS晶体管P2的充电而迅速升高，一旦当该D点的电压值高于第一非门INV1的翻转阈值电压Vt后，经过第一非门INV1和第一与非门NAND1的逻辑变换使得B点跳变为高电平，并且A点又跳变为低电平，因此又重新回到对第一电容C1充电，对第二电容C2放电的状态。如此周而复始，在A点得到的高低电平转换的振荡信号，最终通过整形器BUFF整形后输出矩形脉冲，其即为所需要形成的矩形时钟信号。如图4所示，可以清楚看出A、B、C、D四点电压在充放电过程中的变换情况，以及最终输出的矩形时钟信号的波形。
基于上述，本发明所述的低功耗高精度振荡器的时钟周期为：
上式中与温度相关的参数有Vt、I0、I1、gm和R。由于C3为寄生电容，其应当远小于第一电容C1的电容值，且设计R>>1/gm，从而使得时钟周期可简化为：
另K＝I0/I1，因此时钟周期T表示为T＝2KRC1。由此，能明确看出，本发明的低功耗高精度振荡器的时钟周期(频率)仅与电路中的电阻以及第一电容相关，而与温度无关。
综上所述，本发明所述的低功耗高精度振荡器，通过减小与逻辑电路连接处的节点寄生电容，并利用电阻和电容温度系数小的特性，使得时钟频率主要由充放电电路决定，产生仅与电阻和电容相关，但与温度无关的时钟信号，可大幅有效的降低电路功耗，且温度特性比较好。由于时钟频率仅与电阻和电容相关，所以通过精确控制电阻和电容的大小，可以得到精确的时钟输出。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (7)

1.一种低功耗高精度振荡器，其特征在于，包含：
偏置电路；
充放电电路，其与所述的偏置电路连接；
逻辑电路，其与所述的充放电电路连接；
利用偏置电路产生基准电压，控制充放电电路的充电速度，该充放电电路上的电压与逻辑电路的输出电压进行比较，产生时钟信号输出；
其中，所述的偏置电路包含：
第一电流源；
偏置NMOS晶体管，其漏极与第一电流源连接，源极通过电阻接地，栅极与漏极连接；
所述的充放电电路包含：
第二电流源；
第一充电电路，其与第二电流源连接；
第一放电电路，其与第一充电电路连接；
第一电容，其与第一放电电路连接，决定低功耗高精度振荡器的时钟周期；
第二充电电路，其与第二电流源连接；
第二放电电路，其与第二充电电路连接；
第二电容，其与第二放电电路连接，决定低功耗高精度振荡器的时钟周期。
2.如权利要求1所述的低功耗高精度振荡器，其特征在于，所述的第一充电电路包含：
第一PMOS晶体管，其源极与第二电流源连接；
第一NMOS晶体管，其漏极与第一PMOS晶体管的漏极连接，栅极与偏置NMOS晶体管的漏极连接。
3.如权利要求2所述的低功耗高精度振荡器，其特征在于，所述的第一放电电路包含：
第三NMOS晶体管，其漏极与第一NMOS晶体管的源极连接，栅极与第一PMOS晶体管的栅极连接，源极接地；且所述的第一电容的两端分别与该第三NMOS晶体管的漏极和源极连接。
4.如权利要求3所述的低功耗高精度振荡器，其特征在于，所述的第二充电电路包含：
第二PMOS晶体管，其源极与第二电流源连接；
第二NMOS晶体管，其漏极与第二PMOS晶体管的漏极连接，栅极与偏置NMOS晶体管的漏极连接。
5.如权利要求4所述的低功耗高精度振荡器，其特征在于，所述的第二放电电路包含：
第四NMOS晶体管，其漏极与第二NMOS晶体管的源极连接，栅极与第二PMOS晶体管的栅极连接，源极接地；且所述的第二电容的两端分别与该第四NMOS晶体管的漏极和源极连接。
6.如权利要求5所述的低功耗高精度振荡器，其特征在于，所述的逻辑电路包含：
第一非门电路，其输入端与第二PMOS晶体管的漏极以及第二NMOS晶体管的漏极连接；
第一与非门电路，其第一输入端与第一非门电路的输出端连接，第二输入端与第一PMOS晶体管的栅极以及第三NMOS晶体管的栅极连接，输出端与第二PMOS晶体管的栅极以及第四NMOS晶体管的栅极连接；
第二非门电路，其输入端与第一PMOS晶体管的漏极以及第一NMOS晶体管的漏极连接；
第二与非门电路，其第一输入端与第二非门电路的输出端连接，第二输入端与第一PMOS晶体管的漏极以及第一NMOS晶体管的漏极连接，输出端与第一PMOS晶体管的栅极以及第三NMOS晶体管的栅极连接。
7.如权利要求6所述的低功耗高精度振荡器，其特征在于，还包含整形器，其输入端与第一PMOS晶体管的栅极以及第三NMOS晶体管的栅极连接，输出端输出矩形时钟信号。
CN201510977189.4A 2015-12-22 2015-12-22 一种低功耗高精度振荡器 Active CN105577141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510977189.4A CN105577141B (zh) 2015-12-22 2015-12-22 一种低功耗高精度振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510977189.4A CN105577141B (zh) 2015-12-22 2015-12-22 一种低功耗高精度振荡器

Publications (2)

Publication Number Publication Date
CN105577141A CN105577141A (zh) 2016-05-11
CN105577141B true CN105577141B (zh) 2018-02-02

Family

ID=55886912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510977189.4A Active CN105577141B (zh) 2015-12-22 2015-12-22 一种低功耗高精度振荡器

Country Status (1)

Country Link
CN (1) CN105577141B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117200700B (zh) * 2023-09-18 2024-03-08 上海帝迪集成电路设计有限公司 一种低成本高精度环形振荡器电路及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023240A2 (en) * 2002-09-03 2004-03-18 The Regents Of The University Of California Event driven dynamic logic for reducing power consumption
CN203071869U (zh) * 2013-02-21 2013-07-17 浙江商业职业技术学院 一种振荡器电路
CN203590179U (zh) * 2013-12-05 2014-05-07 浙江商业职业技术学院 一种振荡器电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023240A2 (en) * 2002-09-03 2004-03-18 The Regents Of The University Of California Event driven dynamic logic for reducing power consumption
CN203071869U (zh) * 2013-02-21 2013-07-17 浙江商业职业技术学院 一种振荡器电路
CN203590179U (zh) * 2013-12-05 2014-05-07 浙江商业职业技术学院 一种振荡器电路

Also Published As

Publication number Publication date
CN105577141A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN104579254B (zh) 一种张弛振荡器
CN103312298B (zh) 一种提高频率-控制电流线性度的张弛振荡器
CN103716023B (zh) 一种超低功耗的上电复位电路
CN102832919B (zh) 栅压自举开关电路
CN105958971A (zh) 一种时钟占空比校准电路
CN106160703B (zh) 比较器及张弛振荡器
CN103677047B (zh) Ldo快速启动电路
CN102130668A (zh) 延时电路
CN102437836A (zh) 一种低功耗短脉冲产生电路及低功耗脉冲型d触发器
CN105577141B (zh) 一种低功耗高精度振荡器
CN103475338B (zh) 一种高精度低压振荡器
CN102394607A (zh) 高精度振荡器
CN103580651B (zh) 低相位抖动的振荡器
CN101075801B (zh) 振荡电路
CN102386846B (zh) 可编程振荡器
CN104113331A (zh) 一种应用于电子标签中的新型环形振荡器
CN103490726A (zh) 一种低压振荡器
CN207200573U (zh) 一种电荷泵电路
CN104702216B (zh) 一种振荡电路
CN101764596A (zh) 内置皮法级电容间歇式微电流秒级时延电路
CN208272943U (zh) 一种上电复位电路、芯片及智能门锁
Chen et al. Design of tunable digital delay cells
CN103633939A (zh) 一种振荡器
CN202190255U (zh) 一种高精度振荡器
CN206259915U (zh) 一种低功耗小尺寸的上电复位电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 200233 Room 704, Building 2, No. 2570 Hechuan Road, Minhang District, Shanghai

Patentee after: Shanghai Hangxin Electronic Technology Co.,Ltd.

Address before: 200241, building 6, building 555, No. 8, Dongchuan Road, Shanghai, Minhang District

Patentee before: SHANGHAI AISINOCHIP ELECTRONIC TECHNOLOGY Co.,Ltd.