CN117200700B - 一种低成本高精度环形振荡器电路及其控制方法 - Google Patents
一种低成本高精度环形振荡器电路及其控制方法 Download PDFInfo
- Publication number
- CN117200700B CN117200700B CN202311200799.4A CN202311200799A CN117200700B CN 117200700 B CN117200700 B CN 117200700B CN 202311200799 A CN202311200799 A CN 202311200799A CN 117200700 B CN117200700 B CN 117200700B
- Authority
- CN
- China
- Prior art keywords
- inverter
- tube
- pmos tube
- nmos tube
- ring oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims description 49
- 238000007599 discharging Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种低成本高精度环形振荡器电路及其控制方法，包含电流偏置电路和环形振荡器，电流偏置电路为环形振荡器产生充放电电流，环形振荡器输出反馈到电流偏置电路并产生稳定的时钟信号频率。本发明实现了高精度时钟信号输出，电路的充放电电容采用等效跨接形式，提高了电容利用率，降低了电路成本，振荡器充电电流与放电电流相等且始终恒定，可实现稳定的输出时钟信号频率与占空比，同时，通过调节偏置电流即可实现频率调节，频率校准方便。
Description
技术领域
本发明涉及一种环形振荡器电路及其控制方法，特别是一种低成本高精度环形振荡器电路及其控制方法，属于半导体集成电路技术领域。
背景技术
在基于CMOS工艺的数模混合集成电路设计中，振荡器是很多电子系统中时钟产生电路的重要组成部分，用于将直流功率转换成周期性信号，为电路提供精确地时间参考。多年来，电子电路系统多采用锁相环或外部晶体振荡器来产生高精度时钟，然而，锁相环电路复杂，需要消耗过多的功耗与面积，板级晶体振荡器的价格、功耗与面积成本同样偏大，因此，为了降低成本，高精度环形振荡器成为了众多电路设计人员的研究方向。
现有的环形振荡器结构如图5所示，其基本原理是基于巴克豪森准则，通过奇数级反相器级联产生振荡信号，通常，由于单纯反相器的导通寄生电阻与电容较小，所以会在任意两级反相器中间插入一个对地的电容用于降低和调节时钟输出频率。因此环形振荡器具有结构简单，成本低，功耗低的优点，但反相器延迟受电源电压、温度和工艺影响较大，PVT的变化将导致振荡器输出信号频率和占空比发生很大的偏移。同时，当对电容16充放电的信号102满足反相器12的PMOS阈值电压VDD-|VTHP|与NMOS的阈值电压VTHN时，12即进行切换，因此信号102仅在VDD-|VTHP|与VTHN之间进行充放电，电容利用率大大降低，当需要较低时钟频率时，将使电容16的容值大大增加，提高了电路成本。因此，如何降低电路成本、保持稳定的环形振荡器输出信号频率与占空比至关重要。
发明内容
本发明所要解决的技术问题是提供一种低成本高精度环形振荡器电路及其控制方法，实现高精度时钟信号输出。
为解决上述技术问题，本发明所采用的技术方案是：
一种低成本高精度环形振荡器电路，其特征在于：包含电流偏置电路和环形振荡器，电流偏置电路为环形振荡器产生充放电电流，环形振荡器输出反馈到电流偏置电路并产生稳定的时钟信号频率。
进一步地，所述电流偏置电路包含电流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，第一PMOS管的漏极与第一PMOS管的栅极、第二PMOS管栅极、第三PMOS管的栅极和电流源的输出端连接，第一NMOS管的漏极与第一NMOS管的栅极、第二PMOS管的漏极和第二NMOS管的栅极连接，第三PMOS管的漏极与第四PMOS管的源极连接并作为电流偏置电路的第一输入输出节点，第二NMOS管的漏极与第三NMOS管的源极连接并且作为电流偏置电路的第二输入输出节点，第四PMOS管的栅极与第三NMOS管的栅极连接并且作为电流偏置电路的控制输入节点，第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极和第三NMOS管的漏极连接电源VDD，电流源、第一NMOS管的源极、第二NMOS管的源极和第四PMOS管的漏极接地。
进一步地，所述第一PMOS管、第二PMOS管和第三PMOS管构成第一电流镜，第一电流镜的个数比为1：n：m，第一NMOS管和第二NMOS管构成第二电流镜，第二电流镜的个数比为n：m，满足电流偏置电路的第一输入输出节点和第二输入输出节点的输入输出电流相等。
进一步地，所述环形振荡器包含第五PMOS管、第四NMOS管、电容、奇数个反相器串联组、第四反相器、第五反相器和第六反相器，第五PMOS管的源极作为环形振荡器的第一输入输出节点，第四NMOS管的源极作为环形振荡器的第二输入输出节点，第五PMOS管的漏极与第四NMOS管的漏极、奇数个反相器串联组的输入端和电容的一端连接，奇数个反相器串联组的输出端与第四反相器的输入端和第六反相器的输入端连接，第六反相器的输出端与电容的另一端连接，第四反相器的输出端与第五反相器的输入端、第五PMOS管的栅极和第四NMOS管的栅极连接，第五反相器的输出作为环形振荡器的输出端。
进一步地，所述奇数个反相器串联组中反相器的数量为3个，分别为第一反相器、第二反相器和第三反相器，第一反相器的输入端作为奇数个反相器串联组的输入端，第一反相器的输出端与第二反相器的输入端连接，第二反相器的输出端与第三反相器的输入端连接，第三反相器的输出端作为奇数个反相器串联组的输出端。
进一步地，所述第一反相器、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器分别包含第六PMOS管和第五NMOS管，第六PMOS管的源极连接电源VDD，第六PMOS管的栅极与第五NMOS管的栅极连接并作为反相器的输入端，第六PMOS管的漏极与第五NMOS管的漏极连接并作为反相器的输出端，第五NMOS管的源极接地。
进一步地，所述第六PMOS管和第五NMOS管的尺寸成比例并且需要使反相器开关阈值为电源VDD电压的一半。
一种低成本高精度环形振荡器电路的控制方法，包含以下步骤：
当第五PMOS管和第四NMOS管的栅极的第一信号为低电平时，环形振荡器的输出端输出的第二信号为高电平，此时第五PMOS管开启，第四NMOS管关断；
电流偏置电路中的第四PMOS管关断，第三NMOS管开启，电流偏置电路的第一输入输出节点输出拉电流通过第五PMOS管给电容充电；
由于第三NMOS管开启，第二NMOS管不会因为第四NMOS管的关断而进入截止区，而是通过第三NMOS管从电源VDD灌电流，因此第三PMOS管和第二NMOS管在这一过程中始终工作在饱和区；
当第五PMOS管和第四NMOS管的栅极的第一信号为高电平时，环形振荡器的输出端输出的第二信号为低电平，此时第五PMOS管关断，第四NMOS管导通；
电流偏置电路中的第四PMOS管开启，第三NMOS管关断，电流偏置电路的第一输入输出节点输入灌电流通过第四NMOS管对电容进行放电；
第三PMOS管不会因为第五PMOS管关断而进入截止区，拉电流通过PMOS管泄放到地，因此第三PMOS管和第二NMOS管在这一过程中始终工作在饱和区；
第五PMOS管和第四NMOS管的栅极的第一信号初始为低电平，则第六反相器的输出端的第三信号也为低电平，环形振荡器第一级通过第五PMOS管给电容恒流充电，当电容一端的第四信号充电到VDD-|VTHP|时，第一反相器的输出端的第五信号由高电平完全变为低电平，此时第一信号和第三信号由低电平0变为高电平VDD，由于电容两端的压降不会突变，第四信号也由VDD-|VTHP|突变为2VDD-|VTHP|；
然后环形振荡器第一级通过第四NMOS管开始给电容从2VDD-|VTHP|恒流放电，当第四信号放电到VTHN时，第一反相器的输出端的第五信号由低电平完全变为高电平，此时第一信号和第三信号由高电平VDD变为低电平0，由于电容两端压降不会突变，第四信号也由VTHN突变为VTHN-VDD，然后环形振荡器第一级通过第五PMOS管开始给电容从VTHN-VDD恒流充电，直到充电到VDD-|VTHP|。
本发明与现有技术相比，具有以下优点和效果：本发明提供了一种低成本高精度环形振荡器电路及其控制方法，实现了高精度时钟信号输出；本发明的环形震荡电路区别于传统环形振荡器，电路的充放电电容采用等效跨接形式，提高了电容利用率，降低了电路成本；本发明电路结构简单，振荡器充电电流与放电电流相等且始终恒定，可实现稳定的输出时钟信号频率与占空比，同时，通过调节偏置电流即可实现频率调节，频率校准方便。
附图说明
图1是本发明的一种低成本高精度环形振荡器电路的示意图。
图2是本发明的电流偏置电路的电路图。
图3是本发明的环形振荡器的电路图。
图4是本发明的反相器的电路图。
图5是现有技术的传统环形振荡器的示意图。
具体实施方式
为了详细阐述本发明为达到预定技术目的而所采取的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清晰、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部的实施例，并且，在不付出创造性劳动的前提下，本发明的实施例中的技术手段或技术特征可以替换，下面将参考附图并结合实施例来详细说明本发明。
如图1所示，本发明的一种低成本高精度环形振荡器电路，包含电流偏置电路21和环形振荡器22，电流偏置电路21的第一输入输出节点与环形振荡器22的第一输入输出节点连接，电流偏置电路21的第二输入输出节点与环形振荡器22的第二输入输出节点连接，环形振荡器22的输出端与电流偏置电路21的控制输入节点连接。电流偏置电路21为环形振荡器22产生充放电电流，环形振荡器22的输出反馈到电流偏置电路21并产生稳定的时钟信号频率。
如图2所示，电流偏置电路21包含电流源32、第一PMOS管31、第二PMOS管33、第三PMOS管35、第四PMOS管37、第一NMOS管34、第二NMOS管36和第三NMOS管38，第一PMOS管31的漏极与第一PMOS管31的栅极、第二PMOS管33栅极、第三PMOS管35的栅极和电流源32的输出端连接，第一NMOS管34的漏极与第一NMOS管34的栅极、第二PMOS管33的漏极和第二NMOS管36的栅极连接，第三PMOS管35的漏极与第四PMOS管37的源极连接并作为电流偏置电路的第一输入输出节点，第二NMOS管36的漏极与第三NMOS管38的源极连接并且作为电流偏置电路的第二输入输出节点，第四PMOS管37的栅极与第三NMOS管38的栅极连接并且作为电流偏置电路的控制输入节点，第一PMOS管31的源极、第二PMOS管33的源极、第三PMOS管35的源极和第三NMOS管38的漏极连接电源VDD，电流源、第一NMOS管34的源极、第二NMOS管36的源极和第四PMOS管37的漏极接地。
其中，第一PMOS管31、第二PMOS管33和第三PMOS管35构成第一电流镜，第一电流镜的个数比为1：n：m，第一NMOS管34和第二NMOS管36构成第二电流镜，第二电流镜的个数比为n：m，满足电流偏置电路的第一输入输出节点和第二输入输出节点的输入输出电流相等，使得环形振荡器第一级的充电电流与放电电流完全相等，便于进行频率调节。
如图3所示，环形振荡器22包含第五PMOS管41、第四NMOS管42、电容48、奇数个反相器串联组、第四反相器46、第五反相器47和第六反相器49，第五PMOS管41的源极作为环形振荡器的第一输入输出节点，第四NMOS管42的源极作为环形振荡器的第二输入输出节点，第五PMOS管41的漏极与第四NMOS管42的漏极、奇数个反相器串联组的输入端和电容48的一端连接，奇数个反相器串联组的输出端与第四反相器46的输入端和第六反相器49的输入端连接，第六反相器49的输出端与电容48的另一端连接，第四反相器46的输出端与第五反相器47的输入端、第五PMOS管41的栅极和第四NMOS管42的栅极连接，第五反相器47的输出作为环形振荡器的输出端。
其中，奇数个反相器串联组中反相器的数量为3个，分别为第一反相器43、第二反相器44和第三反相器45，第一反相器43的输入端作为奇数个反相器串联组的输入端，第一反相器43的输出端与第二反相器44的输入端连接，第二反相器44的输出端与第三反相器45的输入端连接，第三反相器45的输出端作为奇数个反相器串联组的输出端。
振荡器主体由第五PMOS管41、第四NMOS管42、第一反相器43、第二反相器44、第三反相器45和第四反相器46构成5级环振。
如图4所示，第一反相器43、第二反相器44、第三反相器45、第四反相器46、第五反相器47和第六反相器48分别包含第六PMOS管51和第五NMOS管52，第六PMOS管51的源极连接电源VDD，第六PMOS管51的栅极与第五NMOS管52的栅极连接并作为反相器的输入端，第六PMOS管51的漏极与第五NMOS管52的漏极连接并作为反相器的输出端，第五NMOS管52的源极接地。
其中，第六PMOS管51和第五NMOS管52的尺寸成比例并且需要使反相器开关阈值为电源VDD电压的一半，使得输出信号频率占空比为50%。
一种低成本高精度环形振荡器电路的控制方法，包含以下步骤：
当第五PMOS管41和第四NMOS管42的栅极的第一信号401为低电平时，环形振荡器的输出端输出的第二信号201为高电平，此时第五PMOS管41开启，第四NMOS管42关断。
电流偏置电路中的第四PMOS管37关断，第三NMOS管38开启，电流偏置电路的第一输入输出节点输出拉电流202通过第五PMOS管41给电容48充电。
由于第三NMOS管38开启，第二NMOS管36不会因为第四NMOS管42的关断而进入截止区，而是通过第三NMOS管38 从电源VDD灌电流，因此第三PMOS管35和第二NMOS管36在这一过程中始终工作在饱和区。
当第五PMOS管41和第四NMOS管42的栅极的第一信号401为高电平时，环形振荡器的输出端输出的第二信号201为低电平，此时第五PMOS管41关断，第四NMOS管42导通。
电流偏置电路中的第四PMOS管37开启，第三NMOS管38关断，电流偏置电路的第一输入输出节点输入灌电流203通过第四NMOS管42对电容进行放电。
第三PMOS管35不会因为第五PMOS管41关断而进入截止区，拉电流通过PMOS管37泄放到地，因此第三PMOS管35和第二NMOS管36在这一过程中始终工作在饱和区。
这一功能保证在环形振荡器22的时钟信号（第一信号401）进行高低切换时，作为电流源管的第三PMOS管35和第二NMOS管36始终打开，不会经历开启关断，因此对电容48的充放电电流恒定，振荡器输出信号频率稳定。
另外，电流源32若采用零温度系数电流，即可降低温度对频率和占空比的影响，同时，需要对环形振荡器电路的输出信号频率进行校准或调节时，只需要对电流源32进行成比例调节即可，避免了对反相器或电容的直接改动。
对于环形振荡器，传统简单5级环形振荡器将电容直接连接在第一级反相器输出端，本发明的环形振荡器结构不同的是，将充放电电容48等效跨接在由第五PMOS管41和第四NMOS管42组成的第一级反相器两端，但为了避免充放电电容48等效到振荡器输出端（即第四反相器46的输出端），影响输出波形及其后端电路，本发明引入第六反相器49，其输出信号第三信号406与第一信号401幅度与相位完全相同，因此在实现电容跨接的同时，不会使电容48等效到振荡器输出端。
第五PMOS管41和第四NMOS管42的栅极的第一信号401初始为低电平，则第六反相器49的输出端的第三信号406也为低电平，环形振荡器第一级通过第五PMOS管41给电容48恒流充电，当电容48一端的第四信号402充电到VDD-|VTHP|时，第一反相器43的输出端的第五信号403由高电平完全变为低电平，此时第一信号401和第三信号406由低电平0变为高电平VDD，由于电容48两端的压降不会突变，第四信号402也由VDD-|VTHP|突变为2VDD-|VTHP|。
然后环形振荡器第一级通过第四NMOS管42开始给电容48从2VDD-|VTHP|恒流放电，当第四信号402放电到VTHN时，第一反相器43的输出端的第五信号403由低电平完全变为高电平，此时第一信号401和第三信号406由高电平VDD变为低电平0，由于电容48两端压降不会突变，第四信号402也由VTHN突变为VTHN-VDD，然后环形振荡器第一级通过第五PMOS管41开始给电容48从VTHN-VDD恒流充电，直到充电到VDD-|VTHP|。
经过以上过程，第四信号402在一个周期内经历了从VTHN-VDD到VDD-|VTHP|充电，从2VDD-|VTHP|到VTHN放电的放电过程，充电过程与放电过程的电压变化均为2VDD-|VTHP|-VTHN，相比传统环形振荡器，同样的容值C下，第四信号402相比于图1中的信号102，电压变化从VDD-|VTHP|-VTHN变为2VDD-|VTHP|-VTHN，在相同充放电电流I下，电容充放电时间也将增大CVDD/I，输出时钟信号频率可大大降低，实现相同的目标频率可大大降低电容面积，因此提高了电容利用率，降低电路成本。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。
Claims (6)
1.一种低成本高精度环形振荡器电路，其特征在于：包含电流偏置电路和环形振荡器，电流偏置电路为环形振荡器产生充放电电流，环形振荡器输出反馈到电流偏置电路并产生稳定的时钟信号频率；
所述电流偏置电路包含电流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，第一PMOS管的漏极与第一PMOS管的栅极、第二PMOS管栅极、第三PMOS管的栅极和电流源的输出端连接，第一NMOS管的漏极与第一NMOS管的栅极、第二PMOS管的漏极和第二NMOS管的栅极连接，第三PMOS管的漏极与第四PMOS管的源极连接并作为电流偏置电路的第一输入输出节点，第二NMOS管的漏极与第三NMOS管的源极连接并且作为电流偏置电路的第二输入输出节点，第四PMOS管的栅极与第三NMOS管的栅极连接并且作为电流偏置电路的控制输入节点，第一PMOS管的源极、第二PMOS管的源极、第三PMOS管的源极和第三NMOS管的漏极连接电源VDD，电流源、第一NMOS管的源极、第二NMOS管的源极和第四PMOS管的漏极接地；
所述环形振荡器包含第五PMOS管、第四NMOS管、电容、奇数个反相器串联组、第四反相器、第五反相器和第六反相器，第五PMOS管的源极作为环形振荡器的第一输入输出节点，第四NMOS管的源极作为环形振荡器的第二输入输出节点，第五PMOS管的漏极与第四NMOS管的漏极、奇数个反相器串联组的输入端和电容的一端连接，奇数个反相器串联组的输出端与第四反相器的输入端和第六反相器的输入端连接，第六反相器的输出端与电容的另一端连接，第四反相器的输出端与第五反相器的输入端、第五PMOS管的栅极和第四NMOS管的栅极连接，第五反相器的输出作为环形振荡器的输出端。
2.根据权利要求1所述的一种低成本高精度环形振荡器电路，其特征在于：所述第一PMOS管、第二PMOS管和第三PMOS管构成第一电流镜，第一电流镜中流经第一PMOS管、第二PMOS管和第三PMOS管的电流的比例为1：n：m，第一NMOS管和第二NMOS管构成第二电流镜，第二电流镜中流经第一NMOS管和第二NMOS管的电流的比例为n：m，满足电流偏置电路的第一输入输出节点和第二输入输出节点的输入输出电流相等。
3.根据权利要求1所述的一种低成本高精度环形振荡器电路，其特征在于：所述奇数个反相器串联组中反相器的数量为3个，分别为第一反相器、第二反相器和第三反相器，第一反相器的输入端作为奇数个反相器串联组的输入端，第一反相器的输出端与第二反相器的输入端连接，第二反相器的输出端与第三反相器的输入端连接，第三反相器的输出端作为奇数个反相器串联组的输出端。
4.根据权利要求3所述的一种低成本高精度环形振荡器电路，其特征在于：所述第一反相器、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器分别包含第六PMOS管和第五NMOS管，第六PMOS管的源极连接电源VDD，第六PMOS管的栅极与第五NMOS管的栅极连接并作为反相器的输入端，第六PMOS管的漏极与第五NMOS管的漏极连接并作为反相器的输出端，第五NMOS管的源极接地。
5.根据权利要求4所述的一种低成本高精度环形振荡器电路，其特征在于：所述第六PMOS管和第五NMOS管的尺寸成比例并且需要使反相器开关阈值为电源VDD电压的一半。
6.一种权利要求1-5任一项所述的低成本高精度环形振荡器电路的控制方法，其特征在于包含以下步骤：
当第五PMOS管和第四NMOS管的栅极的第一信号为低电平时，环形振荡器的输出端输出的第二信号为高电平，此时第五PMOS管开启，第四NMOS管关断；
电流偏置电路中的第四PMOS管关断，第三NMOS管开启，电流偏置电路的第一输入输出节点输出拉电流通过第五PMOS管给电容充电；
由于第三NMOS管开启，第二NMOS管不会因为第四NMOS管的关断而进入截止区，而是通过第三NMOS管从电源VDD灌电流，因此第三PMOS管和第二NMOS管在这一过程中始终工作在饱和区；
当第五PMOS管和第四NMOS管的栅极的第一信号为高电平时，环形振荡器的输出端输出的第二信号为低电平，此时第五PMOS管关断，第四NMOS管导通；
电流偏置电路中的第四PMOS管开启，第三NMOS管关断，电流偏置电路的第一输入输出节点输入灌电流通过第四NMOS管对电容进行放电；
第三PMOS管不会因为第五PMOS管关断而进入截止区，拉电流通过PMOS管泄放到地，因此第三PMOS管和第二NMOS管在这一过程中始终工作在饱和区；
第五PMOS管和第四NMOS管的栅极的第一信号初始为低电平，则第六反相器的输出端的第三信号也为低电平，环形振荡器第一级通过第五PMOS管给电容恒流充电，当电容一端的第四信号充电到VDD-|VTHP|时，第一反相器的输出端的第五信号由高电平完全变为低电平，此时第一信号和第三信号由低电平0变为高电平VDD，由于电容两端的压降不会突变，第四信号也由VDD-|VTHP|突变为2VDD-|VTHP|；
然后环形振荡器第一级通过第四NMOS管开始给电容从2VDD-|VTHP|恒流放电，当第四信号放电到VTHN时，第一反相器的输出端的第五信号由低电平完全变为高电平，此时第一信号和第三信号由高电平VDD变为低电平0，由于电容两端压降不会突变，第四信号也由VTHN突变为VTHN-VDD，然后环形振荡器第一级通过第五PMOS管开始给电容从VTHN-VDD恒流充电，直到充电到VDD-|VTHP|；
其中VDD为电源VDD的电压，VTHP为PMOS管的阈值电压，VTHN为NMOS管的阈值电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311200799.4A CN117200700B (zh) | 2023-09-18 | 2023-09-18 | 一种低成本高精度环形振荡器电路及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311200799.4A CN117200700B (zh) | 2023-09-18 | 2023-09-18 | 一种低成本高精度环形振荡器电路及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117200700A CN117200700A (zh) | 2023-12-08 |
| CN117200700B true CN117200700B (zh) | 2024-03-08 |
Family
ID=88984769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311200799.4A Active CN117200700B (zh) | 2023-09-18 | 2023-09-18 | 一种低成本高精度环形振荡器电路及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117200700B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184793A (ja) * | 2003-11-25 | 2005-07-07 | Sanyo Electric Co Ltd | 発振回路 |
| CN105577141A (zh) * | 2015-12-22 | 2016-05-11 | 上海爱信诺航芯电子科技有限公司 | 一种低功耗高精度振荡器 |
| CN114337609A (zh) * | 2021-12-02 | 2022-04-12 | 深圳市盈和致远科技有限公司 | 环形振荡器系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321270B2 (en) * | 2005-04-14 | 2008-01-22 | Ess Technology, Inc. | Current-controlled CMOS ring oscillator circuit |
-
2023
- 2023-09-18 CN CN202311200799.4A patent/CN117200700B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184793A (ja) * | 2003-11-25 | 2005-07-07 | Sanyo Electric Co Ltd | 発振回路 |
| CN105577141A (zh) * | 2015-12-22 | 2016-05-11 | 上海爱信诺航芯电子科技有限公司 | 一种低功耗高精度振荡器 |
| CN114337609A (zh) * | 2021-12-02 | 2022-04-12 | 深圳市盈和致远科技有限公司 | 环形振荡器系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117200700A (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5387882A (en) | Switched capacitor charge pump and sawtooth oscillator using same | |
| US5136260A (en) | PLL clock synthesizer using current controlled ring oscillator | |
| JP3594631B2 (ja) | 電源に対して補償されたｍｏｓ発振回路 | |
| US8610509B2 (en) | Flexible low current oscillator for multiphase operations | |
| US8643443B1 (en) | Comparator and relaxation oscillator employing same | |
| US10530297B2 (en) | Semiconductor device and control method of semiconductor device | |
| US10804888B1 (en) | Delay circuit and electronic system equipped with delay circuit | |
| CN112234957B (zh) | 一种具有负反馈调节功能的模拟振荡器电路 | |
| US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
| CN112583355A (zh) | 高精度张弛振荡器 | |
| CN112953526A (zh) | 一种环形振荡电路、方法以及集成芯片 | |
| CN117200700B (zh) | 一种低成本高精度环形振荡器电路及其控制方法 | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| JPH03143113A (ja) | リングオシレータ用回路装置 | |
| US11476803B2 (en) | Oscillating circuit and electronic device | |
| JPH0258806B2 (zh) | ||
| US20080309398A1 (en) | Multiplier circuit | |
| CN111614347B (zh) | 一种低温漂延时电路 | |
| US20020175729A1 (en) | Differential CMOS controlled delay unit | |
| US7609119B2 (en) | Reference voltage generator for logic elements providing stable and predefined gate propagation time | |
| KR100520269B1 (ko) | 전압-전류변환기 및 그를 이용한 셀프-오실레이터 | |
| CN215072364U (zh) | 一种环形振荡电路以及集成芯片 | |
| US11671078B2 (en) | Clock signal generation | |
| CN110706642B (zh) | 一种用于led显示屏驱动芯片的振荡电路 | |
| CN112667013B (zh) | 电流比较型的时钟产生电路及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |