TWI545541B - 應用於顯示裝置之閘極驅動器的電源開啓重置電路 - Google Patents

Description

應用於顯示裝置之閘極驅動器的電源開啟重置電路

本發明係與顯示裝置之閘極驅動器(Gate Driver)有關，特別是關於一種應用於顯示裝置之閘極驅動器的電源開啟重置電路(Power On Reset Circuit)。

請參照圖1，圖1係繪示習知的電源開啟重置電路之示意圖。如圖1所示，應用於顯示裝置之閘極驅動器的電源開啟重置電路1係耦接於工作電壓VDD與接地端GND之間，並用以輸出一重置訊號(Reset Signal)RESET。其中，P型電晶體MP1耦接於工作電壓VDD與接點A之間，並且其閘極耦接至接地端GND；複數個N型電晶體MN1~MN4串接於接點A與接地端GND之間，並且其閘極均耦接至工作電壓VDD；複數個反相器INV1~INV4依序串接於接點A與電源開啟重置電路1的輸出端OUT之間；複數個N型電晶體MN5~MN8之閘極分別耦接至接點A與反相器INV1之間、反相器INV1與INV2之間、反相器INV2與INV3之間及反相器INV3與INV4之間；該複數個N型電晶體MN5~MN8之源極與汲極均耦接至接地端GND。

然而，如圖2及圖3所示，當電源關閉時，若工作電壓VDD並未從3.3伏特降至0伏特，而只降至0.5伏特，則電源開啟重置電路所輸出的重置訊號RESET可能會如同圖2仍能降至0伏特或是如同圖3維持在0.5伏 特。一旦重置訊號RESET如同圖3維持在0.5伏特，當電源再次開啟時，工作電壓VDD會從0.5伏特爬升至3.3伏特，重置訊號RESET也會跟著工作電壓VDD同步從0.5伏特爬升至3.3伏特。

由於重置訊號RESET並未降至0伏特，因而在電源下次開啟時無法產生重置的功能，這很可能導致閘極驅動器內部電路的初始狀態不正確而造成其運作與功能上之異常。尤其是當電路中有採用具有較大臨界電壓VTN或|VTP|的電晶體時，此一重置失效現象會在某些製程、溫度及電壓條件的組合下非常容易出現，將會嚴重影響到顯示裝置之閘極驅動器的整體運作效能。

因此，本發明提出一種應用於顯示裝置之閘極驅動器的電源開啟重置電路，以解決先前技術所遭遇到之上述問題。

根據本發明之一較佳具體實施例為一種電源開啟重置電路。於此實施例中，電源開啟重置電路係應用於顯示裝置之閘極驅動器。電源開啟重置電路耦接於一工作電壓與一接地端之間。電源開啟重置電路包含一輸出端、一第一電晶體、一第二電晶體、一電阻元件及一緩衝電路。第一電晶體耦接於工作電壓與一第一接點之間，第一電晶體之閘極係耦接至第一接點。第二電晶體耦接於工作電壓與第一接點之間，第二電晶體之閘極係耦接至接地端。電阻元件耦接於第一接點與接地端之間。緩衝電路耦接於第一接點與輸出端之間，並透過輸出端輸出一重置訊號。其中，第二電晶體之一第二臨界電壓值大於第一電晶體之一第一臨界電壓值。

於一實施例中，第一電晶體及該第二電晶體係同時為P型金氧半場效電晶體(P-MOSFET)。

於一實施例中，緩衝電路包含N個緩衝模組，依序串接於該第一接點與該輸出端之間，其中N為大於1的正整數。

於一實施例中，N個緩衝模組中之一第N緩衝模組包含一第N反相器及一第N電晶體。第N反相器耦接於工作電壓與接地端之間。第N電晶體之源極及汲極均耦接至接地端且第N電晶體之閘極耦接至一第二接點。

於一實施例中，當N等於1時，第二接點係與第一接點相連。

於一實施例中，當N大於1時，第二接點係位於一第(N-1)反相器與第N反相器之間。

於一實施例中，第N電晶體係為N型金氧半場效電晶體(N-MOSFET)。

於一實施例中，第二電晶體具有基板效應(Body Effect)，而第一電晶體則無基板效應。

於一實施例中，第二電晶體之尺寸大小不同於第一電晶體之尺寸大小。

根據本發明之另一較佳具體實施例亦為一種電源開啟重置電路。於此實施例中，電源開啟重置電路係應用於一顯示裝置之一閘極驅動器。電源開啟重置電路耦接於一工作電壓與一接地端之間。電源開啟重置電路包含一輸出端、一第一電阻元件、一電晶體、一第二電阻元件及一緩衝電路。第一電阻元件耦接於工作電壓與一第一接點之間。電晶體 耦接於工作電壓與第一接點之間。電晶體之閘極係耦接至接地端。第二電阻元件耦接於第一接點與接地端之間。緩衝電路耦接於第一接點與輸出端之間，並透過輸出端輸出一重置訊號。其中，第一電阻元件之一第一電阻值大於第二電阻元件之一第二電阻值。

相較於先前技術，當本發明之電源開啟重置電路應用於顯示裝置之閘極驅動器時，可有效克服在電源不正常的啟動或關閉之重置訊號失效的情況，尤其是當電晶體的臨界電壓值VTN及|VTP|較大時，無論是在任何製程、溫度及電壓條件的組合下，本發明之電源開啟重置電路都可以在電源不正常的啟動或關閉的情況下提供重置的功能。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

1、4、7‧‧‧電源開啟重置電路

40、70‧‧‧緩衝電路

401~404、701~704‧‧‧緩衝模組

INV1~INV4‧‧‧反相器

MN1~MN8‧‧‧N型電晶體

A、N1~N4‧‧‧接點

MP1~MP2‧‧‧P型電晶體

VDD‧‧‧工作電壓

GND‧‧‧接地端

R、R1~R2‧‧‧電阻

OUT‧‧‧輸出端

RESET‧‧‧重置訊號

圖1係繪示習知的電源開啟重置電路之示意圖。

圖2係繪示當電源關閉時，工作電壓只降至0.5伏特，但重置訊號仍降至0伏特而能完成重置之示意圖。

圖3係繪示當電源關閉時，工作電壓只降至0.5伏特，重置訊號亦維持於0.5伏特而重置失效之示意圖。

圖4係繪示根據本發明之一較佳具體實施例的電源開啟重置電路之示意圖。

圖5係繪示正常情況下之重置訊號與工作電壓隨時間變化之示意圖。

圖6係繪示當電源關閉時，工作電壓未降至0伏特，但重置 訊號仍降至0伏特而能完成重置之示意圖。

圖7係繪示根據本發明之另一較佳具體實施例的電源開啟重置電路之示意圖。

根據本發明之一較佳具體實施例為一種電源開啟重置電路。於此實施例中，電源開啟重置電路可應用於顯示裝置之閘極驅動器中，但不以此為限。

請參照圖4，圖4係繪示此實施例中之電源開啟重置電路的示意圖。如圖4所示，電源開啟重置電路4係耦接於工作電壓VDD與接地端GND之間，並係用以輸出一重置訊號RESET。

於此實施例中，電源開啟重置電路4包含輸出端OUT、第一電晶體MP1、第二電晶體MP2、電阻元件R及緩衝電路40。其中，第一電晶體MP1係耦接於工作電壓VDD與第一接點A之間，並且第一電晶體MP1之閘極係耦接至第一接點A；第二電晶體MP2耦接於工作電壓VDD與第一接點A之間，並且第二電晶體MP2之閘極係耦接至接地端GND；電阻元件R耦接於第一接點A與接地端GND之間；緩衝電路40耦接於第一接點A與輸出端OUT之間，並透過輸出端OUT輸出重置訊號RESET。

此實施例中之緩衝電路40包含有四個緩衝模組401~404，但實際上緩衝電路40所包含的緩衝模組的數目並不以此為限。緩衝模組401~404依序串接於第一接點A與輸出端OUT之間。

緩衝模組401包含反相器INV1及電晶體MN1。反相器INV1係耦接於工作電壓VDD與接地端GND之間，並且反相器INV1的輸入端係耦 接第一接點A。電晶體MN1係為N型金氧半場效電晶體(N-MOSFET)，其源極及汲極均耦接至接地端GND且其閘極耦接至接點N1。接點N1係與第一接點A相連。

緩衝模組402包含反相器INV2及電晶體MN2。反相器INV2係耦接於工作電壓VDD與接地端GND之間，並且反相器INV2的輸入端係耦接反相器INV1的輸出端。電晶體MN2係為N型金氧半場效電晶體(N-MOSFET)，其源極及汲極均耦接至接地端GND且其閘極耦接至接點N2。接點N2係位於反相器INV1與INV2之間。

緩衝模組403包含反相器INV3及電晶體MN3。反相器INV3係耦接於工作電壓VDD與接地端GND之間，並且反相器INV3的輸入端係耦接反相器INV2的輸出端。電晶體MN3係為N型金氧半場效電晶體(N-MOSFET)，其源極及汲極均耦接至接地端GND且其閘極耦接至接點N3。接點N3係位於反相器INV2與INV3之間。

緩衝模組404包含反相器INV4及電晶體MN4。反相器INV4係耦接於工作電壓VDD與接地端GND之間，並且反相器INV4的輸入端係耦接反相器INV3的輸出端。電晶體MN4係為N型金氧半場效電晶體(N-MOSFET)，其源極及汲極均耦接至接地端GND且其閘極耦接至接點N4。接點N4係位於反相器INV3與INV4之間。反相器INV4的輸出端係耦接至電源開啟重置電路4的輸出端OUT。

需說明的是，反相器INV1~INV4可以是專門負責反相運算的反閘(NOT Gate)，其具有一個輸入端及一個輸出端，並且輸出端的狀態永遠與輸入端相反。

亦請參照圖5，圖5係繪示正常情況下之重置訊號與工作電壓隨時間變化之示意圖。如圖5所示，當電源關閉(Power Off)時，工作電壓VDD會從3.3伏特降至0伏特，重置訊號RESET亦會從3.3伏特降至0伏特，並且會比工作電壓VDD提早一段時間△t1降至0伏特。當電源開啟(Power On)時，工作電壓VDD會從0伏特爬升至3.3伏特，但重置訊號RESET並不會立即從0.5伏特爬升至3.3伏特，而是會先延遲一段時間△t2後再開始從0伏特爬升至3.3伏特。此一延遲之目的在於使設置於閘極驅動器之電路內部的該些D型正反器(D Flip-Flop,DFF)能夠受到重置訊號RESET之重置而回到正確的初始狀態。

需說明的是，此實施例中之第一電晶體MP1與第二電晶體MP2係同時為P型金氧半場效電晶體(P-MOSFET)，並且第二電晶體MP2之第二臨界電壓值|VTP2|需大於第一電晶體MP1之第一臨界電壓值|VTP1|。

舉例而言，在電路設計上可透過讓第二電晶體MP2之基極與源極不直接相連而具有基板效應(Body Effect)且讓第一電晶體MP1之基極與源極直接相連而無基板效應，或是透過第一電晶體MP1與第二電晶體MP2具有不同尺寸大小之方式實現第二電晶體MP2之第二臨界電壓值|VTP2|大於第一電晶體MP1之第一臨界電壓值|VTP1|。

如圖6所示，於此電路架構下，當電源關閉(Power Off)時，一旦工作電壓VDD並未從3.3伏特降至0伏特，而只降至0.5伏特時，由於在具有較大第二臨界電壓值|VTP2|的第二電晶體MP2逐漸關閉時，第一接點A仍可透過第一電晶體MP1而具有VDD-|VGS1|的電壓位準，讓其能較快低於 反相器INV1的輸入低臨界電壓(Input Low Threshold,VIL)，其中|VGS1|為第一電晶體MP1的閘極-源極電壓。

此外，由於第一接點A與接地端GND之間所設置的是電阻元件R而不是傳統的N型金氧半場效電晶體，亦可避免電壓太低時傳統的N型金氧半場效電晶體無法開啟而導致第一接點A無法放電至接地端GND之情事發生。

由於在只有第一電晶體MP1的情況下，即使工作電壓VDD達到正常位準，仍可能因為製程、電壓及溫度等因素造成第一電晶體MP1的第一臨界電壓值|VTP1|太大，導致第一接點A的電壓低於反相器INV1的輸入低臨界電壓而造成重置訊號RESET為0V，因此，設置第二電晶體MP2的一大功用在於：當工作電壓VDD達到正常位準時，第二電晶體MP2可協助將第一接點A之電壓也拉至正常位準，以避免上述情事發生。

綜上所述，此實施例之電路設計可有效改善在使用具有較大臨界電壓值VTN及|VTP|之電晶體時，即使不幸遇到電源開啟/關閉異常的情況下，仍能順利發出重置訊號RESET實現電源開啟重置的功能，而不會有重置失效之情事發生。

接著，請參照圖7，圖7係繪示根據本發明之另一較佳具體實施例的電源開啟重置電路之示意圖。

於此實施例中，電源開啟重置電路7係耦接於工作電壓VDD與接地端GND之間。電源開啟重置電路7包含輸出端OUT、第一電阻元件R1、電晶體MP2、第二電阻元件R2及緩衝電路70。其中，第一電阻元件R1耦接於工作電壓VDD與第一接點A之間。電晶體MP2耦接於工作電壓 VDD與第一接點A之間。電晶體MP2之閘極係耦接至接地端GND。第二電阻元件R2耦接於第一接點A與接地端GND之間。緩衝電路70耦接於第一接點A與輸出端OUT之間，並透過輸出端OUT輸出重置訊號RESET。

此實施例中之緩衝電路70包含有四個緩衝模組701~704，但實際上緩衝電路70所包含的緩衝模組的數目並不以此為限。緩衝模組701~704依序串接於第一接點A與輸出端OUT之間。

緩衝模組701包含反相器INV1及電晶體MN1。反相器INV1係耦接於工作電壓VDD與接地端GND之間，並且反相器INV1的輸入端係耦接第一接點A。電晶體MN1係為N型金氧半場效電晶體(N-MOSFET)，其源極及汲極均耦接至接地端GND且其閘極耦接至接點N1。接點N1係與第一接點A相連。

緩衝模組702包含反相器INV2及電晶體MN2。反相器INV2係耦接於工作電壓VDD與接地端GND之間，並且反相器INV2的輸入端係耦接反相器INV1的輸出端。電晶體MN2係為N型金氧半場效電晶體(N-MOSFET)，其源極及汲極均耦接至接地端GND且其閘極耦接至接點N2。接點N2係位於反相器INV1與INV2之間。

緩衝模組403包含反相器INV3及電晶體MN3。反相器INV3係耦接於工作電壓VDD與接地端GND之間，並且反相器INV3的輸入端係耦接反相器INV2的輸出端。電晶體MN3係為N型金氧半場效電晶體(N-MOSFET)，其源極及汲極均耦接至接地端GND且其閘極耦接至接點N3。接點N3係位於反相器INV2與INV3之間。

緩衝模組704包含反相器INV4及電晶體MN4。反相器INV4 係耦接於工作電壓VDD與接地端GND之間，並且反相器INV4的輸入端係耦接反相器INV3的輸出端。電晶體MN4係為N型金氧半場效電晶體(N-MOSFET)，其源極及汲極均耦接至接地端GND且其閘極耦接至接點N4。接點N4係位於反相器INV3與INV4之間。反相器INV4的輸出端係耦接至電源開啟重置電路4的輸出端OUT。

需說明的是，反相器INV1~INV4可以是專門負責反相運算的反閘(NOT Gate)，其具有一個輸入端及一個輸出端，並且輸出端的狀態永遠與輸入端相反。

需說明的是，此實施例中之第一電阻元件R1之第一電阻值需大於第二電阻元件R2之第二電阻值。

如圖6所示，於此電路架構下，當電源關閉(Power Off)時，一旦工作電壓VDD並未從3.3伏特降至0伏特，而只降至0.5伏特時，由於在第二電晶體MP2逐漸關閉時，仍可透過第一電阻元件R1與第二電阻元件R2作為分壓電阻對工作電壓VDD進行分壓而使第一接點A的電壓位準能較快低於反相器INV1的輸入低臨界電壓。

由於在只有第一電阻元件R1與第二電阻元件R2的情況下，即使工作電壓VDD達到正常位準，第一接點A的電壓仍可能會低於反相器INV1的輸入低臨界電壓而造成重置訊號RESET為0V，因此，設置第二電晶體MP2的一大功用在於：當工作電壓VDD達到正常位準時，第二電晶體MP2可協助將第一接點A之電壓也拉至正常位準，以避免上述情事發生。

相較於先前技術，當本發明之電源開啟重置電路應用於顯示裝置之閘極驅動器時，可有效克服在電源不正常的啟動或關閉之重置訊號 失效的情況，尤其是當電晶體的臨界電壓值VTN及|VTP|較大時，無論是在任何製程、溫度及電壓條件的組合下，本發明之電源開啟重置電路都可以在電源不正常的啟動或關閉的情況下提供重置的功能。

由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

4‧‧‧電源開啟重置電路

40‧‧‧緩衝電路

401~404‧‧‧緩衝模組

INV1~INV4‧‧‧反相器

MN1~MN4‧‧‧N型電晶體

A、N1~N4‧‧‧接點

MP1~MP2‧‧‧P型電晶體

VDD‧‧‧工作電壓

GND‧‧‧接地端

R‧‧‧電阻

OUT‧‧‧輸出端

RESET‧‧‧重置訊號

Claims (15)

1. 一種電源開啟重置電路，係應用於一顯示裝置之一閘極驅動器，該電源開啟重置電路耦接於一工作電壓與一接地端之間，該電源開啟重置電路包含：一輸出端；一第一電晶體，耦接於該工作電壓與一第一接點之間，該第一電晶體之閘極係耦接至該第一接點；一第二電晶體，耦接於該工作電壓與該第一接點之間，該第二電晶體之閘極係耦接至該接地端；一電阻元件，耦接於該第一接點與該接地端之間；以及一緩衝電路，耦接於該第一接點與該輸出端之間，並透過該輸出端輸出一重置訊號；其中，該第二電晶體之一第二臨界電壓值大於該第一電晶體之一第一臨界電壓值。
2. 如申請專利範圍第1項所述之電源開啟重置電路，其中該第一電晶體及該第二電晶體係同時為P型金氧半場效電晶體(P-MOSFET)。
3. 如申請專利範圍第1項所述之電源開啟重置電路，其中該緩衝電路包含：N個緩衝模組，依序串接於該第一接點與該輸出端之間，其中N為大於1的正整數。
4. 如申請專利範圍第3項所述之電源開啟重置電路，其中該N個緩衝模組中之一第N緩衝模組包含：一第N反相器，耦接於該工作電壓與該接地端之間；以及一第N電晶體，該第N電晶體之源極及汲極均耦接至該接地端且該第N電晶體之閘極耦接至一第二接點。
5. 如申請專利範圍第4項所述之電源開啟重置電路，其中當N等於1時，該第二接點係與該第一接點相連。
6. 如申請專利範圍第4項所述之電源開啟重置電路，其中當N大於1時，該第二接點係位於一第(N-1)反相器與該第N反相器之間。
7. 如申請專利範圍第4項所述之電源開啟重置電路，其中該第N電晶體係為N型金氧半場效電晶體(N-MOSFET)。
8. 如申請專利範圍第1項所述之電源開啟重置電路，其中該第二電晶體具有基板效應(Body Effect)，而該第一電晶體則無基板效應。
9. 一種電源開啟重置電路，係應用於一顯示裝置之一閘極驅動器，該電源開啟重置電路耦接於一工作電壓與一接地端之間，該電源開啟重置電路包含：一輸出端；一第一電阻元件，耦接於該工作電壓與一第一接點之間；一電晶體，耦接於該工作電壓與該第一接點之間，該電晶體之閘極係耦接至該接地端；一第二電阻元件，耦接於該第一接點與該接地端之間；以及一緩衝電路，耦接於該第一接點與該輸出端之間，並透過該輸出端輸出一重置訊號；其中，該第一電阻元件之一第一電阻值大於該第二電阻元件之一第二電阻值。
10. 如申請專利範圍第9項所述之電源開啟重置電路，其中該電晶體係為P型金氧半場效電晶體(P-MOSFET)。
11. 如申請專利範圍第9項所述之電源開啟重置電路，其中該緩衝電路包含： N個緩衝模組，依序串接於該第一接點與該輸出端之間，其中N為大於1的正整數。
12. 如申請專利範圍第11項所述之電源開啟重置電路，其中該N個緩衝模組中之一第N緩衝模組包含：一第N反相器，耦接於該工作電壓與該接地端之間；以及一第N電晶體，該第N電晶體之源極及汲極均耦接至該接地端且該第N電晶體之閘極耦接至一第二接點。
13. 如申請專利範圍第12項所述之電源開啟重置電路，其中當N等於1時，該第二接點係與該第一接點相連。
14. 如申請專利範圍第12項所述之電源開啟重置電路，其中當N大於1時，該第二接點係位於一第(N-1)反相器與該第N反相器之間。
15. 如申請專利範圍第12項所述之電源開啟重置電路，其中該第N電晶體係為N型金氧半場效電晶體(N-MOSFET)。