TWI413892B - 負電壓位準移位器 - Google Patents

Description

負電壓位準移位器

本發明係有關於一種負電壓位準移位器，尤指一種具簡化結構之負電壓位準移位器。

為降低電子電路的功率消耗，研究降低電源供應電壓的技術一直是主要的發展重點。先進電子技術已發展出使用1.8伏特之電源供應電壓的低功率高速積體電路，但是，如何耦合使用低電源供應電壓之積體電路與使用高電源供應電壓之積體電路，或如何使運作於正電壓擺幅範圍之積體電路的輸出訊號可以驅動運作於負電壓擺幅範圍之積體電路，係為另一重要課題。所以，當運作於第一電壓擺幅範圍之前級積體電路要耦合至運作於第二電壓擺幅範圍之後級積體電路時，就必需利用電壓轉換介面將前級積體電路之輸出訊號的第一電壓擺幅範圍轉換為第二電壓擺幅範圍。

請參考第1圖，第1圖為習知負電壓位準移位器的電路示意圖。如第1圖所示，負電壓位準移位器100包含一第一電壓位準處理單元110、一反相單元150、以及一第二電壓位準處理單元160。負電壓位準移位器100所需之電源電壓包含一正供應電壓Vcc、一負供應電壓-Vpp、與一中值負供應電壓-Vpp/2。負電壓位準移位器100接收由第一電路單元101所產生之輸入訊號Sin，並將具正電壓擺幅範圍之輸入訊號Sin轉換為具負電壓擺幅範圍之輸出訊號Sout，其中正電壓擺幅範圍係為介於0V與正供應電壓Vcc之電壓擺幅範圍，負電壓擺幅範圍係為第二電路單元102所運作介於0V與負供應電壓-Vpp之電壓擺幅範圍。第一電壓位準處理單元110係用以將輸入訊號Sin轉換為第一內部訊號Sintx1，其電壓擺幅範圍係介於-Vpp/2與Vcc。反相單元150係用來反相第一內部訊號Sintx1以產生第二內部訊號Sintx2，其電壓擺幅範圍係介於-Vpp/2與0V。第二電壓位準處理單元160係用以將第二內部訊號Sintx2轉換為輸出訊號Sout，其具有第二電路單元102所運作介於0V與負供應電壓-Vpp之負電壓擺幅範圍。

第一電壓位準處理單元110包含一反相器120、P型金氧半(P-type metal oxide semiconductor；PMOS)電晶體126,127、以及N型金氧半(N-type metal oxide semiconductor；NMOS)電晶體131,132。N型金氧半電晶體131,132係被電連接為一閂鎖電路140。反相單元150包含一P型金氧半電晶體151與一N型金氧半電晶體152。第二電壓位準處理單元160包含P型金氧半電晶體161～163與N型金氧半電晶體171～173。P型金氧半電晶體161與N型金氧半電晶體171係被電連接為一反相器170。N型金氧半電晶體172,173係被電連接為一閂鎖電路190。由上述可知，負電壓位準移位器100所執行之負電壓位準移位處理，係基於兩電壓位準處理單元110,160的電路運作，並利用反相單元150作為此兩電壓位準處理單元110,160之耦接介面。然而在負電壓位準移位器100的電路運作中，需要供應兩負電源電壓-Vpp與-Vpp/2，因此就需要較複雜的周邊電路以產生此兩負電源電壓-Vpp與-Vpp/2。此外，在負電壓位準移位器100的電路運作中，P型金氧半電晶體126,127與N型金氧半電晶體131,132,152所承受的最大電壓應力達到相當高的電壓降(Vcc+Vpp/2)，亦即介於正供應電壓Vcc與中值負供應電壓-Vpp/2的電壓降。所以在習知負電壓位準移位器100的設計中，不但需要複數閂鎖電路，更要使用高電壓電晶體，如此會導致複雜且高成本的電路。

依據本發明之實施例，其揭露一種具簡化結構之負電壓位準移位器，用來作為二電路單元間的負電壓位準移位處理介面。此種負電壓位準移位器包含一第一反相器、一傳輸單元、一分壓單元、一第二反相器、以及一第三反相器。

第一反相器包含一輸入端與一輸出端，其中輸入端用以接收一輸入訊號，輸出端用以輸出一第一內部訊號。第一反相器係由一正供應電壓所供電，並用來對輸入訊號執行反相處理以產生第一內部訊號。傳輸單元包含一輸入端與一輸出端，其中輸入端電連接於第一反相器之輸出端以接收第一內部訊號，輸出端用以輸出一第二內部訊號。傳輸單元於第一內部訊號之電壓大於一臨界電壓時，致能其輸入端與輸出端間的電性連接，另於第一內部訊號之電壓小於臨界電壓時，除能其輸入端與輸出端間的電性連接。分壓單元包含一第一端、一第二端、與一第三端，其中第一端電連接於傳輸單元之輸出端以接收第二內部訊號，第二端用以接收一負供應電壓，第三端用以輸出一第三內部訊號。第三內部訊號之電壓係為分壓單元根據重疊原理之電路操作以分壓負供應電壓與第二內部訊號所產生。第二反相器包含一輸入端與一輸出端，其中輸入端電連接於分壓單元之第三端以接收第三內部訊號，輸出端用以輸出一第四內部訊號。第二反相器係由負供應電壓所供電，並用來對第三內部訊號執行反相處理以產生一第四內部訊號。第三反相器包含一輸入端與一輸出端，其中輸入端電連接於第二相器之輸出端以接收第四內部訊號，輸出端用以輸出一輸出訊號。第三反相器係由負供應電壓所供電，並用來對第四內部訊號執行反相處理以產生輸出訊號。

為讓本發明更顯而易懂，下文依本發明具簡化結構之負電壓位準移位器，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第2圖為本發明第一實施例之負電壓位準移位器的電路示意圖。如第2圖所示，負電壓位準移位器200包含一第一反相器210、一傳輸單元215、一分壓單元220、一第二反相器230、以及一第三反相器240。負電壓位準移位器200係用來將具正電壓擺幅的輸入訊號Sin轉換為具負電壓擺幅的輸出訊號Sout，其中正電壓擺幅之電壓範圍係介於正供應電壓Vdd與接地電壓之間，負電壓擺幅之電壓範圍係介於負供應電壓-Vx與接地電壓之間。

第一反相器210包含一輸入端與一輸出端，其中輸入端用以接收輸入訊號Sin，輸出端用以輸出第一內部訊號Sint1。第一反相器210係由正供應電壓Vdd所供電，並用來對輸入訊號Sin執行反相處理以產生第一內部訊號Sint1。傳輸單元215包含一輸入端與一輸出端，其中輸入端電連接於第一反相器210以接收第一內部訊號Sint1，輸出端用以輸出第二內部訊號Sint2。當第一內部訊號Sint1之電壓高於臨界電壓時，傳輸單元215致能其輸出端與輸入端之間的電性連接，用以將輸入端之訊號傳輸至輸出端。反之，當第一內部訊號Sint1之電壓低於臨界電壓時，傳輸單元215除能其輸出端與輸入端之間的電性連接，即輸入端之訊號無法傳輸至輸出端。

分壓單元220包含一第一端、一第二端、以及一第三端，其中第一端電連接於傳輸單元215之輸出端以接收第二內部訊號Sint2，第二端用以接收負供應電壓-Vx，第三端用以輸出第三內部訊號Sint3。第三內部訊號Sint3之電壓係為分壓單元220根據重疊原理(Superposition Theory)之電路操作以分壓負供應電壓-Vx與第二內部訊號Sint2所產生。第二反相器230包含一輸入端與一輸出端，其中輸入端電連接於分壓單元220之第三端以接收第三內部訊號Sint3，輸出端用以輸出第四內部訊號Sint4。第二反相器230係由負供應電壓-Vx所供電，並用來對第三內部訊號Sint3執行反相處理以產生第四內部訊號Sint4。第三反相器240包含一輸入端與一輸出端，其中輸入端電連接於第二反相器230以接收第四內部訊號Sint4，而輸出訊號Sout即從輸出端輸出。第三反相器240係由負供應電壓-Vx所供電，並用來對第四內部訊號Sint4執行反相處理以產生輸出訊號Sout。

在第2圖所示本發明第一實施例中，第一反相器210包含一第一電晶體261與一第二電晶體271，傳輸單元215包含一傳輸電晶體216，分壓單元220包含一第一電阻Rdiv1與一第二電阻Rdiv2，第二反相器230包含一第一電晶體262與一第二電晶體272，第三反相器240包含一第一電晶體263與一第二電晶體273。第一電晶體261～263以及傳輸電晶體216係為P型金氧半電晶體或P型接面場效電晶體(Junction Field Effect Transistors)。第二電晶體271～273係為N型金氧半電晶體或N型接面場效電晶體。

第一電晶體261包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中第一端用以接收正供應電壓Vdd，閘極端用以接收輸入訊號Sin，第二端電連接於傳輸電晶體216，通道摻雜井電連接於第一端。第二電晶體271包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中第一端電連接於第一電晶體261之第二端，閘極端電連接於第一電晶體261之閘極端，第二端電連接於接地端GND，通道摻雜井電連接於第二端。傳輸電晶體216包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中第一端電連接於第一電晶體261之第二端，閘極端電連接於接地端GND，第二端電連接於分壓單元220，通道摻雜井電連接於第一端。第一電阻Rdiv1包含一第一端與一第二端，其中第一端電連接於傳輸電晶體216之第二端，第二端電連接於第二反相器230。第二電阻Rdiv2包含一第一端與一第二端，其中第一端電連接於第一電阻Rdiv1之第二端，第二端用以接收負供應電壓-Vx。

第一電晶體262包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中第一端電連接於接地端GND，閘極端電連接於第一電阻Rdiv1之第二端，第二端電連接於第三反相器240，通道摻雜井電連接於第一端。第二電晶體272包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中第一端電連接於第一電晶體262之第二端，閘極端電連接於第一電晶體262之閘極端，第二端用以接收負供應電壓-Vx，通道摻雜井電連接於第二端。第一電晶體263包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中第一端電連接於接地端GND，閘極端電連接於第一電晶體262之第二端，通道摻雜井電連接於第一端，輸出訊號Sout係從第二端輸出。第二電晶體273包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中第一端電連接於第一電晶體263之第二端，閘極端電連接於第一電晶體263之閘極端，第二端用以接收負供應電壓-Vx，通道摻雜井電連接於第二端。負電壓位準移位器200的電路工作原理詳述如下。

於第一反相器210利用正供應電壓Vdd執行輸入訊號Sin的反相操作後，就產生具正電壓擺幅之第一內部訊號Sint1，亦即，第一內部訊號Sint1與輸入訊號Sin實質上具有相同之電壓擺幅。當輸入訊號Sin為低準位電壓(譬如接地電壓)時，第一內部訊號Sint1係為高準位電壓(譬如正供應電壓Vdd)，用來使傳輸電晶體216導通，進而將第一內部訊號Sint1從傳輸電晶體216之第一端傳輸至其第二端以作為第二內部訊號Sint2。接著，分壓單元220根據重疊原理之電路操作以分壓第二內部訊號Sint2與負供應電壓-Vx而產生第三內部訊號Sint3。當輸入訊號Sin為高準位電壓時，第一內部訊號Sint1係為低準位電壓而使傳輸電晶體216截止，因此第二內部訊號Sint2與第三內部訊號Sint3均為負供應電壓-Vx。在一實施例中，第一電阻Rdiv1與第二電阻Rdiv2的電阻值係被設定以於第二內部訊號Sint2為高準位電壓時，所產生之第三內部訊號Sint3的電壓約為0V，據以使第三內部訊號Sint3之電壓擺幅的電壓範圍係介於接地電壓(0V)與負供應電壓-Vx之間，亦即負電壓擺幅之電壓範圍。

於第二反相器230利用負供應電壓-Vx執行第三內部訊號Sint3的反相操作後，就產生具負電壓擺幅之第四內部訊號Sint4，亦即第四內部訊號Sint4與第三內部訊號Sint3實質上具有相同之電壓擺幅。於第三反相器240利用負供應電壓-Vx執行第四內部訊號Sint4的反相操作後，就產生具負電壓擺幅之輸出訊號Sout。由上述可知，負電壓位準移位器200係用以將具正電壓擺幅之輸入訊號Sin，轉換為具負電壓擺幅之輸出訊號Sout。

相較於先前技術之負電壓位準移位器100，負電壓位準移位器200係基於三反相器以執行負電壓位準移位處理，並不需要任何閂鎖電路。此外，在負電壓位準移位器200的電路運作中，只需要提供正供應電壓Vdd與負供應電壓-Vx，並不需要提供額外的中值負供應電壓。由上述可知，本發明負電壓位準移位器200係以低成本之簡化電路執行負電壓位準移位處理。

第3圖為第2圖所示之負電壓位準移位器的電路運作相關訊號波形圖，其中橫軸為時間軸。在第3圖中，由上往下的訊號分別為輸入訊號Sin、第一內部訊號Sint1、第二內部訊號Sint2、第三內部訊號Sint3、第四內部訊號Sint4、以及輸出訊號Sout。於時段T1內，輸入訊號Sin為接地電壓(0V)，第一反相器210輸出具電壓Vdd之第一內部訊號Sint1以導通傳輸電晶體216，因此第二內部訊號Sint2也具有電壓Vdd。接著，分壓單元220根據重疊原理之電路操作以分壓具電壓Vdd之第二內部訊號Sint2與負供應電壓-Vx而產生約具接地電壓(0V)之第三內部訊號Sint3。第三內部訊號Sint3經第二反相器230的反相處理後，產生具電壓-Vx之第四內部訊號Sint4。其後，第三反相器240執行第四內部訊號Sint4的反相處理以產生具接地電壓(0V)之輸出訊號Sout。

於時段T2內，輸入訊號Sin為電壓Vdd，第一反相器210輸出具接地電壓(0V)之第一內部訊號Sint1以使傳輸電晶體216截止，所以第二內部訊號Sint2與第三內部訊號Sint3均為電壓-Vx。接著，第三內部訊號Sint3經第二反相器230的反相處理後，產生具接地電壓(0V)之第四內部訊號Sint4，而第三反相器240執行第四內部訊號Sint4的反相處理就產生具電壓-Vx之輸出訊號Sout。

在負電壓位準移位器200的電路運作中，使用於負電壓位準移位器200之電晶體所承受最大電壓應力為電壓降Vx，亦即介於接地電壓(0V)與負供應電壓-Vx之間的電壓降。舉例而言，於時段T1內，最大電壓應力發生於第一電晶體262,263與第二電晶體272,273，至於傳輸電晶體216、第一電晶體261、以及第二電晶體271的電壓應力則只有介於正供應電壓Vdd與接地電壓(0V)之間的電壓降Vdd。於時段T2內，最大電壓應力發生於傳輸電晶體216、第一電晶體262,263、以及第二電晶體272,273，至於第一電晶體261與第二電晶體271的電壓應力則只有電壓降Vdd。因此，在負電壓位準移位器200的電晶體運作中，並不會發生大於壓降Vx之電壓應力。在一實施例中，正供應電壓Vdd可設為3.3V，而負供應電壓-Vx可設為-6V，如此則電壓位準移位器200的電晶體運作之最大電壓應力只有電壓降6V。所以，電壓位準移位器200所使用電晶體的電壓耐受度可因而降低，用以進一步降低電路成本。

請參考第4圖，第4圖為本發明第二實施例之負電壓位準移位器的電路示意圖。如第4圖所示，負電壓位準移位器300係類同於第2圖所示之負電壓位準移位器200，主要差異在於將分壓單元220替換為分壓單元320。分壓單元320包含一第三電晶體321與一第四電晶體322。第三電晶體321包含一第一端、一第二端、與一閘極端，其中第一端電連接於傳輸電晶體216之第二端，閘極端用以接收第一控制訊號Sc1，第二端電連接於第一電晶體262之閘極端。第一控制訊號Sc1係用以調整第三電晶體321之第一通道電阻。第四電晶體322包含一第一端、一第二端、與一閘極端，其中第一端電連接於第三電晶體321之第二端，閘極端用以接收第二控制訊號Sc2，第二端用以接收負供應電壓-Vx。第二控制訊號Sc2係用以調整第四電晶體322之第二通道電阻。第三電晶體321與第四電晶體322係為金氧半電晶體或接面場效電晶體。

基本上，分壓單元320係為可調整分壓器。當傳輸電晶體216導通時，分壓單元320藉由被調整之第一通道電阻與第二通道電阻，執行重疊原理之電路操作以分壓第二內部訊號Sint2與負供應電壓-Vx而產生約具接地電壓(0V)之第三內部訊號Sint3。進一步而言，若第三內部訊號Sint3於傳輸電晶體216導通時顯著偏離接地電壓，不論肇因於元件老化或其它非預期電路運作狀況(譬如工作溫度異常)，第一控制訊號Sc1與第二控制訊號Sc2即可用以修正第三內部訊號Sint3，使其電壓調整至約為接地電壓。

在另一實施例中，第三電晶體321與第四電晶體322的閘極端係用以接收相同控制訊號，亦即第一控制訊號Sc1係同於第二控制訊號Sc2，而第一通道電阻可由第三電晶體321的通道寬長比所設定，第二通道電阻可由第四電晶體322的通道寬長比所設定。換句話說，分壓單元320之分壓比例可根據第三電晶體321與第四電晶體322的通道寬長比而設定。第三電晶體321的通道寬長比係可相同或相異於第四電晶體322的通道寬長比。

綜上所述，本發明負電壓位準移位器係利用一分壓單元、一傳輸單元、以及複數反相器以執行負電壓位準移位處理，並不需要任何閂鎖電路，且其電路運作只需要一正供應電壓與一負供應電壓，而不需要提供額外的中值負供應電壓。此外，相較於習知技術，本發明電壓位準移位器運作時，所使用電晶體承受之最大電壓應力較低，所以可使用低電壓耐受度之電晶體。亦即，本發明電壓位準移位器係以低成本之簡化電路執行負電壓位準移位處理。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300．．．負電壓位準移位器

101．．．第一電路單元

102．．．第二電路單元

110．．．第一電壓位準處理單元

120、170．．．反相器

126、127、151、161、162、163．．．P型金氧半電晶體

131、132、152、171、172、173．．．N型金氧半電晶體

140、190．．．閂鎖電路

150．．．反相單元

160．．．第二電壓位準處理單元

210．．．第一反相器

215．．．傳輸單元

216．．．傳輸電晶體

220、320．．．分壓單元

230．．．第二反相器

240．．．第三反相器

261、262、263．．．第一電晶體

271、272、273．．．第二電晶體

321‧‧‧第三電晶體

322‧‧‧第四電晶體

GND‧‧‧接地端

Rdiv1‧‧‧第一電阻

Rdiv2‧‧‧第二電阻

Sc1‧‧‧第一控制訊號

Sc2‧‧‧第二控制訊號

Sin‧‧‧輸入訊號

Sint1、Sintx1‧‧‧第一內部訊號

Sint2、Sintx2‧‧‧第二內部訊號

Sint3‧‧‧第三內部訊號

Sint4‧‧‧第四內部訊號

Sout‧‧‧輸出訊號

T1、T2‧‧‧時段

Vcc、Vpp、Vdd、Vx‧‧‧供應電壓

第1圖為習知負電壓位準移位器的電路示意圖。

第2圖為本發明第一實施例之負電壓位準移位器的電路示意圖。

第3圖為第2圖所示之負電壓位準移位器的電路運作相關訊號波形圖，其中橫軸為時間軸。

第4圖為本發明第二實施例之負電壓位準移位器的電路示意圖。

200．．．負電壓位準移位器

210．．．第一反相器

215．．．傳輸單元

216．．．傳輸電晶體

220．．．分壓單元

230．．．第二反相器

240．．．第三反相器

261、262、263．．．第一電晶體

271、272、273．．．第二電晶體

GND．．．接地端

Rdiv1．．．第一電阻

Rdiv2．．．第二電阻

Sin．．．輸入訊號

Sint1．．．第一內部訊號

Sint2．．．第二內部訊號

Sint3．．．第三內部訊號

Sint4．．．第四內部訊號

Sout．．．輸出訊號

Vdd、Vx．．．供應電壓

Claims (20)

1. 一種負電壓位準移位器，包含：一第一反相器，包含一輸入端與一輸出端，其中該輸入端用以接收一輸入訊號，該輸出端用以輸出一第一內部訊號，該第一反相器係由一正供應電壓所供電，並用來對該輸入訊號執行反相處理以產生該第一內部訊號；一傳輸單元，包含一輸入端與一輸出端，其中該輸入端電連接於該第一反相器之輸出端以接收該第一內部訊號，該輸出端用以輸出一第二內部訊號，該傳輸單元於該第一內部訊號之電壓大於一臨界電壓時，致能其輸入端與輸出端間的電性連接，另於該第一內部訊號之電壓小於該臨界電壓時，除能其輸入端與輸出端間的電性連接；一分壓單元，包含一第一端、一第二端、與一第三端，其中該第一端電連接於該傳輸單元之輸出端以接收該第二內部訊號，該第二端用以接收一負供應電壓，該第三端用以輸出一第三內部訊號，該第三內部訊號之電壓係為該分壓單元根據重疊原理之電路操作以分壓該負供應電壓與該第二內部訊號所產生；一第二反相器，包含一輸入端與一輸出端，其中該輸入端電連接於該分壓單元之第三端以接收該第三內部訊號，該輸出端用以輸出一第四內部訊號，該第二反相器係由該負供應電壓所供電，並用來對該第三內部訊號執行反相處理以產生該第四 內部訊號；以及一第三反相器，包含一輸入端與一輸出端，其中該輸入端電連接於該第二反相器之輸出端以接收該第四內部訊號，該輸出端用以輸出一輸出訊號，該第三反相器係由該負供應電壓所供電，並用來對該第四內部訊號執行反相處理以產生該輸出訊號。
2. 如請求項1所述之負電壓位準移位器，其中傳輸單元包含一傳輸電晶體，該傳輸電晶體包含：一第一端，電連接於該第一反相器之輸出端以接收該第一內部訊號；一閘極端，電連接於一接地端；以及一第二端，用以輸出該第二內部訊號。
3. 如請求項2所述之負電壓位準移位器，其中該傳輸電晶體另包含：一通道摻雜井，電連接於該傳輸電晶體之第一端。
4. 如請求項2所述之負電壓位準移位器，其中該傳輸電晶體係為一P型金氧半(Metal Oxide Semiconductor；MOS)電晶體或一P型接面場效電晶體(Junction Field Effect Transistor)。
5. 如請求項1所述之負電壓位準移位器，其中該第一反相器包含：一第一電晶體，包含一第一端、一第二端、一閘極端、與一通道 摻雜井，其中該第一端用以接收該正供應電壓，該閘極端用以接收該輸入訊號，該第二端電連接於該傳輸單元之輸入端，該通道摻雜井電連接於該第一電晶體之第一端；以及一第二電晶體，包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中該第一端電連接於該第一電晶體之第二端，該閘極端電連接於該第一電晶體之閘極端，該第二端電連接於一接地端，該通道摻雜井電連接於該第二電晶體之第二端。
6. 如請求項5所述之負電壓位準移位器，其中該第一電晶體係為一P型金氧半電晶體或一P型接面場效電晶體。
7. 如請求項5所述之負電壓位準移位器，其中該第二電晶體係為一N型金氧半電晶體或一N型接面場效電晶體。
8. 如請求項1所述之負電壓位準移位器，其中該分壓單元包含：一第一電阻，包含一第一端與一第二端，其中該第一端電連接於該傳輸單元之輸出端，該第二端電連接於該第二反相器之輸入端；以及一第二電阻，包含一第一端與一第二端，其中該第一端電連接於該第一電阻之第二端，該第二端用以接收該負供應電壓。
9. 如請求項8所述之負電壓位準移位器，其中當該第一內部訊號之電壓大於該臨界電壓時，該分壓單元根據該第一電阻與該第二 電阻之阻值以執行重疊原理之電路操作，使該分壓單元之第三端所輸出之該第三內部訊號係為一接地電壓。
10. 如請求項1所述之負電壓位準移位器，其中該分壓單元包含：一第一電晶體，包含一第一端、一第二端、與一閘極端，其中該第一端電連接於該傳輸單元之輸出端，該閘極端用以接收一第一控制訊號，該第二端電連接於該第二反相器之輸入端；以及一第二電晶體，包含一第一端、一第二端、與一閘極端，其中該第一端電連接於該第一電晶體之第二端，該閘極端用以接收一第二控制訊號，該第二端用以接收該負供應電壓。
11. 如請求項10所述之負電壓位準移位器，其中當該第一內部訊號之電壓大於該臨界電壓時，該分壓單元根據該第一電晶體與該第二電晶體之通道電阻執行重疊原理之電路操作，使該分壓單元之第三端所輸出之該第三內部訊號係為一接地電壓。
12. 如請求項10所述之負電壓位準移位器，其中該第一電晶體與該第二電晶體係為金氧半電晶體或接面場效電晶體。
13. 如請求項10所述之負電壓位準移位器，其中該第一電晶體之通道寬長比實質上等於該第二電晶體之通道寬長比。
14. 如請求項10所述之負電壓位準移位器，其中該第一電晶體之通道寬長比係相異於該第二電晶體之通道寬長比。
15. 如請求項1所述之負電壓位準移位器，其中該第二反相器包含：一第一電晶體，包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中該第一端電連接於一接地端，該閘極端電連接於該分壓單元之第三端以接收該第三內部訊號，該第二端電連接於該第三反相器之輸入端，該通道摻雜井電連接於該第一電晶體之第一端；以及一第二電晶體，包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中該第一端電連接於該第一電晶體之第二端，該閘極端電連接於該第一電晶體之閘極端，該第二端用以接收該負供應電壓，該通道摻雜井電連接於該第二電晶體之第二端。
16. 如請求項15所述之負電壓位準移位器，其中該第一電晶體係為一P型金氧半電晶體或一P型接面場效電晶體。
17. 如請求項15所述之負電壓位準移位器，其中該第二電晶體係為一N型金氧半電晶體或一N型接面場效電晶體。
18. 如請求項1所述之負電壓位準移位器，其中該第三反相器包含：一第一電晶體，包含一第一端、一第二端、一閘極端、與一通道 摻雜井，其中該第一端電連接於一接地端，該閘極端電連接於該第二反相器之輸出端以接收該第四內部訊號，該第二端用以輸出該輸出訊號，該通道摻雜井電連接於該第一電晶體之第一端；以及一第二電晶體，包含一第一端、一第二端、一閘極端、與一通道摻雜井，其中該第一端電連接於該第一電晶體之第二端，該閘極端電連接於該第一電晶體之閘極端，該第二端用以接收該負供應電壓，該通道摻雜井電連接於該第二電晶體之第二端。
19. 如請求項18所述之負電壓位準移位器，其中該第一電晶體係為一P型金氧半電晶體或一P型接面場效電晶體。
20. 如請求項18所述之負電壓位準移位器，其中該第二電晶體係為一N型金氧半電晶體或一N型接面場效電晶體。