TWI714441B - 可釋放電壓應力的電位轉換器 - Google Patents

可釋放電壓應力的電位轉換器 Download PDF

Info

Publication number
TWI714441B
TWI714441B TW109101950A TW109101950A TWI714441B TW I714441 B TWI714441 B TW I714441B TW 109101950 A TW109101950 A TW 109101950A TW 109101950 A TW109101950 A TW 109101950A TW I714441 B TWI714441 B TW I714441B
Authority
TW
Taiwan
Prior art keywords
type transistor
coupled
drain
voltage
gate
Prior art date
Application number
TW109101950A
Other languages
English (en)
Other versions
TW202121844A (zh
Inventor
陳稟亮
劉隽宇
Original Assignee
奇景光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇景光電股份有限公司 filed Critical 奇景光電股份有限公司
Application granted granted Critical
Publication of TWI714441B publication Critical patent/TWI714441B/zh
Publication of TW202121844A publication Critical patent/TW202121844A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本發明提供了適用於正電壓及負電壓轉換的電位轉換器架構，其中電位轉換器的遮蔽電路用來釋放施加到輸入級電路的電晶體的電壓應力，且電位轉換器的切換電路用來避免漏電流。除此之外，本發明透過設計電位轉換器的N井P型電晶體的電源領域，可充分利用電位轉換器的電路面積、提升電源效率、增加設計彈性以適用各種應用需求。

Description

可釋放電壓應力的電位轉換器
本發明係指一種可釋放電壓應力的電位轉換器，尤指一種使用遮蔽電路來釋放電壓應力的電位轉換器。
負電位轉換器可用來將其擺幅介於接地(零伏)到正系統電壓(VDDD)之間的正輸入邏輯訊號轉換為其擺幅介於接地到負電壓VSN(|VSN|>VDDD)之間的負輸出訊號。舉例來說，第7圖為習知技術一負電位轉換器7的功能方塊圖。於第7圖中，第一級電路用來將一組輸入訊號NN及NNB轉換為一組第一中繼訊號，其中該組第一中繼訊號的擺幅介於系統電壓VSSD(例如，零伏)到系統電壓VDDD(例如，1.2伏)之間。第二級電路用來將該組第一中繼訊號轉換為一組第二中繼訊號，其中該組第二中繼訊號的擺幅介於系統電壓VDDDN(例如，VDDDN=VSN/2=-2.75V)到系統電壓VSSA(例如，零伏)。第三級電路用來將該組第二中繼訊號轉換為一組輸出訊號NN_OUT及NN_OUTB，其中輸出訊號NN_OUT及NN_OUTB的擺幅介於系統電壓VSN(例如，-5.5伏)到系統電壓VSSA。然而，申請人注意到第二級電路會導致負電位轉換器7耗電，然而若將第二級電路從負電位轉換器7移除的話，第一級電路與第三級電路之間的電壓落差太大的話會導致電壓應力風險上升。因此，實有必要在耗電與電壓應力風險的困境之間取得解決之道。
進一步地，負電位轉換器廣泛地應用在不同技術領域，例如在快閃記憶體中提供負壓給記憶單元進行抹去操作，或是在顯示驅動晶片中提供負壓給薄膜電晶體(Thin Film Transistor，TFT)進行導通或關閉操作。然而，當正系統電壓須保持在低於低1.5伏的情況下，拉升(pull-up)電晶體與拉降(pull-down)電晶體的瞬態切換(transient switching)若無法確實運作，將會導致切換延遲太長、動態電源消耗太大及電路面積太大等問題。
因此，考量到電源消耗、電壓應力風險、節省電路面積、切換速度以及低功率的要求，如何設計負電位轉換器以符合上述要求，實乃當今本領域的重要課題。
因此，本發明的主要目的意即在於提供一種可釋放電壓應力的電位轉換器。
本發明揭露一種負電位轉換器，包含一輸入級電路以及一推拉級電路。輸入級電路用來根據一第一輸入邏輯訊號及一第二輸入邏輯訊號，產生一第一中繼訊號及一第二中繼訊號，其中該第一中繼訊號及該第二中繼訊號具有一第一電壓擺幅，且該第一電壓擺幅介於一第一系統電壓與一第二系統電壓之間。該輸入級電路包含一比較器，用來比較該第一輸入邏輯訊號及該第二輸入邏輯訊號；一電流鏡，用來調整該第一中繼訊號及該第二中繼訊號的大小；一第一遮蔽電路，耦接於該電流鏡與該比較器，用來根據一第三系統電壓來降低施加到該比較器的一第一電壓應力，以及根據一第四系統電壓來降低施加到該 電流鏡的一第二電壓應力；一第二遮蔽電路，耦接於該第一遮蔽電路，用來根據該輸入級電路的一第一操作電壓，產生該第一中繼訊號；以及一切換電路，耦接於該第二遮蔽電路及該電流鏡，用來根據該輸入級電路的一第二操作電壓，產生該第二中繼訊號。該推拉級電路耦接於該第二遮蔽電路及該切換電路，用來根據該第一中繼訊號及該第二中繼訊號，產生一第一輸出訊號及一第二輸出訊號，其中該第一輸出訊號及該第二輸出訊號具有一第二電壓擺幅，且該第二電壓擺幅介於一第五系統電壓與該第二系統電壓之間；其中該第二遮蔽電路用來降低施加到該推拉級電路的一第三電壓應力；其中該第一系統電壓為正電壓，且該第二系統電壓為負電壓。
本發明更揭露一種正電位轉換器，包含一輸入級電路以及一推拉級電路。該輸入級電路用來根據一第一輸入邏輯訊號及一第二輸入邏輯訊號，產生一第一中繼訊號及一第二中繼訊號，其中該第一中繼訊號及該第二中繼訊號的一電壓擺幅解於一第一系統電壓與一第二系統電壓之間。該輸入級電路包含一比較器，用來比較該第一輸入邏輯訊號與該第二輸入邏輯訊號；一遮蔽電路，耦接於該比較器，用來降低施加到該比較器的一電壓應力，以及產生該第一中繼訊號；一電流鏡，用來調整該第一中繼訊號及該第二中繼訊號的大小；以及一切換電路，耦接於該電流鏡，用來根據該輸入狀態電路的一第二操作電壓，產生該第二中繼訊號。該推拉級電路，耦接於該切換電路、該電流鏡及該遮蔽電路，用來根據該第一中繼訊號及該第二中繼訊號，產生具有該電壓擺幅的一第一輸出訊號及一第二輸出訊號；其中該第一系統電壓為正電壓，且該第二系統電壓為一接地電壓。
1、2、3、4、7:負電位轉換器
VSSA、VSSD、VDDD、VDDA、VDDDN、VSN、VBN、VBP:系統電壓
VDDD1~VDDDn、VBP1~VBPn、VBN1~VBNn、VSN1~VSNn:系統電壓
NN、NNB、IN、INB:輸入訊號
NI_1、NI_2、PI_1、PI_2:中繼訊號
NN_OUT、NN_OUTB、OUT、OUTB:輸出訊號
11、21、31、41、51:輸入級電路
12、52:推拉級電路
13、53:比較器
14、17、140、27、34、47、54:遮蔽電路
16、56:電流鏡
18、58:切換電路
P1、P2、P3、P4、P5、P6、P7、P8、P9:P型電晶體
P21、P32、P33、P44、P51、P52、P53、P54:P型電晶體
P55、P56、P57、P311~P31n、P411~P41n:P型電晶體
N1、N2、N3、N4、N5、N6、N7、N8:N型電晶體
N9、N10、N11、N51、N52、N55、N56、N57:N型電晶體
N58、N59、N511~N51n、N611~N61n:N型電晶體
Vz、Vy、Vm、Vn:操作電壓
ND1、ND5:節點
141~14n:遮蔽單元
I1、I2、I51、I52:電流
5:正電位轉換器
521、522:反向器
第1A圖為本發明實施例一負電位轉換器的功能方塊圖。
第1B圖為本發明實施例一負電位轉換器的示意圖。
第2圖為本發明實施例一負電位轉換器的示意圖。
第3圖為本發明實施例一負電位轉換器的示意圖。
第4圖為本發明實施例一負電位轉換器的示意圖。
第5A圖為本發明實施例一正電位轉換器的示意圖。
第5B圖為本發明實施例一正電位轉換器的示意圖。
第6圖為本發明實施例一輸入級電路的示意圖。
第7圖為習知技術一負電位轉換器的功能方塊圖。
第1A圖為本發明實施例一負電位轉換器1的功能方塊圖。第1B圖為本發明實施例負電位轉換器1的示意圖。負電位轉換器1包含一輸入級電路11以及一推拉級(push-pull stage)電路12。
於第1A圖，輸入級電路11用來根據一第一輸入邏輯訊號NNB與一第二輸入邏輯訊號NN，產生一第一中繼訊號NI_1與一第二中繼訊號NI_2，其中第一中繼訊號NI_1與第二中繼訊號NI_2具有介於一第一系統電壓VDDD與一第二系統電壓VSN之間的一第一電壓擺幅，第二輸入邏輯訊號NN為第一輸入邏輯訊號NNB的反相(reverse-phase)訊號。第一系統電壓VDDD為正電壓，第二系統電壓VSN為負電壓，且系統電壓VSN的絕對值大於第一系統電壓VDDD的絕對值(意即，|VSN|>VDDD)，但不限於此。
輸入級電路11包含一比較器13、一第一遮蔽電路14、一電流鏡16、一第二遮蔽電路17以及一切換電路18。
推拉級電路12耦接於輸入級電路11，用來根據第一中繼訊號NI_1以及第二中繼訊號NI_2，產生一第一輸出訊號NN_OUT及一第二輸出訊號NN_OUTB，其中第一輸出訊號NN_OUT及第二輸出訊號NN_OUTB具有一第二電壓擺幅，且第二電壓擺幅介於一接地電壓VSSA與負系統電壓VSN之間。
於第1B圖，比較器13用來比較第一輸入邏輯訊號NNB與第二輸入邏輯訊號NN，比較器13包含一第一P型電晶體P1及一第二P型電晶體P2。第一遮蔽電路14耦接於比較器13，用來根據一第三系統電壓VBN來降低施加到比較器13的電壓應力(例如，由第一系統電壓VDDD與第二系統電壓VSN之間的電壓差所產生電壓應力)；第一遮蔽電路14包含一第三P型電晶體P3及一第四P型電晶體P4。電流鏡16用來調整第一中繼訊號NI_1及第二中繼訊號NI_2的大小；電流鏡16包含一第一N型電晶體N1、一第二N型電晶體N2、一第三N型電晶體N3及一第四N型電晶體N4。第一遮蔽電路14更耦接於電流鏡16，用來根據一第四系統電壓VBN來降低施加到電流鏡16的一電壓應力；第一遮蔽電路14包含一第五N型電晶體N5及一第六N型電晶體N6。第二遮蔽電路17耦接於第一遮蔽電路14，用來根據輸入級電路11的一第一操作電壓Vz來產生第一中繼訊號NI_1；第二遮蔽電路17包含一第五P型電晶體P5及一第七N型電晶體N7。切換電路18耦接於電流鏡16，用來根據輸入級電路11的一第二操作電壓Vy來產生第二中繼訊號NI_2；切換電路18包含一第六P型電晶體P6及一第八N型電晶體N8。
關於比較器13的電路架構，第一P型電晶體P1的源極及基極耦接於第 一系統電壓VDDD，第一P型電晶體P1的柵極耦接於第一輸入邏輯訊號NNB，且第一P型電晶體P1的汲極耦接於第三P型電晶體P3的源極。第二P型電晶體P2的源極及基極耦接於第一系統電壓VDDD，第二P型電晶體P2的柵極耦接於第二輸入邏輯訊號NN，且第二P型電晶體P2的汲極耦接於第四P型電晶體P4的源極。第一P型電晶體P1及第二P型電晶體P2用來比較第一輸入邏輯訊號NNB與第二輸入邏輯訊號NN，以分別產生一第一電流I1及一第二電流I2。當輸入邏輯訊號NNB為邏輯“0”狀態且以及反相輸入邏輯訊號NN為邏輯“1”狀態時，第一電流I1比第二電流I2大許多(I1>>I2)。反之，當輸入邏輯訊號NNB為邏輯“1”狀態且反相輸入邏輯訊號NN為邏輯“0”狀態時，第二電流I2比第一電流I1大許多(I2>>I1)。
關於第一遮蔽電路14的電路架構，第三P型電晶體P3的源極耦接於第一P型電晶體P1的汲極，第三P型電晶體P3的基極耦接於第一系統電壓VDDD，第三P型電晶體P3的柵極耦接於第三系統電壓VBP，且第三P型電晶體P3的汲極耦接於第五N型電晶體N5的汲極。第四P型電晶體P4的源極耦接於第二P型電晶體P2的汲極，第四P型電晶體P4的基極耦接於第一系統電壓VDDD，第四P型電晶體P4的柵極耦接於第三系統電壓VBP，且第四P型電晶體P4的汲極耦接於第六N型電晶體N6的汲極及第二狀態電路12。
請注意，第一P型電晶體P1及第二P型電晶體P2可以是低電壓裝置，電晶體P1、P2的源極對汲極電壓應不大於其可承受的最大耐壓。舉例來說，電晶體P1、P2的源極對汲極電壓應等於或小於第一系統電壓VDDD(意即，VSD。PI
Figure 109101950-A0305-02-0008-10
VDDD，VSD。P2
Figure 109101950-A0305-02-0008-11
VDDD，)。除了電晶體P1、P2，負電位轉換器1包含的其他電晶體可以是中電壓裝置。
當電晶體P3、N1、N3、N5被導通時，第三P型電晶體P3用來降低第一P型電晶體P1的源極對汲極電壓，其中降低的幅度等於第三系統電壓VBP加上第三P型電晶體P3的絕對門檻電壓的總和(意即，VS。P1=VBP+|VTH。P3|)。透過控制第三系統電壓VBP的電壓位準，可確保施加到第一P型電晶體P1的電壓應力小於第一系統電壓VDDD。相似地，當電晶體P4、N2、N4、N6被導通時，第四P型電晶體P4用來降低第二P型電晶體P2的源極對汲極電壓，其中降低的幅度等於第四系統電壓VBP加上第四P型電晶體P4的絕對門檻電壓的總和(意即，VS。P4=VBN+|VTH。P4|)。透過控制第三系統電壓VBP的電壓位準，可確保施加到第二P型電晶體P2的電壓應力小於第一系統電壓VDDD。
第五N型電晶體N5的源極耦接於第三N型電晶體N3的汲極，第五N型電晶體N5的柵極耦接於一第四系統電壓VBN，第五N型電晶體N5的基極耦接於第二系統電壓VSN，且第五N型電晶體N5的汲極耦接於第三P型電晶體P3的汲極。第六N型電晶體N6的源極耦接於第四N型電晶體N4的汲極及柵極，第六N型電晶體N6的柵極耦接於第四系統電壓VBN，第六N型電晶體N6的基極耦接於第二系統電壓VSN，且第六N型電晶體N6的汲極耦接於第四P型電晶體P4的汲極。當電晶體P1、P3、N1、N3被導通時，第五N型電晶體N5用來降低第三N型電晶體N3的源極對汲極電壓或是基極對汲極電壓，其中降低的幅度等於第四系統電壓VBN減去第五N型電晶體N5的絕對門檻電壓的差值(意即，VDN1=VS。N5=VBN-|VTH。N5|)。透過控制第四系統電壓VBN的電壓位準，可釋放第三N型電晶體N3的電壓應力。相似地，當電晶體P2、P4、N2、N4被導通時，第六N型電晶體N6用來降低第四N型電晶體N4的源極對汲極電壓，其中降低的幅度等於第四系統電壓VBN減去第六N型電晶體N6的絕對門檻電壓的差值(意即，VS。N6=VBN-|VTH。N6|)。透過控制第四系統電壓VBN的電壓位準，可釋放第四N型電晶體N4的電壓應力。
於一實施例中，複數個第一遮蔽電路14可串接於比較器13與電流鏡16之間。舉例來說，第6圖為本發明實施例一第一遮蔽電路140的示意圖。第一遮蔽電路140包含複數個遮蔽單元141~14n，其中複數個遮蔽單元141~14n串接於比較器13(未繪於第6圖)與電流鏡16之間(未繪於第6圖)，以提供電壓遮蔽功能以及釋放比較器13及電流鏡16的電晶體的電壓應力。複數個遮蔽單元141~14n可由不同的系統電壓VDDD、VSN、VBP、VBP來控制。
舉例來說，於遮蔽單元141中，P型電晶體P311、P411的基極連接於一第一系統電壓VDDD1，且P型電晶體P311、P411的柵極連接於一第三系統電壓VBP1；N型電晶體N511、N611的基極連接於一第二系統電壓VSN1，且N型電晶體N511、N611的柵極連接於一第四系統電壓VBP1。
於遮蔽單元142中，P型電晶體P312、P412的基極連接於一第一系統電壓VDDD2，且P型電晶體P312、P412的柵極連接於一第三系統電壓VBP2；N型電晶體N512、612的基極連接於一第二系統電壓VSN2，且N型電晶體N512、612的柵極連接於一第四系統電壓VBN。
依此類推，於遮蔽單元14n中，P型電晶體P31n、P41n的基極連接於一第一系統電壓VDDDn，且P型電晶體P31n、P41n的柵極連接於一第三系統電壓VBPn；N型電晶體N51n、N61n的基極連接於一第二系統電壓VSNn，且N型電晶體N51n、N61的柵極連接於一第四系統電壓VBNn。每個系統電壓VDDD1~VDDDn皆不同，每個系統電壓VBP1~VBPn皆不同，每個系統電壓VBN1~VBNn皆不同，且每個系統電壓VSN1~VSNn皆不同。
關於電流鏡16的電路架構，第一N型電晶體N1的源極及基極耦接於第二系統電壓VSN，第一N型電晶體N1的柵極及汲極耦接於第三N型電晶體N3的源極。第二N型電晶體N2的源極及基極耦接於第二系統電壓VSN，第二N型電晶體N2的柵極耦接於第一N型電晶體N1的柵極，且第二N型電晶體N2的汲極耦接於第四N型電晶體N4的源極。第三N型電晶體N3包含源極耦接於汲極以及的柵極第一N型電晶體N1以及的柵極第二N型電晶體N2，一柵極耦接於一柵極以及一的汲極第四N型電晶體N4，一基極耦接於第二系統電壓VSN，以及一汲極耦接於一的源極第五N型電晶體N5。第四N型電晶體N4包含源極耦接於第二N型電晶體N2的汲極，柵極以及汲極耦接於柵極第三N型電晶體N3的。
關於電流鏡16的操作方式，當第二電流I2比第一電流I1大許多(I2>>I1)時，電流鏡16的操作相當於傳統電流鏡；然而當第二電流I2比第一電流小許多(I2<<I1)時，第四N型電晶體N4的汲極電壓不小於第二系統電壓VSN、第二N型電晶體N2的總體(汲極對源極)電壓與第四N型電晶體N4的門檻電壓之總和(意即，VD。N4>=VSN+VOV。N2+VTH。N4)，如此可導通第三N型電晶體N3及第四N型電晶體N4，讓電流鏡16的操作相當於威爾森(Wilson)電流鏡。
關於第二遮蔽電路17的電路架構與操作方式，第五P型電晶體P5的源極耦接於第四P型電晶體P4的汲極，第五P型電晶體P5的基極耦接於第一系統電壓VDDD，第五P型電晶體P5的柵極及汲極耦接於第七P型電晶體P7的柵極。當第五P型電晶體P5的源極電壓大於第一中繼訊號NI_1加上第五P型電晶體P5的門檻電壓的總和(意即，Vz>VNI_1+VTH。P5)且第一中繼訊號NI_1等於第五P型電晶體P5的源極電壓減去第五P型電晶體P5的門檻電壓的差值(意即，VNI_1=Vz-VTH。P5)時， 第五P型電晶體P5可被導通。當第五P型電晶體P5的源極電壓小於第一中繼訊號NI_1加上第五P型電晶體P5的門檻電壓的總和(意即，VS。P5<VNI_1+VTH。P5)時，第五P型電晶體P5被關閉，此時第一中繼訊號NI_1的大小是由第七N型電晶體N7的導通或關閉狀態所決定。第七N型電晶體N7的源極耦接於第五P型電晶體P5的汲極，第七N型電晶體N7的基極耦接於第二系統電壓VSN，第七N型電晶體N7的柵極耦接於第五系統電壓VSSA，且第七N型電晶體N7的汲極耦接於第五P型電晶體P5的源極、第六N型電晶體N6的汲極與第四P型電晶體P4的汲極。當第七N型電晶體N7的汲極電壓小於第五系統電壓VSSA減去第七N型電晶體N7的門檻電壓的差值(意即，VD。N7<VSSA-VTH。N7)時，第七N型電晶體N7被導通，此時第一中繼訊號NI_1等於第七N型電晶體N7的源極電壓。當第七N型電晶體N7的汲極電壓大於第五系統電壓VSSA減去第七N型電晶體N7的門檻電壓(意即，VD。N7>VSSA-VTH。N7)時，第七N型電晶體N7被關閉，此時第一中繼訊號NI_1的大小是由第五P型電晶體P5的導通或關閉狀態所決定。
關於切換電路18的電路架構與操作方式，第六P型電晶體P6的源極耦接於第四N型電晶體N4的源極及第二N型電晶體N2的汲極，第六P型電晶體P6的柵極耦接於第二系統電壓VSN，第六P型電晶體P6的基極耦接於第五系統電壓VSSA，且第六P型電晶體P6的汲極耦接於第八N型電晶體N8的汲極。第八N型電晶體N8的源極及基極耦接於第二系統電壓VSN，第八N型電晶體N8的柵極耦接於一節點ND1，且第八N型電晶體N8的汲極耦接於第六P型電晶體P6的汲極。
當第一輸入邏輯訊號NNB為邏輯“0”狀態(VNNB=VSSD，VSSD可以是一接地電壓)且第二輸入邏輯訊號NN為邏輯“1”狀態(VNN=VDDD)時，一第三操作電壓Vx等於第二系統電壓VSN加上第一N型電晶體N1的門檻電壓的總 和(Vx=VSN+VTH。N1)且第二操作電壓Vy等於第二系統電壓VSN加上第二N型電晶體N2的門檻電壓的總和(Vy=VSN+VTH。N2)，此時由於第六P型電晶體P6的基極效應(Body effect)使得第六P型電晶體P6的門檻電壓高過第二N型電晶體N2的絕對門檻電壓(意即，|VTH。P6|>VTH。N2)，讓第二操作電壓Vy過高以致於不能導通第六P型電晶體P6。進一步地，節點ND1的電壓大小足夠來導通第八N型電晶體N8，使得第二中繼訊號NI_2的大小被拉到第二系統電壓VSN。
當第一輸入邏輯訊號NNB為邏輯“1”狀態(VNNB=VDDD)且第二輸入邏輯訊號NN為邏輯“0”狀態(VNN=VSSD)時，第八N型電晶體N8被關閉，此時因為第六P型電晶體P6的源極對柵極電壓大於第六P型電晶體P6的絕對門檻電壓(意即，VSG。P6=Vy-VSN>|VTH。P6|)，故第六P型電晶體P6被導通。進一步地，第二中繼訊號NI_2的大小轉為第四系統電壓VBN減去N型電晶體N6、N5的門檻電壓(意即，VNI_2=VBN-VTH。N6-VTH。N4)。於一實施例中，第六P型電晶體P6的源極不限於連接到第二操作電壓Vy，本領域具通常知識者可根據電壓需求，將第六P型電晶體P6的源極連接到經過第二電流I2的電流路徑中的任意節點。
當第三N型電晶體N3的汲極電壓弱導通或是弱關閉第八N型電晶體N8時，第八N型電晶體N8用來根據第三N型電晶體N3的汲極電壓(其中節點ND1耦接於第三N型電晶體N3的汲極)來形成電流路徑給第二中繼訊號NI_2，讓第二中繼訊號NI_2的電流經過第八N型電晶體N8而回流到第二系統電壓VSN，如此可避免第九N型電晶體N9的漏電流。
推拉級電路12包含一第七P型電晶體P7、一第八P型電晶體P8、一第九P型電晶體P9、一第九N型電晶體N9、一第十N型電晶體N10以及一第十一N型 電晶體N11。第七P型電晶體P7的源極及基極耦接於第五系統電壓VSSA，第七P型電晶體P7的柵極耦接於第五P型電晶體P5的汲極與第七N型電晶體N7的源極，且第七P型電晶體P7的汲極耦接於第八P型電晶體P8的源極。第八P型電晶體P8的源極耦接於第九N型電晶體N9的汲極，第八P型電晶體P8的基極耦接於第五系統電壓VSSA，第八P型電晶體P8的柵極耦接於第二系統電壓VSN，且第八P型電晶體P8的汲極耦接於第九N型電晶體N9的汲極。第九N型電晶體N9的汲極耦接於第八P型電晶體P8的汲極，用來輸出第一輸出訊號NN_OUT，第九N型電晶體N9的基極耦接於第二系統電壓VSN，第九N型電晶體N9的柵極耦接於第六P型電晶體P6的汲極與第八N型電晶體N8的汲極。第九P型電晶體P9的源極及基極耦接於第五系統電壓VSSA，第九P型電晶體P9的柵極耦接於第八P型電晶體P8的汲極，且第九P型電晶體P9的汲極耦接於第十N型電晶體N10的汲極。第十N型電晶體N10的汲極耦接於第九P型電晶體P9的汲極，用來輸出第二輸出訊號NN_OUTB，第十N型電晶體N10的基極耦接於第二系統電壓VSN，第十N型電晶體N10的柵極耦接於第九P型電晶體P9的柵極，且第十N型電晶體N10的源極耦接於第十一N型電晶體N11的汲極。第十一N型電晶體N11的汲極耦接於第十N型電晶體N10的源極，第十一N型電晶體N11的基極及源極耦接於第二系統電壓VSN，且第十一N型電晶體N11的柵極耦接於第九P型電晶體P9的柵極。
於一實施例中，考量到電路面積最小化的需求，P型電晶體P1、P2、P3、P4、P5可以是N井(n-well)P型電晶體並共用相同的電源領域，其中電晶體P1、P2、P3、P4、P5的基極連接於相同的第一系統電壓VDDD。P型電晶體P6、P7、P8、P9可以是N井P型電晶體並共用相同的電源領域，其中電晶體P6、P7、P8、P9的基極連接於相同的第五系統電壓VSSA。共用相同電源領域的N井P型電晶體可緊密地配置在鄰近區域，以充分利用負電位轉換器1的電路面積並提升電 源效率。於另一實施例中，考量到電路設計彈性的需求，P型電晶體P1、P2、P3、P4、P5可使用不同電源領域。舉例來說，P型電晶體P3、P4、P5的基極可連接於不同系統電壓來控制其基極對柵極電壓，以適用於不同應用需求。於一實施例中，系統電壓VBP、VBN、VSSA為相同電壓。
簡言之，於第1A圖及第1B圖的負電位轉換器1，本發明使用第一電壓遮蔽電路14來釋放施加到比較器13的電晶體的電壓應力以及釋放施加到輸入級電路11的電流鏡16的電壓應力。本發明更使用具有電流路徑的切換電路18來避免第二中繼訊號NI_2的漏電流。除此之外，設計負電位轉換器1的N井P型電晶體的電源領域，可充分利用負電位轉換器1的電路面積、提升電源效率、增加設計彈性以適用各種應用需求。
第2圖為本發明實施例一負電位轉換器2的示意圖。負電位轉換器1、2的電路結構相似，其中相同元件使用相同標號。負電位轉換器2包含一輸入級電路21及一推拉級電路12。輸入級電路21包含一比較器13、一第一遮蔽電路14、一電流鏡16、一第二遮蔽電路27及一切換電路18。
第二遮蔽電路27耦接於第一遮蔽電路14，並包含一P型電晶體P21。P型電晶體P21的源極耦接於第一遮蔽電路14的第四P型電晶體P4，P型電晶體P21的基極耦接於第一系統電壓VDDD，P型電晶體P21的柵極及汲極耦接於第一遮蔽電路14的第六N型電晶體N6的汲極。P型電晶體P21的柵極及的汲極用來輸出第一中繼訊號NI_1。P型電晶體P21可以是N井(N-well)P型電晶體，並與P型電晶體P1、P2、P3、P4共用相同的電源領域(例如，第一系統電壓VDDD)。
第3圖為本發明實施例一負電位轉換器3的示意圖。負電位轉換器1、3的電路結構相似，其中相同元件以相同標號表示。負電位轉換器3包含一輸入級電路31及一推拉級電路12。輸入級電路31包含一比較器13、一第一遮蔽電路34、一電流鏡16、一第二遮蔽電路27以及一切換電路18。
第一遮蔽電路34耦接於比較器13及電流鏡16，並包含P型電晶體P3、P4、P32、P33。P型電晶體P32的源極耦接於第三P型電晶體P3的汲極，P型電晶體P32的基極耦接於第一系統電壓VDDD，P型電晶體P32的柵極及汲極耦接於P型電晶體P33的源極。P型電晶體P33的源極耦接於P型電晶體P32的柵極及汲極，P型電晶體P33的基極耦接於第一系統電壓VDDD，P型電晶體P33的柵極及汲極耦接於第五N型電晶體N5的汲極。當第一輸入邏輯訊號NNB為邏輯“0”狀態(VNNB=VSSD)且第二輸入邏輯訊號NN為邏輯“1”狀態(VNN=VDDD)時，第一電流I1比第二電流I2大許多；此時，第五N型電晶體N5的汲極電壓小於第一系統電壓VDDD減去電晶體P3、P32、P33的絕對門檻電壓與第三系統電壓VBP的差值(意即，VD。N5<VDDD-|VTH。P3|-|VTH。P32|-|VTH。P33|-VBP)。透過降低第三系統電壓VBP，可降低第五N型電晶體N5的汲極電壓，以降低第五N型電晶體N5的基極對汲極電壓。
P型電晶體P21、P32、P33可以是N-井P型電晶體並與P型電晶體P1、P2、P3、P4共用相同的電源領域(例如，第一系統電壓VDDD)，但不限於此。
第4圖為本發明實施例一負電位轉換器4的示意圖。負電位轉換器1、4的電路結構相似，其中相同元件使用相同標號。負電位轉換器4包含一輸入級電路41以及一推拉級電路12。輸入級電路41包含一比較器13、一第一遮蔽電路 34、一電流鏡16、一第二遮蔽電路47以及一切換電路18。
第二遮蔽電路47耦接於第一遮蔽電路14，並包含P型電晶體P21、P44。P型電晶體P44的源極耦接於P型電晶體P21的汲極及柵極，P型電晶體P44的基極耦接於第一系統電壓VDDD，P型電晶體P44的柵極及汲極耦接於第一遮蔽電路14的第六N型電晶體N6的汲極。第二遮蔽電路47用來降低第六N型電晶體N6的基極對汲極電壓。
第5A圖為本發明實施例一正電位轉換器5的示意圖。正電位轉換器5是根據第1A圖的負電位轉換器1的電路架構進行設計。正電位轉換器5包含一輸入級電路51以及一推拉級電路52。
輸入級電路51用來根據一第一輸入邏輯訊號INB及一第二輸入邏輯訊號IN，產生一第一中繼訊號PI_1及一第二中繼訊號PI_2，其中第一中繼訊號PI_1及第二中繼訊號PI_2的第一電壓擺幅介於一第一系統電壓VDDA與一第二電壓VSSA之間，且第二輸入邏輯訊號IN是第一輸入邏輯訊號INB的反相(reverse-phase)訊號。輸入級電路51包含一比較器53、一遮蔽電路54、一電流鏡56以及一切換電路58。
比較器53包含一第一N型電晶體N51以及一第二N型電晶體N52。遮蔽電路54耦接於比較器53，用來產生第一中繼訊號PI_1，其中遮蔽電路54包含一第三P型電晶體P53以及一第四P型電晶體P54。電流鏡56耦接於遮蔽電路54，並包含一第一P型電晶體P51、一第二P型電晶體P52、一第三P型電晶體P53以及一第四P型電晶體P54。切換電路58耦接於電流鏡56，用來根據一第二操作電壓Vm，產生 第二中繼訊號PI_2，其中切換電路58包含一第五P型電晶體P55以及一第五N型電晶體N55。
關於比較器53的電路架構，第一N型電晶體N51的源極及基極耦接於一第二系統電壓VSSA，第一N型電晶體N51的柵極耦接於第二輸入邏輯訊號IN，且第一N型電晶體N51的汲極耦接於第三N型電晶體N53的源極。第二N型電晶體N52的源極及基極耦接於第二系統電壓VSSA，第二N型電晶體N52的柵極耦接於第一輸入邏輯訊號INB，且第二N型電晶體N52的汲極耦接於第四P型電晶體P54的源極。第一N型電晶體N51及第二N型電晶體N52用來比較第一輸入邏輯訊號INB與第二輸入邏輯訊號IN，以分別產生一第一電流I51及一第二電流I52。當輸入邏輯訊號IN為邏輯“0”狀態且反相輸入邏輯訊號INB為邏輯“1”狀態時，第二電流I52比第一電流I51大許多(I52>>I51)。反之，當輸入邏輯訊號IN為邏輯“1”狀態且反相輸入邏輯訊號INB為邏輯“0”狀態時，第一電流I51比第一電流大許多I52(I51>>I52)。
關於遮蔽電路54的電路架構，第三N型電晶體N53的源極耦接於第一N型電晶體N51的汲極，第三N型電晶體N53的基極耦接於第二系統電壓VSSA，第三N型電晶體N53的柵極耦接於一第三系統電壓VBIAS，且第三N型電晶體N53的汲極耦接於第三P型電晶體P53的汲極及柵極與第四P型電晶體P54的柵極。第四N型電晶體N54的源極耦接於第二N型電晶體N52的汲極，第四N型電晶體N54的基極耦接於第二系統電壓VSSA，第四N型電晶體N54的柵極耦接於第三系統電壓VBIAS，且第四N型電晶體N54的汲極耦接於第四P型電晶體P54的汲極。當電晶體N51、P51、P53被導通時，第一N型電晶體N51的汲極電壓(VD。N51)等於第三系統電壓VBIAS減去第三N型電晶體N53的絕對門檻電壓的差值(意即，VBIAS-|VTH。N53|)。 透過控制第三系統電壓VBIAS的電壓位準，可確保第一N型電晶體N51的總體(overall)電壓小於其可承受的最大耐壓。相似地，當電晶體N52、P52、P54被導通時，第二N型電晶體N52的汲極電壓(VD。N52)等於第三系統電壓VBIAS減去第四N型電晶體N54的絕對門檻電壓的差值(意即，VBIAS-|VTH。N54|)。透過控制第三系統電壓VBIAS的電壓位準，可確保第二N型電晶體N52的總體電壓小於其可承受的最大耐壓。
請注意，第一N型電晶體N51及第二N型電晶體N52可以是低電壓裝置，電晶體N51、N52的源極對汲極(或是基極對汲極)電壓應不大於其可承受的最大耐壓。舉例來說，電晶體N51、N52的源極對汲極電壓應小於或等於第一系統電壓VDDD(VSD。N51=<VDDD，VSD。N52=<VDDD)。負電位轉換器5所包含的其餘電晶體可以是中電壓裝置。
關於電流鏡56的電路架構，第一P型電晶體P51的源極及基極耦接於第一系統電壓VDDA，第一P型電晶體P51的柵極耦接於第二P型電晶體P52的柵極及汲極。第二P型電晶體P52的源極及基極耦接於第一系統電壓VDDA，第二P型電晶體P52的柵極及汲極耦接於第一P型電晶體P51的柵極。第三P型電晶體P53的源極耦接於第一P型電晶體P51的汲極，第三P型電晶體P53的柵極及汲極耦接於第三N型電晶體N53的汲極與第四P型電晶體P54的柵極，第三N型電晶體N53的基極耦接於第一系統電壓VDDA。第四P型電晶體P54的源極耦接於第二P型電晶體P52的汲極及柵極與第一P型電晶體P51的柵極，第四P型電晶體P54的柵極耦接於第三P型電晶體P53的柵極及汲極與第三N型電晶體N53的汲極，第四P型電晶體P54的基極耦接於第一系統電壓VDDA，且第四P型電晶體P54的汲極耦接於第四N型電晶體N54的汲極。電流鏡56可具有威爾森(Wilson)電流鏡結構。
關於切換電路58的電路架構，第五N型電晶體N55的源極耦接於第三P型電晶體P53的源極與第一P型電晶體P51的汲極，第五N型電晶體N55的柵極耦接於第一系統電壓VDDA，第五N型電晶體N55的基極耦接於第二系統電壓VSSA，且第五N型電晶體N55的汲極耦接於第五P型電晶體P55的汲極。當第一P型電晶體P51的汲極電壓小於第一系統電壓VDDA減去第一P型電晶體P55的門檻電壓的差值(意即，VD。P51<VDDA-VTH。P55，其中VPI_2=VD。P51)時，第五N型電晶體N55用來產生第二中繼訊號PI_2。第五P型電晶體P55的源極及基極耦接於第一系統電壓VDDA，第五P型電晶體P55的柵極耦接於一節點ND5，且第五P型電晶體P55的汲極耦接於第五N型電晶體N55的汲極。
當第一輸入邏輯訊號INB為邏輯“0”狀態(VINB=VSSD)且第二輸入邏輯訊號IN為邏輯“1”狀態(VIN=VDDD)時，第一電流I51比第二電流I52大許多(I51>>I52)，以將第一中繼訊號PI_1及第二中繼訊號PI_2拉低到第二系統電壓VSSA，此時節點ND5的電壓近似於第一系統電壓VDDA。第二中繼訊號PI_2(PI_2=Vm)導通第六P型電晶體P56，且節點ND5的電壓關閉第五P型電晶體P55。在此情況下，第一輸出訊號OUT等於第一系統電壓VDDA(OUT=VDDA)，且第二輸出訊號OUTB等於第二系統電壓VSSA(OUTB=VSSA)。
當第一輸入邏輯訊號INB為邏輯“1”狀態(VINB=VDDD)且第二輸入邏輯訊號IN為邏輯“1”狀態(VIN=VSSD)時，第二電流I52比第一電流I51大許多(I52>>I51)，以將第一中繼訊號PI_1及第二中繼訊號PI_2拉升到第一系統電壓VDDA，此時節點ND5的電壓近似於第二系統電壓VSSA。節點ND5的電壓關閉第五P型電晶體P55以將第二中繼訊號PI_2拉升到第一系統電壓VDDA，且第二中 繼訊號PI_2關閉第六P型電晶體P56。第一中繼訊號PI_1耦接於第一反向器521，在此情況下，第一輸出訊號OUT等於第二系統電壓VSSA(OUT=VSSA)，且第二輸出訊號OUTB等於第一系統電壓VSSA(OUTB=VDDA)。
當第四P型電晶體P54的源極電壓弱導通或是弱關閉第五P型電晶體P55時，第五P型電晶體P55用來根據第四P型電晶體P54的源極電壓(其中節點ND5耦接於第四P型電晶體P54的源極)來形成電流路徑給第二中繼訊號PI_2，讓第二中繼訊號PI_2電流可經過第五P型電晶體P55來回流到第一系統電壓VDDA，如此可避免第六P型電晶體P56的漏電流。
推拉級電路52耦接於輸入級電路51，用來根據第一中繼訊號PI_1及第二中繼訊號PI_2，產生一第一輸出訊號OUT及一第二輸出訊號OUTB，其中第一輸出訊號OUT及第二輸出訊號OUTB的第一電壓擺幅介於第一系統電壓VDDA與第二系統電壓VSSA之間。
推拉級電路52包含一第六P型電晶體P56、一第一反向器521以及一第二反向器522。第5B圖為本發明實施例一正電位轉換器5的示意圖。於第5B圖中，第一反向器521包含一第六N型電晶體N56以及一第七N型電晶體；且第二反向器522包含一第七P型電晶體P57、一第八N型電晶體N58以及一第九N型電晶體N59。第一反向器521用來根據第六N型電晶體N56控制的偏壓電流，將第一中繼訊號PI_1轉換為第一輸出訊號OUT。第二反向器522用來將第一輸出訊號OUT轉換為第二輸出訊號OUTB。
第六P型電晶體P56可視為一可變電阻，第六P型電晶體P56的源極及 基極耦接於第一系統電壓VDDA，第六P型電晶體P56的柵極耦接於電晶體P55、N55的汲極，且第六P型電晶體P56的汲極耦接於第七N型電晶體N57的汲極與電晶體P57、N58、N59的柵極。第六N型電晶體N56的源極及基極耦接於第二系統電壓VSSA，第六N型電晶體N56的柵極耦接於遮蔽電路54的第三N型電晶體N53的汲極，且第六N型電晶體N56的汲極耦接於第七N型電晶體N57的源極。第七N型電晶體N57的源極耦接於第六N型電晶體N56的汲極，第七N型電晶體N57的基極耦接於第二系統電壓VSSA，第七N型電晶體N57的柵極耦接於遮蔽電路54的第三N型電晶體N53的汲極，且第七N型電晶體N57的汲極耦接於第六P型電晶體P56的汲極。第六P型電晶體P56以及第七N型電晶體N57可視為一反向器，用來產生第一輸出訊號OUT。第六N型電晶體N56以及第七N型電晶體N57用來降低在電晶體的切換操作中產生的浪湧電流(inrushcurrent)的大小。
第七P型電晶體P57的源極及基極耦接於第一系統電壓VDDA，第七P型電晶體P57的柵極耦接於電晶體P56、N57的汲極，且第七P型電晶體P57的汲極耦接於第九N型電晶體N59的汲極。第八N型電晶體N58的源極及基極耦接於第二系統電壓VSSA，第八N型電晶體N58的柵極耦接於第七P型電晶體P57的柵極，且第八N型電晶體N58的汲極耦接於第九N型電晶體N59。第九N型電晶體N59的源極耦接於第八N型電晶體N58的汲極，第九N型電晶體N59的基極耦接於第二系統電壓VSSA，第九N型電晶體N59的柵極耦接於電晶體P57、N58的柵極，且第九N型電晶體N59的汲極耦接於第七P型電晶體P57的汲極。請注意，電晶體P56、N57的汲極用來輸出第一輸出訊號OUT，且電晶體P57、N59的汲極用來輸出第二輸出訊號OUTB。第七P型電晶體P57、第八N型電晶體N58以及第九N型電晶體N59可視為一反向器，用來反相第一輸出訊號OUT來產生第二輸出訊號OUTB。第八N型電晶體N58及第九N型電晶體N59用來降低在電晶體的切換操作中產生的浪 湧電流的大小。
簡言之，於第5A圖及第5B圖的正電位轉換器5中，本發明使用電壓遮蔽電路54來釋放施加到輸入級電路53的電晶體的電壓應力。本發明更使用具有電流路徑的切換電路58來避免第六P型電晶體P56的漏電流。
綜上所述，本發明提供了適用於正電壓及負電壓轉換的電位轉換器架構，其中電位轉換器的遮蔽電路用來釋放施加到輸入級電路的電晶體的電壓應力，且電位轉換器的切換電路用來避免漏電流。除此之外，本發明透過設計電位轉換器的N井P型電晶體的電源領域，可充分利用電位轉換器的電路面積、提升電源效率、增加設計彈性以適用各種應用需求。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:負電位轉換器
VBP、VBN、VSN、VDDD、VSSA:系統電壓
NN、NNB:輸入訊號
NI_1、NI_2:中繼訊號
NN_OUT、NN_OUTB:輸出訊號
11:輸入級電路
12:推拉級電路
13:比較器
14、17:遮蔽電路
16:電流鏡
18:切換電路
Vz、Vy:操作電壓

Claims (23)

  1. 一種負電位轉換器，包含：一輸入級電路，用來根據一第一輸入邏輯訊號及一第二輸入邏輯訊號，產生一第一中繼訊號及一第二中繼訊號，其中該第一中繼訊號及該第二中繼訊號具有一第一電壓擺幅，且該第一電壓擺幅介於一第一系統電壓與一第二系統電壓之間，且該輸入級電路包含：一比較器，用來比較該第一輸入邏輯訊號及該第二輸入邏輯訊號；一電流鏡，用來調整該第一中繼訊號及該第二中繼訊號的大小；一第一遮蔽電路，耦接於該電流鏡與該比較器，用來根據一第三系統電壓來降低施加到該比較器的一第一電壓應力，以及根據一第四系統電壓來降低施加到該電流鏡的一第二電壓應力；一第二遮蔽電路，耦接於該第一遮蔽電路，用來根據該輸入級電路的一第一操作電壓，產生該第一中繼訊號；以及一切換電路，耦接於該第二遮蔽電路及該電流鏡，用來根據該輸入級電路的一第二操作電壓，產生該第二中繼訊號；以及一推拉級電路，耦接於該第二遮蔽電路及該切換電路，用來根據該第一中繼訊號及該第二中繼訊號，產生一第一輸出訊號及一第二輸出訊號，其中該第一輸出訊號及該第二輸出訊號具有一第二電壓擺幅，且該第二電壓擺幅介於一第五系統電壓與該第二系統電壓之間；其中該第二遮蔽電路用來降低施加到該推拉級電路的一第三電壓應力；其中該第一系統電壓為正電壓，且該第二系統電壓為負電壓。
  2. 如請求項1所述的負電位轉換器，其中該比較器包含：一第一P型電晶體，包含： 一源極及一基極，耦接於該第一系統電壓；一柵極，耦接於該第一輸入邏輯訊號；以及一汲極，耦接於該第一遮蔽電路；以及一第二P型電晶體，包含：一源極及一基極，耦接於該第一系統電壓；一柵極，耦接於該第二輸入邏輯訊號；以及一汲極，耦接於該第一遮蔽電路。
  3. 如請求項1所述的負電位轉換器，其中該第一遮蔽電路包含：一第三P型電晶體，包含：一源極，耦接於一汲極的一第一P型電晶體的該比較器；一基極，耦接於該第一系統電壓；一柵極，耦接於該第三系統電壓；以及一汲極；一第四P型電晶體，包含：一源極，耦接於一汲極的一第二P型電晶體的該比較器；一基極，耦接於該第一系統電壓；一柵極，耦接於該第三系統電壓；以及一汲極，耦接於該第二遮蔽電路；一第五N型電晶體，包含：一源極，耦接於一汲極的一第三N型電晶體的該電流鏡；一柵極，耦接於該第四系統電壓；一基極，耦接於該第二系統電壓；以及一汲極，耦接於該汲極的該第三P型電晶體；以及 一第六N型電晶體，包含：一源極，耦接於該電流鏡的一第四N型電晶體的一汲極及柵極；一柵極，耦接於該第四系統電壓；一基極，耦接於該第二系統電壓；以及一汲極，耦接於該第四P型電晶體的該汲極。
  4. 如請求項3所述的負電位轉換器，其中該第一P型電晶體的一汲極電壓等於該第三系統電壓加上該第三P型電晶體的絕對門檻電壓的總和，且該第二P型電晶體的一汲極電壓等於該第三系統電壓加上該第四P型電晶體的絕對電壓的總和；其中該第三N型電晶體的一汲極電壓等於該第四系統電壓減去該第五N型電晶體的門檻電壓，且該第四N型電晶體的一汲極電壓等於該第四系統電壓減去該第六N型電晶體的門檻電壓；其中該第一P型電晶體及該第二P型電晶體為低電壓裝置，該第一系統電壓減去該第一P型電晶體的該汲極電壓的差值小於該第一P型電晶體可承受的最大總體電壓，且該第一系統電壓減去該第二P型電晶體的該汲極電壓的差值小於該第二P型電晶體可承受的該最大總體電壓。
  5. 如請求項1所述的負電位轉換器，其更包含複數個第一遮蔽電路，且該複數個第一遮蔽電路串接於該比較器與該電流鏡之間。
  6. 如請求項1所述的負電位轉換器，其中該電流鏡包含：一第一N型電晶體，包含：一源極及一基極，耦接於該第二系統電壓； 一柵極及一汲極；一第二N型電晶體，包含：一源極及一基極，耦接於該第二系統電壓；一柵極，耦接於該第一N型電晶體的該柵極及該汲極；以及一汲極；一第三N型電晶體，包含：一源極，耦接於該第一N型電晶體的該汲極及該柵極，以及該第二N型電晶體的該柵極；一柵極；一基極，耦接於該第二系統電壓；以及一汲極，耦接於該第二遮蔽電路的一第五N型電晶體；以及一第四N型電晶體，包含：一源極，耦接於該第二N型電晶體的該汲極及該切換電路的一第六P型電晶體的一源極；一柵極及一汲極，耦接於該柵極的該第三N型電晶體；以及一基極，耦接於該第二系統電壓。
  7. 如請求項1所述的負電位轉換器，其中該第二遮蔽電路包含：一第五P型電晶體，包含：一源極及一基極，耦接於該第一操作電壓；一柵極以及一汲極，耦接於一第七N型電晶體的一汲極及該推拉級電路的一第七P型電晶體的一柵極；以及該第七N型電晶體，包含：該源極，耦接於該第四P型電晶體的該汲極及該第六N型電晶體的該汲 極；一基極，耦接於該第二系統電壓；一柵極，耦接於該第五系統電壓；以及該汲極，耦接於該第五P型電晶體的該汲極及該柵極以及該推拉級電路的該第七P型電晶體的該柵極；其中當該第五P型電晶體被導通時，該第一中繼訊號減少了該第五P型電晶體的門檻電壓，以降低施加到該推拉級電路的該第七P型電晶體的該柵極的該第三電壓應力。
  8. 如請求項7所述的負電位轉換器，其中該第一操作電壓是該第一遮蔽電路的一第四P型電晶體的一汲極電壓以及該第一遮蔽電路的一第六N型電晶體的一汲極電壓。
  9. 如請求項1所述的負電位轉換器，其中該切換電路包含：一第六P型電晶體，包含：一源極及一柵極，耦接於該第二操作電壓；一基極，耦接於該第五系統電壓；以及一汲極，耦接於該推拉級電路的一第九N型電晶體的一柵極；以及一第八N型電晶體，包含：一源極及一基極，耦接於該第二系統電壓；一柵極，耦接於該電流鏡的一第三N型電晶體的一汲極；以及一汲極，耦接於該第六P型電晶體的該汲極以及該推拉級電路的該第九N型電晶體的該柵極；其中該第六P型電晶體的該汲極及該第八N型電晶體的該汲極用來傳送該第 二中繼訊號到該推拉級電路；其中當該輸入級電路的一第三操作電壓弱導通或是弱關閉該第八N型電晶體時，該第八N型電晶體用來形成一電流路徑給該第二中繼訊號。
  10. 如請求項9所述的負電位轉換器，其中該第二操作電壓是該電流鏡的一第四N型電晶體的源極電壓及該電流鏡的一第二N型電晶體的一汲極電壓，且該第三操作電壓是該第一遮蔽電路的一第五N型電晶體的源極電壓及該電流鏡的一第三N型電晶體的一汲極電壓。
  11. 如請求項1所述的負電位轉換器，其中該第二遮蔽電路包含：一第五P型電晶體，包含：一源極，耦接於該第一遮蔽電路的一第四P型電晶體的一汲極；一基極，耦接於該第一系統電壓；一柵極以及一汲極，耦接於該切換電路的一第六N型電晶體的一汲極及該推拉電路的一第七P型電晶體的一柵極；其中該第五P型電晶體的該柵極及該汲極用來傳送該第一中繼訊號到該推拉電路。
  12. 如請求項11所述的負電位轉換器，其中該第一遮蔽電路包含：一第三P型電晶體，包含：一源極，耦接於該比較器的一第一P型電晶體的一汲極；一基極，耦接於該第一系統電壓；一柵極，耦接於該第三系統電壓；以及一汲極； 一第四P型電晶體，包含：一源極，耦接於該比較器的一第二P型電晶體的一汲極；一基極，耦接於該第一系統電壓；一柵極，耦接於該第三系統電壓；以及一汲極，耦接於該第二遮蔽電路；一第五N型電晶體，包含：一源極，耦接於該電流鏡的一第三N型電晶體的一汲極；一柵極，耦接於該第四系統電壓；一基極，耦接於該第二系統電壓；以及一汲極，耦接於該第三P型電晶體的該汲極；以及一第六N型電晶體，包含：一源極，耦接於該電流鏡的一第四N型電晶體的一汲極及一柵極；一柵極，耦接於該第四系統電壓；一基極，耦接於該第二系統電壓；以及一汲極，耦接於該第四P型電晶體的該汲極；一第十P型電晶體，包含：一源極，耦接於該第一遮蔽電路的一第三P型電晶體的一汲極；一基極，耦接於該第一系統電壓；一柵極，耦接於該第十P型電晶體的一汲極；以及一第十一P型電晶體，包含：一源極，耦接於該第十P型電晶體的該柵極及該汲極；一基極，耦接於該第一系統電壓；一柵極及一汲極，耦接於該第一遮蔽電路的一第五N型電晶體的一汲極。
  13. 如請求項12所述的負電位轉換器，其中該第二遮蔽電路包含：一第十二P型電晶體，包含：一源極，耦接於該第五P型電晶體的該柵極及該汲極；一基極，耦接於該第一系統電壓；一柵極以及一汲極，耦接於該第一遮蔽電路的該第六N型電晶體的該汲極。
  14. 如請求項1所述的負電位轉換器，其中該推拉級電路包含：一第七P型電晶體，包含：一源極以及一基極，耦接於該第五系統電壓；一柵極，耦接於該第二遮蔽電路；以及一汲極；一第八P型電晶體，包含：一源極，耦接於該第七P型電晶體的該汲極；一基極，耦接於該第五系統電壓；一柵極，耦接於該第二系統電壓；以及一汲極，用來輸出該第一輸出訊號；一第九N型電晶體，包含：一汲極，耦接於該第八P型電晶體的該汲極；一基極及一源極，耦接於該第二系統電壓；一柵極，耦接於該切換電路；一第九P型電晶體，包含：一源極及一基極，耦接於該第五系統電壓；一柵極，耦接於該第八P型電晶體的該汲極；以及 一汲極，用來輸出該第二輸出訊號；一第十N型電晶體，包含：一汲極，耦接於該第九P型電晶體的該汲極；一基極，耦接於該第二系統電壓；一柵極，耦接於該第九P型電晶體的該柵極；以及一源極；以及一第十一N型電晶體，包含：一汲極，耦接於該第十N型電晶體的該源極；一基極及一源極，耦接於該第二系統電壓；以及一柵極，耦接於該第九P型電晶體的該柵極及該第十N型電晶體的該柵極；其中該第六P型電晶體、該第七P型電晶體、該第八P型電晶體及該第九P型電晶體為N井P型電晶體並共用相同電源領域的該第三系統電壓。
  15. 一種正電位轉換器，包含：一輸入級電路，用來根據一第一輸入邏輯訊號及一第二輸入邏輯訊號，產生一第一中繼訊號及一第二中繼訊號，其中該第一中繼訊號及該第二中繼訊號的一電壓擺幅解於一第一系統電壓與一第二系統電壓之間，且該輸入級電路包含：一比較器，用來比較該第一輸入邏輯訊號與該第二輸入邏輯訊號；一遮蔽電路，耦接於該比較器，用來降低施加到該比較器的一電壓應力，以及產生該第一中繼訊號；一電流鏡，用來調整該第一中繼訊號及該第二中繼訊號的大小；以及一切換電路，耦接於該電流鏡，用來根據該輸入狀態電路的一第二操作電 壓，產生該第二中繼訊號；以及一推拉級電路，耦接於該切換電路、該電流鏡及該遮蔽電路，用來根據該第一中繼訊號及該第二中繼訊號，產生具有該電壓擺幅的一第一輸出訊號及一第二輸出訊號；其中該第一系統電壓為正電壓，且該第二系統電壓為一接地電壓。
  16. 如請求項15所述的正電位轉換器，其中該比較器包含：一第一N型電晶體，包含：一源極及一基極，耦接於該第二系統電壓；一柵極，耦接於該第二輸入邏輯訊號；以及一汲極，耦接於該遮蔽電路；以及一第二N型電晶體，包含：一源極及一基極，耦接於該第二系統電壓；一柵極，耦接於該第一輸入邏輯訊號；以及一汲極，耦接於該遮蔽電路。
  17. 如請求項15所述的正電位轉換器，其中該遮蔽電路包含：一第三N型電晶體，包含：一源極，耦接於該比較器的一第一N型電晶體的一汲極；一基極，耦接於該第二系統電壓；一柵極，耦接於一第三系統電壓；以及一汲極，耦接於該電流鏡的一第三P型電晶體的一汲極及一柵極；以及一第四N型電晶體，包含：一源極，耦接於該比較器的一第二N型電晶體的一汲極； 一基極，耦接於該第二系統電壓；一柵極，耦接於該第三系統電壓；以及一汲極，耦接於該電流鏡的一第四P型電晶體的一汲極。
  18. 如請求項17所述的正電位轉換器，其中該第一N型電晶體的一汲極電壓等於該第三系統電壓減去該第三N型電晶體的門檻電壓的差值，且該第二N型電晶體的一汲極電壓等於該第三系統電壓減去該第四N型電晶體的門檻電壓的差值；其中該第一N型電晶體及該第二N型電晶體為低電壓裝置，該第二系統電壓減去該第一P型電晶體的該汲極電壓的差值小於該第一N型電晶體可承受的最大總體電壓，且該第二系統電壓減去的該第二N型電晶體的該汲極電壓的差值小於該第二N型電晶體可承受的該最大總體電壓；其中該第三系統電壓為正電壓。
  19. 如請求項15所述的正電位轉換器，其中該電流鏡包含：一第一P型電晶體，包含：一源極及一基極，耦接於該第一系統電壓；一汲極及一柵極；一第二P型電晶體，包含：一源極及一基極，耦接於該第一系統電壓；一柵極及一汲極，耦接於該第一P型電晶體的該柵極；一第三P型電晶體，包含：一源極，耦接於該第一P型電晶體的該汲極；一柵極及一汲極，耦接於該遮蔽電路的一第三N型電晶體的一汲極；以 及一基極，耦接於該第一系統電壓；以及一第四P型電晶體，包含：一源極，耦接於該第二P型電晶體的該汲極；一柵極，耦接於該第三P型電晶體的該柵極及該汲極；一基極，耦接於該第一系統電壓；以及一汲極，耦接於該遮蔽電路的一第四N型電晶體的一汲極；其中該第三P型電晶體的該汲極及該柵極以及該第三N型電晶體的該汲極用來傳送該第一中繼訊號到該推拉級電路。
  20. 如請求項15所述的正電位轉換器，其中該切換電路包含：一第五N型電晶體，包含：一源極，耦接於該第二操作電壓；一柵極，耦接於該第一系統電壓；一基極，耦接於該第二系統電壓；以及一汲極，耦接於該推拉級電路的一第六P型電晶體的一柵極；以及一第五P型電晶體，包含：一源極及一基極，耦接於該第一系統電壓；一柵極，耦接於該輸入級電路的一第三操作電壓；以及一汲極，耦接於該第五N型電晶體的該汲極及該推拉級電路；其中當該第四P型電晶體的源極電壓弱導通或弱關閉該第五P型電晶體時，該第五P型電晶體用來形成一電流路徑給該第二中繼訊號；其中該汲極的該第五P型電晶體以及該汲極的該第五N型電晶體用來傳送該第二中繼訊號到該推拉級電路。
  21. 如請求項20所述的正電位轉換器，其中該第二操作電壓是該電流鏡的一第三P型電晶體的源極電壓以及該電流鏡的一第一P型電晶體的一汲極電壓，且該第三操作電壓是該電流鏡的一第四P型電晶體的的一汲極電壓以及該遮蔽電路的一第四N型電晶體的一汲極。
  22. 如請求項15所述的正電位轉換器，其中該推拉級電路包含：一第六P型電晶體，包含：一源極及一基極，耦接於該第一系統電壓；一柵極，耦接於該切換電路的一第五P型電晶體的一汲極及該切換電路的一第五N型電晶體的一汲極；以及一汲極；一第一反向器，耦接於該第六P型電晶體，用來根據該第六N型電晶體控制的一偏壓電流，將該第一中繼訊號轉換為該第一輸出訊號；以及一第二反向器，耦接於該第一反向器，用來將該第一輸出訊號轉換為該第二輸出訊號。
  23. 如請求項22所述的正電位轉換器，其中該第一反向器包含：一第六N型電晶體，包含：一源極及一基極，耦接於該第二系統電壓；一柵極，耦接於該遮蔽電路的一第三N型電晶體的一汲極及一柵極以及該電流鏡的一第三P型電晶體的一汲極；以及一汲極； 一第七N型電晶體，包含：一源極，耦接於該第六N型電晶體的該汲極；一基極，耦接於該第二系統電壓；一柵極，耦接於該第六N型電晶體的該柵極的；以及一汲極，耦接於該第六P型電晶體的該汲極；其中該第二反向器包含：一第七P型電晶體，包含：一源極及一基極，耦接於該第一系統電壓；一柵極，耦接於該第六P型電晶體的該汲極以及該第七N型電晶體的該汲極；以及一汲極；一第八N型電晶體，包含：一源極及一基極，耦接於該第二系統電壓；一柵極，耦接於該第七P型電晶體的該柵極；以及一汲極；以及一第九N型電晶體，包含：一源極，耦接於該第八N型電晶體的該汲極；一基極，耦接於該第二系統電壓；一柵極，耦接於該第七P型電晶體的該柵極以及該第八N型電晶體的該柵極；以及一汲極，耦接於該第七P型電晶體的該汲極。
TW109101950A 2019-11-29 2020-01-20 可釋放電壓應力的電位轉換器 TWI714441B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/699,131 US10686444B1 (en) 2019-11-29 2019-11-29 Stress-relaxed voltage-level shifter
US16/699,131 2019-11-29

Publications (2)

Publication Number Publication Date
TWI714441B true TWI714441B (zh) 2020-12-21
TW202121844A TW202121844A (zh) 2021-06-01

Family

ID=71075247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101950A TWI714441B (zh) 2019-11-29 2020-01-20 可釋放電壓應力的電位轉換器

Country Status (3)

Country Link
US (1) US10686444B1 (zh)
CN (1) CN112886959B (zh)
TW (1) TWI714441B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737299B (zh) * 2019-07-08 2021-08-21 台灣積體電路製造股份有限公司 緩衝電路與緩衝方法
TWI747790B (zh) 2021-05-12 2021-11-21 友達光電股份有限公司 位準移位器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705630B1 (en) * 2009-05-20 2010-04-27 Ememory Technology Inc. Negative voltage level shifter having simplified structure
US7948810B1 (en) * 2007-10-15 2011-05-24 Marvell International Ltd. Positive and negative voltage level shifter circuit
US8461899B2 (en) * 2011-01-14 2013-06-11 Stmicroelectronics International N.V. Negative voltage level shifter circuit
TWI413892B (zh) * 2009-08-18 2013-11-01 Ememory Technology Inc 負電壓位準移位器
US10284201B1 (en) * 2018-01-23 2019-05-07 Stmicroelectronics International N.V. High range positive voltage level shifter using low voltage devices
US10367504B1 (en) * 2018-08-29 2019-07-30 Novatek Microelectronics Corp. Low power negative voltage level shifter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130557A (en) * 1999-04-26 2000-10-10 Ati Technologies, Inc. Three level pre-buffer voltage level shifting circuit and method
US7227400B1 (en) * 2005-03-30 2007-06-05 Integrated Device Technology, Inc. High speed MOSFET output driver
US7498876B2 (en) * 2005-06-20 2009-03-03 Agere Systems Inc. Amplifier having half-wave tracking power rails
KR100770731B1 (ko) * 2006-08-09 2007-10-30 삼성전자주식회사 레일-투-레일 에이비급 증폭기
JP5905281B2 (ja) * 2012-02-03 2016-04-20 ローム株式会社 負極性レベルシフタ回路、負荷駆動装置、液晶表示装置、テレビ
CN103414442B (zh) * 2013-08-26 2016-06-08 电子科技大学 基于斩波技术的高精度全差分放大器
CN107370467B (zh) * 2017-07-22 2020-06-09 上海军陶电源设备有限公司 一种用于dc-dc转换器的限流误差放大器电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948810B1 (en) * 2007-10-15 2011-05-24 Marvell International Ltd. Positive and negative voltage level shifter circuit
US8270234B1 (en) * 2007-10-15 2012-09-18 Marvell International Ltd. Positive and negative voltage level shifter circuit
US7705630B1 (en) * 2009-05-20 2010-04-27 Ememory Technology Inc. Negative voltage level shifter having simplified structure
TWI413892B (zh) * 2009-08-18 2013-11-01 Ememory Technology Inc 負電壓位準移位器
US8461899B2 (en) * 2011-01-14 2013-06-11 Stmicroelectronics International N.V. Negative voltage level shifter circuit
US10284201B1 (en) * 2018-01-23 2019-05-07 Stmicroelectronics International N.V. High range positive voltage level shifter using low voltage devices
CN110071715A (zh) * 2018-01-23 2019-07-30 意法半导体国际有限公司 使用低压器件的高量程正电压电平移位器
US10367504B1 (en) * 2018-08-29 2019-07-30 Novatek Microelectronics Corp. Low power negative voltage level shifter

Also Published As

Publication number Publication date
TW202121844A (zh) 2021-06-01
US10686444B1 (en) 2020-06-16
CN112886959A (zh) 2021-06-01
CN112886959B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
US5650742A (en) Voltage-level shifter
US7852118B2 (en) High speed conditional back bias virtual ground restoration circuit
TWI714441B (zh) 可釋放電壓應力的電位轉換器
US10158354B2 (en) Apparatus with electronic circuitry having reduced leakage current and associated methods
US9059700B2 (en) Voltage translator
US6262598B1 (en) Voltage level shifter
US20120146988A1 (en) Level shift circuit and driver circuit having the same
US6784700B1 (en) Input buffer circuit
US7884644B1 (en) Techniques for adjusting level shifted signals
US8525572B2 (en) Level-up shifter circuit
TWI422154B (zh) 轉壓器與相關裝置
KR101845326B1 (ko) 레벨 변환기 기능을 내재한 멀티플렉서
US11646735B2 (en) Apparatus with electronic circuitry having reduced leakage current and associated methods
TWI455484B (zh) 電位轉換電路
WO2022116415A1 (zh) 电平转换电路
US11476853B2 (en) Level shift circuit and electronic apparatus
US20090058491A1 (en) High-to-low level shifter
US8896360B2 (en) Level-up shifter circuit for high speed and low power applications
TWI545584B (zh) 位準下降移位器
US10763849B2 (en) Semiconductor integrated circuit
JPS594890B2 (ja) デイジタル回路
TWM517481U (zh) 電壓位準轉換器
CN111277250A (zh) 一种基于mos管的施密特电路
JPS5990425A (ja) ３ステ−トバツフア回路
JP2008010921A (ja) 電源回路