CN1481075A - 开电复位电路和方法 - Google Patents

Abstract

本发明提供一种使用多个电源的半导体集成电路装置的开电复位电路和方法，其中，开电复位操作稳定可靠，其中，开电复位电路包括用于根据相应电源产生至少两个电压检测信号的电压检测电路，开电复位电路使用对电压检测信号执行逻辑操作的组合逻辑电路，产生多个开电复位信号，并且响应所述多个开电复位信号，稳定地对内部锁存器和触发器复位。

Description

开电复位电路和方法

                         技术领域

本发明涉及开电复位电路(power-on reset circuits)，特别涉及一种使用多个电源的半导体集成电路的开电复位电路和开电复位方法。

                         背景技术

半导体集成电路装置一般包括开电复位电路以防止对其施加电源时的异常操作。通常，一旦电源施加于半导体集成电路装置，并且达到预定电压，则开电复位电路提供一个复位信号以初始化半导体存储器装置的各组件，如触发器、锁存器、计数器、寄存器等。如果电源电压在开电时达到预定电压，则典型的电压检测电路输出一个激活开电复位信号。半导体集成电路的内部组件响应该激活开电复位信号，复位到初始状态。然后，如果电源电压达到正常工作电压，则开电复位信号失效。随着对高速集成电路的要求的提高，采用多个电源的集成电路得到更广泛的使用。例如，对于输入/输出引脚、输入/输出缓冲器、存储器单元等，使用单独电源。

图1是示出使用多个电源的半导体存储器装置100的传统开电复位电路中所产生的问题的示意图。如果提供给典型存储器装置的电源VDD1的电压电平达到预定电压，则开电复位电路10检测电压电平，并且产生具有固定宽度的脉冲即开电复位信号POR。开电复位信号POR将存储器装置内需要初始化的所有节点设到逻辑高状态。在此，这些节点包括与第一锁存器30相连的节点N1和与第二锁存器50相连的节点N2。

不幸的是，虽然电源VDD1达到预定电压电平，从而产生开电复位信号，然后达到稳定电压电平，但是电源VDD2在POR脉冲之前可能没有达到稳定电压电平。因此，在漏极连接到节点N1、源极连接到电源VDD2且栅极接收开电复位信号的PMOS晶体管(PM1)70中，PMOS晶体管70的源极没有达到稳定电压电平，因此PMOS晶体管70没有激活。这样，节点N1的初始化失败。

另外，在开电复位电路10响应电源VDD1产生的开电复位信号POR延迟预定时间之后，当开电复位信号POR到达连接在电源VDD3与节点N2之间的PMOS晶体管(PM2)90的栅极时，达到稳定状态的电源VDD3中可能产生噪声。换句话说，在电源VDD1达到稳定电压电平之后产生噪声的情况下或者在电源VDD3本身产生噪声的情况下，由于电源VDD3在开电复位信号POR到达PMOS晶体管90的栅极的时间点不稳定，因此PMOS晶体管90不被激活。这样，节点N2的初始化失败。

因此，期望提供一种用于使用多个电源的半导体存储器装置的稳定的开电复位电路和方法。

                         发明内容

本发明涉及一种开电复位电路和开电复位方法，充分避免相关技术领域的一个或多个问题、限制和缺点。

本发明的一个优点是提供一种使用多个电源的半导体集成电路的开电复位方法。

本发明的另一个优点是提供一种使用多个电源的半导体集成电路的稳定的开电复位电路。

本发明的上述和其他特性和优点可以从下面描述中得到理解，并且通过阅读下面内容对于相关领域的普通技术人员将会变得清楚，或者可以从本发明的实践中得到领会。本发明的这些特性和其他优点可以通过在本发明描述及其权利要求以及附图中具体示出的结构来实现和获得。

为实现这些特性和其他优点，并且根据在此实施且概括描述的本发明的一个目的，一种集成电路装置的开电复位方法包括如下步骤：每当从单独电源提供的多个电源电压各自达到多个预定检测电压时，都提供开电复位脉冲；以及响应开电复位脉冲，重复初始化集成电路装置的内部电路。

提供开电复位脉冲的步骤包括如下步骤：(a)提供多个接收电源电压的电压检测电路，其中，各个电压检测电路分别对应于各个电源；(b)由各个电压检测电路分别产生对应于多个预定检测电压的多个电压检测信号；(c)提供对应于所述多个预定检测电压的多个脉冲产生电路；(d)由各个脉冲产生电路分别产生对应于所述多个预定检测电压的多个开电复位脉冲；(e)提供接收从脉冲产生电路产生的开电复位脉冲的脉冲输出部件；以及(f)由脉冲输出部件提供开电复位脉冲。每当电源电压达到相应检测电压时，各自电压检测信号的逻辑状态都发生改变。脉冲输出部件为或门。

为实现上述特性，提供一种用于复位使用多个电源电压的集成电路装置的内部电路的开电复位方法，它包括如下步骤：当所述电源电压超过多个检测电压时，响应所述多个电源电压，产生电压检测信号；使用电压检测信号，产生开电复位脉冲；以及响应开电复位脉冲，初始化内部电路。

每当产生开电复位脉冲时，都初始化内部电路，并且内部电路最终由最后开电复位脉冲初始化。

根据本发明的一个实施例，所述多个检测电压为第一检测电压和第二检测电压，并且所述电压检测信号为当电源电压超过第一检测电压和第二检测电压时逻辑状态发生改变的第一电压检测信号和第二电压检测信号。

产生开电复位脉冲的步骤包括如下步骤：从根据各自电源电压产生的第一和第二电压检测信号，产生第一和第二检测脉冲；以及通过或门输出第一和第二检测脉冲。

为实现另一个特性，提供一种开电复位电路，包括：M个电压检测电路，用于当电源电压达到第一和第二检测电压时，响应M个电源电压，产生第一检测信号和第二检测信号，其中，M为大于或等于2的整数；第一和第二脉冲产生电路，用于分别从M个电压检测电路接收M个第一检测信号和M个第二检测信号，并且产生最大M个第一开电复位脉冲和最大M个第二开电复位脉冲；以及脉冲输出部件，用于接收第一和第二开电复位脉冲和输出最终开电复位脉冲，其中，最终开电复位脉冲的最大数目为2×M。最好，脉冲输出部件为或门。

在本发明的一个实施例中，M个电压检测电路中的每个电路均包括：第一电压检测电路，用于产生当相应电源电压超过第一检测电压时逻辑状态发生改变的第一检测信号；以及第二电压检测电路，用于产生当相应电源电压超过第二检测电压时逻辑状态发生改变的第二检测信号。

在本发明的一个实施例中，第一和第二脉冲产生电路中的每个产生电路均包括：第一与门，接收检测信号；反相延迟单元，连接到第一与门的输出端；以及第二与门，连接到第一与门的输出端和反相延迟单元的输出端。

在本发明的一个实施例中，第一和第二脉冲产生电路中的每个电路均包括：M个脉冲产生器，用于产生分别对应于M个检测信号的脉冲；以及或门，连接到M个脉冲产生器的输出端，其中，M个脉冲产生器均包括：反相延迟单元，接收相应检测信号；以及与门，接收反相延迟单元的输出和相应检测信号。

在本发明的一个实施例中，第一脉冲产生电路包括：第一与门，接收检测信号；反相延迟单元，连接到第一与门的输出端；以及第二与门，连接到第一与门的输出端和反相延迟单元的输出端，其中，第二脉冲产生电路包括：M个脉冲产生器，用于产生分别对应于M个第二检测信号的脉冲；以及或门，连接到M个脉冲产生器的输出端，其中，M个脉冲产生电路中的每个产生电路均包括：反相延迟单元，接收相应第二检测信号；以及与门，接收反相延迟单元的输出和相应检测信号。

应该理解，本发明的上面总体描述和下面详细描述是示例性和说明性的，并且用来提供对本发明的深入说明。

                        附图说明

在附图中：

图1是说明在传统开电复位方法中所产生的问题的示意图；

图2是说明根据本发明一个实施例的开电复位方法的方框图；

图3是根据本发明一个实施例的图2的电压检测电路的电路图；

图4是图3的电压检测电路的输出信号的波形图；

图5是说明根据本发明一个实施例的图2的脉冲产生电路以及使用该脉冲产生电路产生开电复位脉冲的方法的方框图；

图6是根据图5的开电复位脉冲的波形图；以及

图7是根据本发明另一个实施例的开电复位脉冲的波形图。

                      具体实施方式

现在将参照附图所示的例子描述本发明的多个优选实施例。然而，本发明不限于在此所述的示例性实施例，并且介绍这些实施例是为了帮助理解本

发明的范围和精神。

如图2所示，说明本发明的开电复位方法的方框图在总体上用标号200表示。在图2中，电源VDD1、VDD2和VDD3可以是例如从半导体集成电路的外部提供的外部电源。另外，一些电源(例如，电源VDD3)可以是从外部电源(例如，电源VDD2)产生的内部电源。为帮助理解本发明，图中仅示出三个电源。然而，应该理解，在本发明的范围和精神内可以使用两个或更多电源。

在图200中，使用三个电压检测电路110、120和130来分别对应于三个电源VDD1、VDD2和VDD3。电压检测电路110、120和130分别产生三组电压检测信号POR1_1/POR2_1、POR1_2/POR2_2和POR1_3/POR2_3。换句话说，如果电源VDD1达到初级检测电压，则第一电压检测电路110产生初级电压检测信号POR1_1，并且如果电源VDD1达到次级检测电压，则产生次级电压检测信号POR2_1。以相同方式，如果电源VDD2达到初级检测电压，则第二电压检测电路120产生初级电压检测信号POR1_2，并且如果电源VDD2达到次级检测电压，则产生次级电压检测信号POR2_2。同样，如果电源VDD3达到初级检测电压，则第三电压检测电路130产生初级电压检测信号POR1_3，并且如果电源VDD3达到次级检测电压，则产生次级电压检测信号POR2_3。

根据本发明的另一个实施例，可以产生两组或更多组电压检测信号。此外，初级和次级电压检测信号可以为各种类型。例如，检测信号可以是当相应电源超过检测电压时逻辑状态发生改变的信号(例如，逻辑状态从逻辑高状态变至逻辑低状态或者从逻辑低状态变至逻辑高状态的信号)或者具有固定宽度和高度的脉冲信号。

分别从电压检测电路110、120和130产生的初级电压检测信号POR1_1、POR1_2和POR1_3输入到第一脉冲产生电路140中。以相同方式，分别从电压检测电路110、120和130产生的次级电压检测信号POR2_1、POR2_2和POR2_3输入到第二脉冲产生电路150中。分别接收初级和次级电压检测信号的第一和第二脉冲产生电路140和150分别产生第一开电复位脉冲P_POR1和第二开电复位脉冲P_POR2。此时，第一和第二开电复位脉冲P_POR1和P_POR2的数目至少为1，并且最大等于输入信号的数目。第一开电复位脉冲P_POR1的高度对应于初级电压检测信号的幅度，并且第二开电复位脉冲P_POR2的高度对应于次级电压检测信号的幅度。从第一和第二脉冲产生电路140和150输出的开电复位脉冲P_POR1和P_POR2输入到脉冲输出单元160中，并且脉冲输出单元160产生多个开电复位脉冲POR。

因此，在本发明的开电复位方法中，产生多个开电复位信号，从而每当产生开电复位脉冲时，都可以初始化需要初始化的节点。节点可以由所产生的POR脉冲来初始化。因此，如果电源的电压电平升到次级检测电压，则产生一个开电复位脉冲，并且初始化完成。

参照图3，本发明的电压检测电路在总体上用标号300表示。在此，为简化说明起见，仅示出对应于电源VDD1的第一电压检测电路110。对应于其余电源的其余电压检测电路具有与第一电压检测电路110相同的结构，但为避免重复说明而没有示出。

还参照图4，从图3的电压检测电路300输出的电压检测信号的信号波形图在总体上用标号400表示。图3的电压检测电路110分为用于产生初级电压检测信号POR1_1的第一检测电路301和用于产生次级电压检测信号POR2_1的第二检测电路401。当从电源VDD1提供的电源电压超过预定初级检测电压时，第一检测电路301检测电源电压，并且产生逻辑状态发生改变的初级电压检测信号POR1_1(例如，从逻辑低状态到逻辑高状态)。以相同方式，当从电源VDD1提供的电源电压超过预定次级检测电压时，第二检测电路401检测电源电压，并且产生逻辑状态发生改变的次级电压检测信号POR2_1(例如，从逻辑低状态到逻辑高状态)。第一检测电路301和第二检测电路401具有相互类似的结构。差别在于组成各自电路的NMOS晶体管具有不同的尺寸和电阻。换句话说，第一和第二检测电压可以通过调节组成各自电路的NMOS晶体管的尺寸和电阻来确定。

在开电并且电源VDD1的电压上升之后，如果电源VDD1的电压超过初级检测电压，则第一检测电路301检测相应电压，并且产生初级电压检测信号POR1_1。然后，如果电源VDD1的电压继续上升并且超过次级检测电压，则第二检测电路401检测相应电压，并且产生次级电压检测信号POR2_1。

图3的电压检测电路包括：分压单元300和400，用于当形成电流路径时，对从电源VDD1提供的电压进行分压；以及第一和第二检测电路301和401，用于分别接收由分压单元300和400分压后的两个电压。分压单元300包括串联在电源VDD1与第二节点N2之间的两个电阻器R1和R2。如果第一检测电路301的晶体管MN2导通，则电源VDD1的电压被两个电阻器R1和R2降低，从而将第一电压V1和第二电压V2分别施加于电阻器R1和R2之间的第一节点N1和电阻器R2与NMOS晶体管MN1之间的第二节点N2。第一检测电路301包括一个PMOS晶体管MP1、两个NMOS晶体管MN1和MN2、以及串行联接的三个CMOS反相器INV1、INV2和INV3。两个NMOS晶体管MN1和MN2串行联接在节点N2与地面端VSS之间。在此，NMOS晶体管MN1的栅极连接到第一节点N1，并且接收第一电压V1，而NMOS晶体管MN2的栅极连接到电源VDD1。NMOS晶体管MN1的源极连接到第二节点N2，并且接收第二电压V2。NMOS晶体管MN2的源极连接到地面端。两个NMOS晶体管MN1和MN2的漏极相互连接，从而形成第三节点N3。PMOS晶体管MP1的源极连接到节点N1以接收第一电压V1，其栅极连接到第二节点N2以接收第二电压V2，而其漏极连接到第三节点N3。三个反相器INV1、INV2和INV3顺序串联到第四节点N4，该节点连接到PMOS晶体管MP1的栅极。初级电压检测信号POR1_1通过第五节点N5输出，其中，第五节点N5连接到串联反相器INV1、INV2和INV3中最后一个反相器INV3的输出端。

由于第二检测电路401具有与第一检测电路301相同的结构，因此将略去对第二检测电路401的详细描述。下面将详细描述如上所述构造的第一检测电路301的操作。由于电源VDD1在开电后的较早状态下不高，因此NMOS晶体管MN2不导通，从而不通过电阻器R1和R2形成电流路径。因此，电源VDD1的电压施加于两个节点N1和N2，从而使第四节点N4设到逻辑高状态。这样，通过串联到第四节点N4的三个反相器INV1、INV2和INV3在第一检测电路301的输出节点N5产生地电压的初级电压检测信号POR1_1，然后将其输入到第一脉冲产生电路140中。以相同方式，由于NMOS晶体管MN2′也不导通，因此第二检测电路401在输出节点N5′产生地电压的次级电压检测信号POR2_1，然后将次级电压检测信号POR2_1输入到第二脉冲产生电路150中。

回到图4的波形图400，如果电源VDD1的电压继续上升至导通第一检测电路301的NMOS晶体管MN2，则通过电阻器R1和R2形成电流路径。因此，在电源VDD1达到第一检测电压的时间t1(即电源VDD1变成正常状态的时间)，第四节点N4的电压变得接近于地电压，并且反相器INV3的上拉(pull-up)PMOS晶体管(未示出)导通。这样，就产生跟随电源VDD1的初级电压检测信号POR1_1。换句话说，在电源VDD1达到初级检测电压的时候，产生从逻辑低状态变至逻辑高状态的信号。此时，在第二检测电路401中，由于晶体管的电阻和尺寸设为使执行上面过程的时间可以是晚于t1的t3，因此次级电压检测信号POR2_1仍为地电压。在电源VDD1的电压继续上升并且达到次级检测电压的时间t3，第二检测电路401的第四节点N4′的电压变得接近于地电压，从而在反相器INV3′的输出节点N5′产生跟随电源VDD1的信号。

以相同方式，连接到电源VDD2的电压检测电路120也产生初级和次级检测信号POR1_2和POR2_2，这两个信号均响应电源VDD2的电压而发生逻辑状态改变。另外，连接到电源VDD3的电压检测电路130产生初级和次级检测信号POR1_3和POR2_3，这两个信号均响应电源VDD3的电压而发生逻辑状态改变。

本电压检测电路是为了示例的目的而描述的。也可以使用其他电压检测电路来当电源电压达到特定电压时产生检测信号(例如，从一个状态变至另一个状态的信号)。因此，本领域的技术人员可以使用各种电压检测电路而不脱离本发明内容的范围。

下面将描述一种用于使用脉冲产生电路和脉冲产生方法产生多个开电复位脉冲的方法。脉冲产生电路的输出为输入到脉冲产生单元中的脉冲，从而产生多个开电复位脉冲。

如图5所示，一个方框图电路在总体上用标号500表示。电路500包括将要详细阐述的图2和3的脉冲产生电路140和150以及对应于脉冲输出单元160的或门。脉冲产生电路140和150从图3的检测电路接收检测信号，并且输出脉冲。

参照图6，从图5的或门160输出的开电复位脉冲的波形图在总体上用标号600表示。从电压检测电路110、120和130产生的初级电压检测信号POR1_1、POR1_2和POR1_3输入到第一脉冲产生电路140中，并且次级电压检测信号POR2_1、POR2_2和POR2_3输入到第二脉冲产生电路150中。

回到图5和6，如果电源VDD1、VDD2和VDD3分别在时间t1、t3和t5超过初级检测电压，则电压检测电路的各自第一检测电路分别产生跟随相应电源的初级电压检测信号POR1_1、POR1_2和POR1_3，然后将初级电压检测信号POR1_1、POR1_2和POR1_3输入到第一脉冲产生电路140中。另外，如果各个电源VDD1、VDD2和VDD3继续上升，并且分别在时间t2、t4和t6超过次级检测电压，则电压检测电路的第二检测电路分别产生跟随相应电源的次级电压检测信号POR2_1、POR2_2和POR2_3，然后将次级电压检测信号POR2_1、POR2_2和POR2_3输入到第二脉冲产生电路150中。

第一脉冲产生电路140包括：第一与门141，接收初级检测信号POR1_1、POR1_2和POR1_3；以及脉冲产生单元142，用于使用第一与门141的输出产生脉冲。脉冲产生单元142包括：反相延迟单元143，用于反相第一与门141的输出；以及第二与门144，用于接收反相延迟单元143的输出和第一与门141的输出。因此，最后电压检测脉冲P_POR1由检测信号POR1_3在图6的时间t5′产生，而检测信号POR1_3响应电源VDD3达到其初级检测电压而产生。换句话说，初级电压检测信号POR1_3通过第一与门141的输出端在最晚时间(t5)产生，并且该信号(例如，从逻辑低状态变至逻辑高状态的信号)输入到第二与门144中，从而使第二与门144在时间t5′输出第一脉冲P_POR1。

第二脉冲产生电路150产生对应于次级检测信号POR2_1、POR2_2和POR2_3的第二脉冲P_POR2_1、P_POR2_2和P_POR2_3。为此，仅使用脉冲产生单元142而不使用第一脉冲产生电路140的第一与门141。换句话说，第二脉冲产生电路150包括：第一脉冲产生单元152、第二脉冲产生单元152′、第三脉冲产生单元152″，分别对应于相应的次级检测信号；以及或门151，连接到脉冲产生单元的输出端。第二脉冲产生电路150的脉冲产生单元152、152′和152″具有与第一脉冲产生电路140的脉冲产生单元142相同的结构。因此，将略去前面对脉冲产生单元142所述的那些操作的详细描述。如图6所示，如果电源VDD1在时间t2达到次级检测电压，则产生次级检测信号POR2_1，并且将其输入到第二脉冲产生电路150的第一脉冲产生单元152中。因此，在时间t2′产生第二脉冲P_POR2_2。以相同方式，将在时间t4产生的次级电压检测信号POR2_2输入到第二脉冲产生电路150的第二脉冲产生单元152′中，并且在时间t4′产生第二脉冲P_POR2_2。将在时间t6产生的次级电压检测信号POR2_3输入到第二脉冲产生电路150的第三脉冲产生单元152″中，并且在时间t6′产生第二脉冲P_POR2_3。所产生的第二检测脉冲P_POR2_1、P_POR2_2和P_POR2_3输入到或门151中。

结果，从脉冲产生电路140和150输出的脉冲输入到充当脉冲输出单元的或门160中，其中，这些脉冲是其高度对应于初级检测电压幅度的第一电压检测脉冲P_POR1以及其高度对应于次级检测电压幅度的第二电压检测脉冲P_POR2_1、P_POR2_2和P_POR2_3。因此，分别在时间t2′、t4′、t5′和t6′产生四个开电复位脉冲POR。从而，当给定电源不稳定并且不产生相应开电复位脉冲时，由其他电源产生开电复位脉冲，从而实现稳定的初始化。

第二脉冲产生电路150的或门151是不需要使用的。换句话说，从第二脉冲产生电路150的脉冲产生单元152、152′和152″输出的脉冲可以直接输入到或门160中。

另外，在图5的脉冲产生电路中，各个脉冲产生电路可以具有与其他脉冲产生电路相同的结构。例如，如果图5的第二脉冲产生电路150具有与第一脉冲产生电路140相同的结构，则从用作脉冲输出单元的或门产生两个开电复位脉冲P_POR1和P_POR2。换句话说，各个脉冲产生电路产生一个脉冲。同时，如果图4的第一脉冲产生电路140具有与图5的第二脉冲产生电路150相同的结构，则从用作脉冲输出单元的或门产生六个开电复位脉冲。换句话说，各个脉冲产生电路产生三个脉冲。

现在参照图7，从本发明的另一实施例开电复位电路和方法输出的开电复位脉冲的波形图在总体上用标号700表示。在本实施例中，第一脉冲产生电路与图5的140所示相同，但是第二脉冲产生电路也与图5的140所示相同，而不是与图5的150所示相同。对于本实施例，第二脉冲产生电路在总体上用标号140′表示，并且具有类似于图5的电路140所定义的结构。

由于在该另一实施例中第二脉冲产生电路具有与第一脉冲产生电路相同的结构，因此将两个开电复位脉冲P_POR1和P_POR2提供给用作脉冲输出单元的或门。换句话说，各个脉冲产生电路均产生一个脉冲。因此，第一脉冲产生电路140的信号描述如同图6所述，但是第二脉冲产生电路的信号描述与图6所述不同，它如下所述。

在此，从电压检测电路110、120和130产生的次级电压检测信号POR2_1、POR2_2和POR2_3输入到第一脉冲产生电路140中。如果各个电源VDD1、VDD2和VDD3分别在时间t1、t3和t5超过初级检测电压，则电压检测电路的各自第一检测电路分别产生跟随相应电源的初级电压检测信号POR1_1、POR1_2和POR1_3，然后将初级电压检测信号POR1_1、POR1_2和POR1_3输入到第一脉冲产生电路140中。另外，如果各个电源VDD1、VDD2和VDD3继续上升，并且分别在时间t2、t4和t6超过次级检测电压，则电压检测电路的第二检测电路分别产生跟随相应电源的次级电压检测信号POR2_1、POR2_2和POR2_3，然后将次级电压检测信号POR2_1、POR2_2和POR2_3输入到第二脉冲产生电路140′中。

第二脉冲产生电路140′包括：第一与门141′，接收次级检测信号POR2_1、POR2_2和POR2_3；以及脉冲产生单元142′，用于使用第一与门141′的输出产生脉冲。脉冲产生单元142′包括：反相延迟单元143′，用于反相第一与门141′的输出POR2_3；以及第二与门144′，用于接收反相延迟单元143′的输出和第一与门141′的输出。因此，最后电压检测脉冲P_POR2由检测信号POR2_3在图7的时间t6′产生，而检测信号POR2_3响应电源VDD3达到其次级检测电压而产生。换句话说，次级电压检测信号POR2_3通过第一与门141′的输出端在最晚时间(t6)产生，并且该信号输入到第二与门144′中，从而使第二与门144′在时间t6′输出第二脉冲P_POR2。

因此，在本发明的使用多个电源的半导体集成电路装置的开电复位方法中，可以使用多个开电复位脉冲提供稳定且抗噪的开电复位。

相关领域的普通技术人员应该清楚，在不脱离本发明的精神和范围的情况下，可以对本发明的实施例进行修改和变化。因此，本发明涵盖在所附权利要求及其等价物的范围内限定的这些修改和变化。

Claims (20)

1.一种集成电路装置的开电复位方法，包括如下步骤：

每当从单独电源提供的多个电源电压各自达到多个预定检测电压时，都提供开电复位脉冲；以及

响应开电复位脉冲，初始化集成电路装置的内部电路。

2.如权利要求1所述的开电复位方法，其中，提供开电复位脉冲的步骤包括如下步骤：

接收对应于各个电源的多个电源电压；

产生对应于多个预定检测电压的多个电压检测信号；

产生对应于所述多个预定检测电压的多个开电复位脉冲；

提供开电复位脉冲作为输出。

3.如权利要求2所述的开电复位方法，还包括在输出之前对开电复位脉冲执行逻辑或操作。

4.如权利要求2所述的开电复位方法，其中，当各个电源电压达到相应检测电压时，各个电压检测信号的逻辑状态发生改变。

5.一种开电复位方法，用于复位使用多个电源电压的集成电路装置的内部电路，所述开电复位方法包括如下步骤：

当所述电源电压超过多个检测电压时，响应所述多个电源电压，产生电压检测信号；

使用电压检测信号，产生开电复位脉冲；以及

响应开电复位脉冲，初始化内部电路。

6.如权利要求5所述的开电复位方法，其中，每当产生开电复位脉冲时，都初始化内部电路，并且内部电路最终由最后开电复位脉冲初始化。

7.如权利要求5所述的开电复位方法，其中，所述多个检测电压包括初级检测电压和次级检测电压，并且所述电压检测信号包括当电源电压分别超过初级检测电压和次级检测电压时逻辑状态发生改变的初级电压检测信号和次级电压检测信号。

8.如权利要求7所述的开电复位方法，其中，产生开电复位脉冲的步骤包括如下步骤：

从根据各个电源电压产生的初级和次级电压检测信号，产生初级和次级检测脉冲；以及

通过或门输出初级和次级检测脉冲。

9.一种开电复位电路，包括：

M个电压检测电路，用于当电源电压达到初级和次级检测电压时，响应M个电源电压，产生初级检测信号和次级检测信号；

第一和第二脉冲产生电路，用于分别从M个电压检测电路接收M个初级检测信号和M个次级检测信号，并且产生最大M个初级开电复位脉冲和最大M个次级开电复位脉冲；以及

脉冲输出装置，用于接收初级和次级开电复位脉冲和输出最终开电复位脉冲，其中，最终开电复位脉冲的最大数目为2×M。

10.如权利要求9所述的开电复位电路，其中，脉冲输出部件为或门。

11.如权利要求9所述的开电复位电路，其中，M个电压检测电路中的每个电路均包括：

第一电压检测电路，用于产生当相应电源电压超过初级检测电压时逻辑状态发生改变的初级检测信号；以及

第二电压检测电路，用于产生当相应电源电压超过次级检测电压时逻辑状态发生改变的次级检测信号。

12.如权利要求9所述的开电复位电路，其中，第一和第二脉冲产生电路中的每个电路均包括：

第一与门，用于接收检测信号；

反相延迟单元，连接到第一与门的输出端；以及

第二与门，连接到第一与门的输出端和反相延迟单元的输出端。

13.如权利要求12所述的开电复位电路，其中，反相延迟单元包括奇数个串行联接的反相器。

14.如权利要求9所述的开电复位电路，其中，第一和第二脉冲产生电路中的每个电路均包括：

M个脉冲产生器，用于产生分别对应于M个检测信号的脉冲；以及

或门，连接到M个脉冲产生器的输出端，

其中，M个脉冲产生器中的每个产生器均包括：

反相延迟单元，用于接收相应检测信号；以及

与门，用于接收反相延迟单元的输出和相应检测信号。

15.如权利要求9所述的开电复位电路，其中：

第一脉冲产生电路包括：

第一与门，用于接收检测信号；

反相延迟单元，连接到第一与门的输出端；以及

第二与门，连接到第一与门的输出端和反相延迟单元的输出端；并且

第二脉冲产生电路包括：

M个脉冲产生电路，用于产生分别对应于M个次级检测信号的脉冲；以及

或门，连接到M个脉冲产生电路的输出端，

其中，M个脉冲产生电路中的每个产生电路均包括：反相延迟单元，接收相应的次级检测信号；以及与门，接收反相延迟单元的输出和相应的检测信号。

16.如权利要求9所述的开电复位电路，还包括：

用于当所述电源电压超过多个检测电压时，响应所述多个电源电压，产生电压检测信号的装置；

用于使用电压检测信号，产生开电复位脉冲的装置；以及

用于响应开电复位脉冲，初始化内部电路的装置。

17.如权利要求16所述的开电复位电路，还包括：

用于根据对应于各个电源电压而产生的初级和次级电压检测信号，产生初级和次级检测脉冲的装置；以及

用于通过或门输出初级和次级检测脉冲的装置。

18.如权利要求9所述的开电复位电路，其中，第一和第二脉冲产生电路中的至少一个包括连接到其输入端的与门。

19.如权利要求9所述的开电复位电路，其中，第一和第二脉冲产生电路中的至少一个包括连接到其输出端的或门。

20.如权利要求9所述的开电复位电路，其中，第一和第二脉冲产生电路具有相同的结构。

Images