CN111753487B - 具有上电复位信号波形可调功能的fpga装置 - Google Patents
具有上电复位信号波形可调功能的fpga装置 Download PDFInfo
- Publication number
- CN111753487B CN111753487B CN202010622773.9A CN202010622773A CN111753487B CN 111753487 B CN111753487 B CN 111753487B CN 202010622773 A CN202010622773 A CN 202010622773A CN 111753487 B CN111753487 B CN 111753487B
- Authority
- CN
- China
- Prior art keywords
- fpga
- power
- reset
- control module
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/343—Logical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
本申请公开了一种具有上电复位信号波形可调功能的FPGA装置，涉及FPGA技术领域，该FPGA装置中包括FPGA裸片，FPGA裸片内包括上电复位电路、用电电路以及复位信号控制模块，复位信号控制模块的输入端连接上电复位电路的输出端并获取上电复位电路输出的第一上电复位脉冲信号，复位信号控制模块从控制端获取到的若干个控制信号中选择一个控制信号用于调整第一上电复位脉冲信号的波形得到第二上电复位脉冲信号输出给用电电路，据以影响FPGA裸片内用电电路的上电过程，复位信号控制模块的控制信号的来源多样，从而可以实现多样化的上电复位可控，包括但不限于顺序可控、时长可控以及外部可控。
Description
技术领域
本发明涉及FPGA技术领域，尤其是一种具有上电复位信号波形可调功能的FPGA装置。
背景技术
FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，广泛应用于移动通信、数据中心、导航制导和自动驾驶等领域。FPGA在上电阶段由于电源信号并不能立马达到工作电压，为保持FPGA内部工作状态，通常会在FPGA内部设计上电复位(Power-On Reset，POR)电路产生上电复位脉冲信号，保证FPGA内部电路在上电过程中的状态正确，但现有的上电复位电路的电路结构通常是固定的，产生的上电复位脉冲信号也是固定不变的，灵活性较差。
发明内容
本发明人针对上述问题及技术需求，提出了一种具有上电复位信号波形可调功能的FPGA装置，本发明的技术方案如下：
一种具有上电复位信号波形可调功能的FPGA装置，该FPGA装置中包括FPGA裸片，FPGA裸片内包括上电复位电路、用电电路以及复位信号控制模块，上电复位电路的输入端连接电源、输出端输出第一上电复位脉冲信号，复位信号控制模块的输入端连接上电复位电路的输出端并获取第一上电复位脉冲信号，复位信号控制模块的输出端连接用电电路，复位信号控制模块的控制端获取若干个控制信号，复位信号控制模块从获取到的若干个控制信号中选择一个控制信号，并根据选定的控制信号调整第一上电复位脉冲信号的波形得到第二上电复位脉冲信号，并将第二上电复位脉冲信号输出给用电电路，用电电路根据第二上电复位脉冲信号进行上电，复位信号控制模块获取到的控制信号来自于上电复位电路或者FPGA裸片的外部。
其进一步的技术方案为，复位信号控制模块对第一上电复位脉冲信号的波形的调整包括改变波形宽度、改变波形的上升沿时刻、改变波形的下降沿时刻、改变波形的上升沿的陡度、改变波形的下降沿的陡度中的至少一种。
其进一步的技术方案为，FPGA装置还包括基板和硅连接层，基板、硅连接层和FPGA裸片从下至上依次层叠设置，硅连接层中布设有硅连接层逻辑电路，则复位信号控制模块的控制端连接硅连接层逻辑电路，复位信号控制模块获取到的来自FPGA裸片的外部的控制信号包括硅连接层逻辑电路产生的控制信号。
其进一步的技术方案为，FPGA装置内部还包括基板和硅连接层，FPGA装置内部包括若干个FPGA裸片，基板、硅连接层和FPGA裸片从下至上依次层叠设置，各个FPGA裸片均层叠设置在硅连接层上且硅连接层覆盖所有的FPGA裸片，则FPGA裸片内的复位信号控制模块的控制端还通过硅连接层内的跨裸片连线连接至其他FPGA裸片，复位信号控制模块获取到的来自FPGA裸片的外部的控制信号包括其他FPGA裸片产生的控制信号。
其进一步的技术方案为，其他FPGA裸片产生的控制信号包括其他FPGA裸片内部的上电复位电路产生的第一上电复位脉冲信号、其他FPGA裸片内部的复位信号控制模块产生的第二上电复位脉冲信号，以及其他FPGA裸片内部的其他控制信号中的至少一种。
其进一步的技术方案为，FPGA装置中的第i个FPGA裸片内的复位信号控制模块的输出端通过硅连接层内的跨裸片连线连接到第i+1个FPGA裸片内的复位信号控制模块的控制端，第i+1个FPGA裸片内的复位信号控制模块获取到第i个FPGA裸片内的复位信号控制模块产生的第二上电复位脉冲信号作为控制信号，FPGA装置中的各个FPGA裸片内的复位信号控制模块构成菊花链串联结构，各个FPGA裸片通过内部的复位信号控制模块实现按序复位。
其进一步的技术方案为，复位信号控制模块的控制端还连接FPGA装置的外部端口，则复位信号控制模块获取到的来自FPGA裸片的外部的控制信号包括FPGA装置的外部输入的控制信号。
本发明的有益技术效果是：
本申请公开了一种具有上电复位信号波形可调功能的FPGA装置，该FPGA装置在裸片内原上电复位电路的输出端处插入复位信号控制模块，复位信号控制模块根据选定的控制信号调整原上电复位电路产生的第一上电复位脉冲信号的波形，据以影响FPGA裸片内用电电路的上电过程，复位信号控制模块的控制信号的来源多样，从而可以实现多样化的复位可控，包括但不限于顺序可控、时长可控以及外部可控。
附图说明
图1是本申请中的FPGA裸片内的结构示意图。
图2是上电复位电路的电路图。
图3是本申请中的FPGA装置形成多裸片FPGA时的结构示意图。
图4是本申请中的FPGA装置形成多裸片FPGA时的电路连接示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种具有上电复位信号波形可调功能的FPGA装置，该FPGA装置包括FPGA裸片，请参考图1，FPGA裸片内包括上电复位电路、用电电路以及复位信号控制模块，上电复位电路的输入端连接电源VDD、输出端输出第一上电复位脉冲信号POR1，上电复位电路可侦测内部电源VDD的上电动作并输出第一上电复位脉冲信号POR1供FPGA裸片内用电电路复位重启及其他上电程序之用，上电复位电路为现有常规电路，其具体电路结构可以参考图2，本申请不详细介绍。复位信号控制模块的输入端连接上电复位电路的输出端并获取第一上电复位脉冲信号POR1，复位信号控制模块的输出端连接用电电路，复位信号控制模块的控制端获取若干个控制信号ctrl1、ctrl2……ctrln。复位信号控制模块根据预先配置的逻辑从获取到的若干个控制信号中选定一个控制信号记做CTRL供内部使用，CTRL即为ctrl1、ctrl2……ctrln中的任意一个。复位信号控制模块根据选定的控制信号CTRL按照预定的逻辑调整第一上电复位脉冲信号POR1的波形得到第二上电复位脉冲信号POR2，并将第二上电复位脉冲信号POR2输出给用电电路据以影响用电电路的上电过程，用电电路根据第二上电复位脉冲信号POR2进行上电，复位信号控制模块获取到的控制信号来自于该FPGA裸片内部的上电复位电路或者FPGA裸片的外部。
其中，复位信号控制模块对第一上电复位脉冲信号POR1的波形的调整包括改变波形宽度、改变波形的上升沿时刻(包括提前或延后上升沿)、改变波形的下降沿时刻(包括提前或延后下降沿)、改变波形的上升沿的陡度、改变波形的下降沿的陡度中的至少一种。
可选的，请参考图3，本申请的FPGA装置还包括基板1和硅连接层2，基板1、硅连接层2和FPGA裸片从下至上依次层叠设置。更进一步的，FPGA装置内包括若干个FPGA裸片，各个FPGA裸片均层叠设置在硅连接层2上且硅连接层2覆盖所有的FPGA裸片。这多个FPGA裸片可以在硅连接层2上沿着一维方向排布，也可以在硅连接层2上按照二维堆叠方式排布，也即在水平面上沿着横、纵两个方向排布，这多个FPGA裸片在硅连接层2上可以合理布局，根据各个FPGA裸片的形状和面积紧凑排布在硅连接层2上使得整个装置的整体面积较小且裸片之间的互连性能较好。FPGA裸片之间还根据电路互连需要利用硅连接层2内的跨裸片连线实现电路信号的连接。硅连接层2内布设有两个交叉垂直方向的跨裸片连线，且跨裸片连线分层布置互不影响，连线跨度和方向都可灵活布设，因此每个FPGA裸片可通过硅连接层2内的跨裸片连线与其他任意一个裸片相连，此时FPGA装置形成为多裸片FPGA结构。
具体的，每个FPGA裸片内部包括硅堆叠连接模块，硅堆叠连接模块内包括若干个硅堆叠连接点3，FPGA裸片上还设置有连接点引出端4，FPGA裸片内部需要与外部相连的电路结构与相应的硅堆叠连接点3相连，硅堆叠连接点3通过重布线层(RDL)内的顶层金属线5与相应的连接点引出端4相连。FPGA裸片的输入输出端口还通过硅连接层2上的硅通孔连接至基板1。在本申请中，FPGA裸片内部需要与外部相连的电路结构至少包括内部复位信号控制模块的控制端，还包括一些其他电路结构。
基于本申请的上述结构，FPGA裸片内部的复位信号控制模块的控制端获取到的若干个控制信号有多种来源，请参考图4：
1、来自于上电复位电路的输出，则复位信号控制模块的控制端直接连接上电复位电路的输出端获取上电复位电路输入的控制信号，比如图4中第i+1个FPGA裸片中内部的复位信号控制模块获取到的ctrl1即为上电复位电路输入的控制信号。
2、来自于FPGA裸片的外部，且来自于整个FPGA装置的外部，则复位信号控制模块的控制端通过相应的硅堆叠连接点3连接到连接点引出端4，并通过硅连接层2内的金属线连接至该FPGA装置的外部端口，则复位信号控制模块获取FPGA装置的外部输入的控制信号，实现外部可控复位，比如图4中第i+1个FPGA裸片中内部的复位信号控制模块获取到的ctrl2即为FPGA装置外部输入的控制信号。
3、来自于FPGA裸片的外部，但来自于整个FPGA装置的内部，具体的来自于硅连接层，这种情况对应于FPGA装置内包括硅连接层的结构，既包括单裸片FPGA结构也包括多裸片FPGA结构。此时硅连接层2中还布设有硅连接层逻辑电路，则复位信号控制模块的控制端通过相应的硅堆叠连接点3连接到连接点引出端4，并通过硅连接层2内的金属线连接到硅连接层逻辑电路，复位信号控制模块获取硅连接层逻辑电路产生的控制信号。比如图4中第i+1个FPGA裸片中内部的复位信号控制模块获取到的ctrl3即为FPGA装置外部输入的控制信号。
4、来自于FPGA裸片的外部，但来自于整个FPGA装置的内部，具体的来自于其他FPGA裸片，这种情况对应于FPGA装置形成多裸片FPGA的结构。此时FPGA裸片内的复位信号控制模块的控制端通过相应的硅堆叠连接点3连接到连接点引出端4，并通过硅连接层2内的跨裸片连线连接到其他FPGA裸片相应的连接点引出端，复位信号控制模块获取其他FPGA裸片产生的控制信号。
其中，其他FPGA裸片产生的控制信号包括其他FPGA裸片内部的上电复位电路产生的第一上电复位脉冲信号POR1、其他FPGA裸片内部的复位信号控制模块产生的第二上电复位脉冲信号POR2，以及其他FPGA裸片内部的其他控制信号中的至少一种。其他FPGA裸片内部的其他控制信号包括其他FPGA裸片内部用电电路的输出。比如图4中第i+1个FPGA裸片中内部的复位信号控制模块获取到的ctrl4即为第i个FPGA裸片内的POR2，ctrl5即为第i个FPGA裸片内的用电电路的输出。
更进一步的，FPGA装置中的各个FPGA裸片内的复位信号控制模块依次相连构成菊花链串联结构，也即FPGA装置中的第i个FPGA裸片内的复位信号控制模块的输出端通过相应的硅堆叠连接点3连接到连接点引出端4，并通过硅连接层2内的跨裸片连线连接到第i+1个FPGA裸片上相应的连接点引出端，从而连接到第i+1个FPGA裸片内的复位信号控制模块的控制端，使得第i+1个FPGA裸片内的复位信号控制模块获取到第i个FPGA裸片内的复位信号控制模块产生的第二上电复位脉冲信号POR2作为控制信号，i为参数。由此FPGA装置中的第一个FPGA裸片内的POR2作为第二个FPGA裸片的复位信号控制模块的控制信号，第二个FPGA裸片内的POR2作为第三个FPGA裸片的复位信号控制模块的控制信号，以此类推，各个FPGA裸片通过内部的复位信号控制模块实现按序复位。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
Claims (7)
1.一种具有上电复位信号波形可调功能的FPGA装置，其特征在于，所述FPGA装置中包括FPGA裸片，所述FPGA裸片内包括上电复位电路、用电电路以及复位信号控制模块，所述上电复位电路的输入端连接电源、输出端输出第一上电复位脉冲信号，所述复位信号控制模块的输入端连接所述上电复位电路的输出端并获取所述第一上电复位脉冲信号，所述复位信号控制模块的输出端连接所述用电电路，所述复位信号控制模块的控制端获取若干个控制信号，所述复位信号控制模块从获取到的若干个控制信号中选择一个控制信号，并根据选定的控制信号调整所述第一上电复位脉冲信号的波形得到第二上电复位脉冲信号，并将所述第二上电复位脉冲信号输出给所述用电电路，所述用电电路根据所述第二上电复位脉冲信号进行上电，所述复位信号控制模块获取到的所述控制信号来自于所述上电复位电路或者所述FPGA裸片的外部，其中，来自于所述FPGA裸片的外部包括来自于整个FPGA装置的外部或者来自于硅连接层或者来自于其他FPGA裸片。
2.根据权利要求1所述的FPGA装置，其特征在于，所述复位信号控制模块对所述第一上电复位脉冲信号的波形的调整包括改变波形宽度、改变波形的上升沿时刻、改变波形的下降沿时刻、改变波形的上升沿的陡度、改变波形的下降沿的陡度中的至少一种。
3.根据权利要求1或2所述的FPGA装置，其特征在于，所述FPGA装置还包括基板和硅连接层，所述基板、硅连接层和FPGA裸片从下至上依次层叠设置，所述硅连接层中布设有硅连接层逻辑电路，则所述复位信号控制模块的控制端连接所述硅连接层逻辑电路，所述复位信号控制模块获取到的来自所述FPGA裸片的外部的控制信号包括所述硅连接层逻辑电路产生的控制信号。
4.根据权利要求1或2所述的FPGA装置，其特征在于，所述FPGA装置内部还包括基板和硅连接层，所述FPGA装置内部包括若干个所述FPGA裸片，所述基板、硅连接层和FPGA裸片从下至上依次层叠设置，各个所述FPGA裸片均层叠设置在所述硅连接层上且所述硅连接层覆盖所有的FPGA裸片，则所述FPGA裸片内的复位信号控制模块的控制端还通过所述硅连接层内的跨裸片连线连接至其他FPGA裸片，所述复位信号控制模块获取到的来自所述FPGA裸片的外部的控制信号包括其他FPGA裸片产生的控制信号。
5.根据权利要求4所述的FPGA装置，其特征在于，所述其他FPGA裸片产生的控制信号包括其他FPGA裸片内部的上电复位电路产生的第一上电复位脉冲信号、其他FPGA裸片内部的复位信号控制模块产生的第二上电复位脉冲信号，以及其他FPGA裸片内部的其他控制信号中的至少一种。
6.根据权利要求4所述的FPGA装置，其特征在于，所述FPGA装置中的第i个FPGA裸片内的复位信号控制模块的输出端通过所述硅连接层内的跨裸片连线连接到第i+1个FPGA裸片内的复位信号控制模块的控制端，所述第i+1个FPGA裸片内的复位信号控制模块获取到所述第i个FPGA裸片内的复位信号控制模块产生的第二上电复位脉冲信号作为控制信号，所述FPGA装置中的各个FPGA裸片内的复位信号控制模块构成菊花链串联结构，各个FPGA裸片通过内部的复位信号控制模块实现按序复位。
7.根据权利要求1所述的FPGA装置，其特征在于，所述复位信号控制模块的控制端还连接所述FPGA装置的外部端口，则所述复位信号控制模块获取到的来自所述FPGA裸片的外部的控制信号包括所述FPGA装置的外部输入的控制信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010622773.9A CN111753487B (zh) | 2020-07-01 | 2020-07-01 | 具有上电复位信号波形可调功能的fpga装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010622773.9A CN111753487B (zh) | 2020-07-01 | 2020-07-01 | 具有上电复位信号波形可调功能的fpga装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111753487A CN111753487A (zh) | 2020-10-09 |
| CN111753487B true CN111753487B (zh) | 2022-03-22 |
Family
ID=72680290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010622773.9A Active CN111753487B (zh) | 2020-07-01 | 2020-07-01 | 具有上电复位信号波形可调功能的fpga装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111753487B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108279760A (zh) * | 2018-02-28 | 2018-07-13 | 上海顺久电子科技有限公司 | 一种上电检测电路、芯片及穿戴设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476927B1 (ko) * | 2002-07-18 | 2005-03-16 | 삼성전자주식회사 | 파워-온 리셋 회로 및 파워-온 리셋 방법 |
| CN201229545Y (zh) * | 2008-04-28 | 2009-04-29 | 鸿富锦精密工业（深圳）有限公司 | 开机重置电路及使用其的电子设备 |
| CN102055449A (zh) * | 2010-12-29 | 2011-05-11 | 西安华芯半导体有限公司 | 低功耗延时可控的上电复位方法及电路 |
| CN202143042U (zh) * | 2011-06-15 | 2012-02-08 | 深圳市国微电子股份有限公司 | 一种应用于多电源fpga的上电复位电路 |
| CN103297009B (zh) * | 2013-06-24 | 2016-02-17 | 成都鸿芯纪元科技有限公司 | 一种fpga上电复位系统 |
| CN106155857B (zh) * | 2016-07-13 | 2018-06-22 | 无锡中微亿芯有限公司 | Fpga上电复位过程的存储单元读写检测系统及方法 |
-
2020
- 2020-07-01 CN CN202010622773.9A patent/CN111753487B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108279760A (zh) * | 2018-02-28 | 2018-07-13 | 上海顺久电子科技有限公司 | 一种上电检测电路、芯片及穿戴设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111753487A (zh) | 2020-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8604597B2 (en) | Multi-die packages incorporating flip chip dies and associated packaging methods | |
| US6911730B1 (en) | Multi-chip module including embedded transistors within the substrate | |
| CN105304141A (zh) | 包括共用校准参考电阻器的存储器的系统及其校准方法 | |
| US20130001798A1 (en) | Semiconductor package | |
| US9831564B1 (en) | System-on-package integration with antenna elements | |
| CN105960833A (zh) | 为紧凑及改善的组装生产能力而采用有机支撑的组件架构 | |
| KR102578200B1 (ko) | 래치 회로 및 이를 포함하는 반도체 장치 | |
| CN111753487B (zh) | 具有上电复位信号波形可调功能的fpga装置 | |
| KR20130042078A (ko) | 반도체 장치 | |
| US20170062294A1 (en) | System and methods for producing modular stacked integrated circuits | |
| CN111710670B (zh) | 利用硅连接层集成电源门控电路的半导体装置 | |
| KR20070047723A (ko) | 통신용 반도체 칩, 교정 방법, 및 프로그램 | |
| CN111725188B (zh) | 一种硅连接层具有可配置电路的多裸片fpga | |
| KR102029594B1 (ko) | 반도체 기억 장치, 그 제조 방법 및 데이터 스트로브 신호의 출력 방법 | |
| US9361971B2 (en) | Semiconductor module | |
| CN110247187A (zh) | 一种多通道幅相处理封装芯片及相控阵天线机构 | |
| JPH08222602A (ja) | 半導体装置 | |
| JPH0689938A (ja) | クロック供給回路及びクロックスキュー調整方法 | |
| KR102047932B1 (ko) | 임피던스 조정 기능을 갖는 적층형 반도체 회로 | |
| US20210311517A1 (en) | Voltage Regulator Circuit Systems And Methods | |
| US7812634B1 (en) | Programmable logic device transceiver architectures that facilitate using various numbers of transceiver channels together | |
| CN101394708A (zh) | 一种电路板及其设计方法 | |
| US20210159584A1 (en) | Integrated radio package having a built-in multi-directional antenna array | |
| US7804111B2 (en) | Semiconductor device and method for adjusting characteristics thereof | |
| CN201290199Y (zh) | 一种电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |