CN108279760A - 一种上电检测电路、芯片及穿戴设备 - Google Patents

Abstract

本申请实施例公开了一种上电检测电路、芯片及穿戴设备，复位数字逻辑电路的信号复位单元，完成数字逻辑电路复位后，输出一高电平脉冲信号给相连接的电平锁存控制电路，电平锁存控制电路接收并锁存高电平脉冲信号，输出复位完成信号；电源关断电路分别连接电平锁存控制电路和信号复位单元，电源关断电路接收到复位完成信号后，向信号复位单元输出低电平脉冲信号，控制信号复位单元断电。电平锁存控制电路接收并锁存高电平脉冲信号，此时电平锁存控制电路获知复位完成，输出复位完成信号。电源关断电路检测到复位完成信号，向信号复位单元输出低电平信号，使得信号复位单元中所有功耗模块掉电停止工作，解决了上电检测电路完成复位后的功耗问题。

Description

一种上电检测电路、芯片及穿戴设备

技术领域

本申请涉及集成芯片设计技术领域，尤其涉及一种上电检测电路、芯片及穿戴设备。

背景技术

在集成电路芯片设计中，由于数字逻辑电路上电过程容易出现数字逻辑错误,通常需要在电源电压达到电路的工作电平前,利用复位信号对电路进行初始化，以保证数字逻辑的正确性，而产生复位信号的电路就是上电检测电路。

传统的上电检测电路一般为基于RC延时的上电复位电路，复位完成后，数字逻辑电路进入正常的工作。但是由于延时电容C放电速度比较慢，延时电容C在掉电后，仍会存储有部分电荷，而且此时延时电容C还会一直处于放电状态。当进入下一次上电检测时，延时电容C可能会出现放电不完全情况，使得复位电平太窄甚至无法产生复位电平的问题，从而导致上电检测电路无法将数字逻辑电路的逻辑状态复位到电路的初始值置位，导致上电检测不准确。

现有技术中为了解决上述问题，如图1所示，一般是在上电检测电路中增加一个模拟分压电路，通过模拟分压电路的分压信号来弥补延时电容C充电不完全或不能充电的问题。但是当复位完成后，模拟分压电路仍然工作，导致上电检测电路中的功耗电路一直处于工作状态，直接导致了上电检测电路功耗大的问题。

发明内容

本申请提供了一种上电检测电路、芯片及穿戴设备，以解决传统的上电检测电路完成数字逻辑电路的复位后无法切断自身功耗的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

第一方面，本申请实施例提供了一种上电检测电路，包括：信号复位单元，信号复位单元与数字逻辑电路电连接，信号复位单元用于将所述数字逻辑电路进行复位，信号复位单元完成数字逻辑电路复位后，输出一高电平脉冲信号；电平锁存控制电路，电平锁存控制电路电连接于所述信号复位单元与所述数字逻辑电路之间，电平锁存控制电路的输入端连接信号复位单元的输出端，电平锁存控制电路的输出端连接数字逻辑电路输入端，电平锁存控制电路接收并锁存高电平脉冲信号，输出复位完成信号；电源关断电路，电源关断电路的输入端连接电平锁存控制电路的输出端，电源关断电路的输出端连接信号复位单元，电源关断电路接收到复位完成信号后，向信号复位单元输出低电平脉冲信号，控制信号复位单元断电。上电检测电路中的信号复位单元完成对数字逻辑电路的复位后，会输出一个高电平脉冲信号给电平锁存控制电路，电平锁存控制电路接收并锁存高电平脉冲信号，此时电平锁存控制电路获知复位完成，输出复位完成信号。电源关断电路检测到复位完成信号之后，向信号复位单元输出低电平信号，低电平信号直接使得信号复位单元中的所有功耗模块掉电停止工作，从而解决了上电检测电路在完成复位后的功耗问题。

第二方面，本申请实施例提供了一种芯片，包括：微处理器；用于存储微处理器处理可执行指令的存储器；上电检测电路，上电检测电路用于完成对微处理器内部逻辑数字电路的上电复位；复位完成后，上电检测电路中的信号复位单元输出一高电平脉冲信号，电平锁存控制电路接收并锁存高电平脉冲信号，输出复位完成信号；上电检测电路中的电源关断电路接收到电平锁存控制电路输出的复位完成信号后，向信号复位单元输出低电平信号，控制信号复位单元断电。上电检测电路中的复位单元断电后，使得上电检测电路在中的功耗模块停止工作，进而降低了芯片的功耗。

第三方面，本申请实施例提供了一种穿戴设备，包括：设备外设；芯片，芯片设置在设备外设内；启动穿戴设备时，芯片的微处理器上电，芯片中的上电检测电路完成微处理器内部逻辑数字电路的上电复位，复位完成后，控制上电检测电路中的信号复位单元断电。信号复位单元电路断电后，上电检测电路所在的芯片处于低功耗状态，从而保证了穿戴设备的功耗是较低的，延长了穿戴设备的续航时间。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为传统RC延时的上电复位电路的结构示意图；

图2为本申请提供的一种上电检测电路的框架示意图；

图3为本申请提供的信号复位单元的结构示意图；

图4为本申请提供的上电检测电路上电过程时序示意图；

图5为本申请提供的启动电路的输出电压时序示意图；

图6为本申请提供的高电平关断电路的输出电压时序示意图；

图7为本申请提供的放电电路输出电压时序示意图；

图8为本申请提供的低电平检测电路输出电压时序示意图；

图9为本申请提供的电平锁存控制电路输出复位完成信号时序示意图；

图10为本申请提供的电平锁存控制电路的结构示意图；

图11为本申请提供的电源关断电路输出电压时序示意图；

图12为本申请提供的一种芯片的结构示意图；

图13为本申请提供的一种穿戴设备的结构示意图。

具体实施方式

下面结合附图对本申请进行详细说明。

如图2所示，为本申请提供的一种上电检测电路包括：信号复位单元、电平锁存控制电路和电源关断电路。信号复位单元与数字逻辑电路电连接，用于在数字逻辑电路上电工作前对数字逻辑电路进行复位，保证数字逻辑电路上电工作前，电路的数字逻辑处于正确状态。电平锁存控制电路电连接于信号复位单元与数字逻辑电路之间，电平锁存控制电路的输入端连接信号复位单元的输出端，电平锁存控制电路的输出端连接数字逻辑电路输入端。电源关断电路的输入端连接电平锁存控制电路的输出端，所述电源关断电路的输出端连接所述信号复位单元。

如图3所示，信号复位单元具体包括：偏置电路、启动电路、高电平关断电路、充电电路、放电电路和低电平检测电路。外接电压同时为偏置电路和启动电路进行供电，启动电路的输出端连接高电平关断电路的输入端，高电平关断电路的输出端连接充电电路的充电端。放电电路的输出端连接低电平检测电路的输入端，低电平检测电路的输出端连接电平锁存控制电路的输入端。放电电路的第一输入端连接充电电路，放电电路的第二输入端连接偏置电路。其中，偏置电路、启动电路、高电平关断电路、充电电路、放电电路和低电平检测电路均与电源关断电路电连接。

如图4所示，内部电源电压VB的上电时间从几个微秒到几十毫秒时间不等，在上电电压到达T1时刻的电压之前，数字逻辑电路必须处于复位状态，以确保电路处于确定状态(电源电压低于T1时刻的电压时，电路无法正常工作)。但是在通常情况下，复位信号需要保持到T2时间，才会被释放。一方面是因为数字电路复位过程本身需要操作时间，另外复位信号从上电检测电路输出到全芯片会有比较大的延时。在本申请中，T1到T2的延迟时间由放电电路来确定，并且可以编程控制以根据不同的应用需求产生不同的延迟时间。

本申请中外部电源电压和内部电源电压VB可以为同一电源电压，此时，本申请直接检测外接电源电压的上电过程。另一种情况为VB为内部电源电压(如LDO/DCDC输出)，外部电源电压为内部电源进行供电，此时内部电源VB会滞后于外部电源电压，因为在外部电源电压稳定后DCDC/LDO电路产生的内部电源电压VB本身也需要一定时间后才能稳定，此时，本申请中的上电检测电路检测内部电源电压VB的上电过程。

外接电压持续给启动电路进行供电，如图5所示，在T1时刻，电源电压值达到上电检测电路内部各模块的工作电压阈值，即在T1时刻，启动电路输出一模拟电平信号Vra，电平信号Vra指示上电检测电路的电源电压已经达到上电检测电路各模块的正常工作范围。T1时刻之前，启动电路一直控制电平关断电路的电压一直升高，与次同时，由于外加电压在给启动电路供电的同时，也给偏置电路进行供电，偏置电路启动，为放电电路提供固定的电流，放电电路开始工作，产生一可控的延时确保上电检测电路复位能够顺利完成。

如图6所示，在T1时刻启动电路输出有效的模拟电平信号Vra之后，高电平关断电路检测到启动电路传输过来的模拟电平信号Vra并且在T1时刻高电平关断电路中的电平信号Vmp低电平变为高电平，此时高电平关断电路输出被关闭。由于充电电路对放电电路进行充电的电压是由高电平关断电路提供的，因此在高电平关断电路输出被关闭后，充电电路停止向放电电路进行充电。

如图7所示，在内部电源上电过程中，充电电路会对放电电路一直进行充电，到T1时刻时，电源电压VB已经到达电路正常工作的阈值电压。T1时刻高电平电路输出被关闭，充电电路停止对放电电路进行充电，此时放电电路的电压信号Vdet停止升高并且进入放电状态，且放电过程中的放电电流的值是固定的。在放电到T2时刻，电压信号Vdet下降到低电压检测电路被触发的阈值，放电电路被关断，电压信号Vdet被直接拉到电源电压值。

电压信号Vdet在电容由充电改为放电后，电位持续下降，其放电的时间可由公式t×I＝C×V来计算。其中I为偏置电路所提供固定电流，C为充放电之电容值，V为压差(是充电完成后的电压与放电完成后的电压差值)。由此，复位功能的时间将由此时间计算公式来决定。

如图8所示，在T2时刻，由于放电电路的电压信号Vdet的电压低于触发低电平检测电路的阈值电压，低电平检测电路在停止工作的瞬间输出一高电平脉冲信号VIId，高电平脉冲信号VIId直接传输给电平锁存控制电路。

如图9所示，电平锁存控制电路收到低电平检测模块送过来的高电平脉冲信号，这一高电平被锁存下来。此时电平锁存控制电路判定数字逻辑电路复位完成，输出复位完成信号VA。由于复位完成信号VA是一个高电平信号，因此复位完成信号VA上复位结束后，作为数字逻辑电路的工作维持电压。

如图10所示，电平锁存控制电路包括一2选1逻辑门和D型锁存控制器，其中2选1逻辑门的两个输入端分别与内部电源电压和低电平检测电路的输出端相连接，2选1逻辑门的输出端连接至D型锁存控制器的CLK端。当低电平检测电路输出高电平脉冲信号，此时与门的两个输入端均接入高电平信号，2选1逻辑门导通，输出高电平信号到D型锁存控制器的CLK端。当D型锁存控制器的CLK端为高电平信号时，D型触发器导通并将高电平信号进行锁存。

电平锁存控制电路输出的的复位完成信号VA一方面提供给数字逻辑电路作为工作维持电压，另一方面将复位完成信号VA发送给电源关断电路。本申请中电源关断电路由反相器组成，当反相器的输入端为高电平信号时，则反相器中的输入管导通，负载管截止，此时输出电压趋近于0。如图11所示，T2时刻之前，电源关断电路未收到电平锁存控制电路输出的复位完成信号VA之前，电源关断电路你的输出电压Vpd一直伴随着上电检测电路的内部电源电压的变化而变化，直到T2时刻接收到复位完成信号VA，电源关断电路的输出低电平信号。由于偏置电路、启动电路、高电平关断电路、充电电路、放电电路和低电平检测电路均与电源关断电路电连接，因此电源关断电路输出的低电平信号直接传输给偏置电路、启动电路、高电平关断电路、充电电路、放电电路和低电平检测电路，使得上电检测电路中的所有功耗电路关闭。此时，上电检测电路中只有电平锁存控制电路处于工作状态，但是电位锁存控制电路，仍在工作静态逻辑组成，不消耗静态功耗。

由上述实施例可知，本实施例提供的上电检测电路，在上电检测电路中的信号复位单元完成对数字逻辑电路的复位后，会输出一个高电平脉冲信号给电平锁存控制电路，电平锁存控制电路接收并锁存高电平脉冲信号，此时电平锁存控制电路获知复位完成，输出复位完成信号。电源关断电路检测到复位完成信号之后，向信号复位单元输出低电平信号，低电平信号直接使得信号复位单元中的所有功耗模块掉电停止工作，从而解决了上电检测电路在完成复位后的功耗问题。

与上述实施例提供的一种上电检测电路相对应，本申请还提供了一种芯片，如图12所示，芯片100包括上电检测电路101和微处理器102，上电检测电路101与微处理器102电连接。

微处理器102内部设置有微存储器，用于存储程序，程序可以包括程序代码，程序代码包括计算机操作指令。微存储器可能包含随机存取存储器(random access memory，简称RAM)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。图中仅示出了一个处理器，当然，微存储器也可以根据需要，为多个微处理器。微处理器，用于读取存储器中存储的程序代码。

芯片100启动时，上电检测电路101用于对微处理器102内部逻辑数字电路的上电复位。逻辑数字电路复位完成后，上电检测电路101中的信号复位单元输出一高电平脉冲信号，上电检测电路101中的电平锁存控制电路接收并锁存高电平脉冲信号，输出复位完成信号；上电检测电路101中的电源关断电路接收到电平锁存控制电路输出的复位完成信号后，向信号复位单元输出低电平信号，控制信号复位单元断电。

信号复位单元断电后，上电检测电路中的功耗模块停止工作，降低了芯片的功耗。

与上述实施例相对应，本申请还提供了一种穿戴设备的实施例。参见图13为本申请实施例提供的一种穿戴设备200，穿戴设备200可以包括以下一个或多个组件：芯片100，处理器201，存储器202，电源组件203，输入/输出(I/O)的接口204，以及通信组件205。

芯片100设置在穿戴设备200的内部，芯片100内部的微处理器102与处理器201进行通信。

处理器201通常是控制穿戴设备200的整体操作，例如业务处理、服务器通信，处理器201可以包括一个或多个处理器来执行指令，以完成上述的方法的全部或部分步骤。此外，处理器201可以包括一个或多个模块，处理器201和其他组件之间的交互。处理器201内配置中心控制节点。

存储器202被配置为存储各种类型的数据以支持在穿戴设备200的操作。这些数据的示例包括用于在穿戴设备200上操作的任何应用程序或方法的指令，消息，图片，视频等。存储器202可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

电源组件203为穿戴设备200的各种组件提供电力。电源组件203可以包括电源管理系统，一个或多个电源，及其他与为穿戴设备200生成、管理和分配电力相关联的组件。

I/O接口204为处理器201和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

通信组件205被配置为便于穿戴设备200和其他设备之间有线或无线方式的通信。穿戴设备200可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信组件205经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，通信组件205还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

在示例性实施例中，穿戴设备200可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。

在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器202，上述指令可由穿戴设备200的处理器201执行。例如，非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。

启动所述穿戴设备200时，芯片100的微处理器102上电，微处理器102与穿戴设备200中的处理器201进行通信，完成相应的操作。当前操作完成后，继续进入下一个操作。其中每次操作启动芯片之前，芯片100中的上电检测电路101完成微处理器102内部逻辑数字电路的上电复位，复位完成后，控制所述上电检测电路101中的信号复位单元断电。这样使得芯片100处于低功耗状态。本实施例中，芯片100的电源来自于电源组件203，因此电源组件203可以为穿戴设备其他外设提供电源，从而使得穿戴设备200的续航能力延长。

由上述实施例可知，本实施例提供了一种穿戴设备，包括：芯片100，处理器201，存储器202，电源组件203，输入/输出(I/O)的接口204，以及通信组件205。芯片100设置在穿戴设备200外设内；启动穿戴设备200时，芯片100的微处理器102上电，芯片100中的上电检测电路101完成微处理器102内部逻辑数字电路的上电复位，复位完成后，控制上电检测电路101中的信号复位单元断电。信号复位单元电路断电后，芯片100处于低功耗状态，从而保证了穿戴设备200的功耗是较低的，延长了穿戴设备200的续航时间。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本申请说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于芯片及穿戴设备实施例而言，由于其中的上电检测电路基本相似于上电检测电路的实施例，所以描述的比较简单，相关之处参见上电检测电路实施例中的说明即可。

以上所述的本申请实施方式并不构成对本申请保护范围的限定。

Claims (8)

1.一种上电检测电路，其特征在于，包括：

信号复位单元，所述信号复位单元与数字逻辑电路电连接，所述信号复位单元用于将所述数字逻辑电路进行复位，所述信号复位单元完成数字逻辑电路复位后，输出一高电平脉冲信号；

电平锁存控制电路，所述电平锁存控制电路电连接于所述信号复位单元与所述数字逻辑电路之间，所述电平锁存控制电路的输入端连接所述信号复位单元的输出端，所述电平锁存控制电路的输出端连接数字逻辑电路输入端，所述电平锁存控制电路接收并锁存所述高电平脉冲信号，输出复位完成信号；

电源关断电路，所述电源关断电路的输入端连接所述电平锁存控制电路的输出端，所述电源关断电路的输出端连接所述信号复位单元，所述电源关断电路接收到所述复位完成信号后，向所述信号复位单元输出低电平脉冲信号，控制所述信号复位单元断电。

2.根据权利要求1所述的上电检测电路，其特征在于，所述信号复位单元包括：放电电路和低电平检测电路，所述放电电路的输出端连接所述低电平检测电路的输入端，所述低电平检测电路的输出端连接所述电平锁存控制电路的输入端，所述放电电路和所述低电平检测电路分别与所述电源关断电路电连接；

所述放电电路放电过程中向所述低电平检测电路传输放电电平；

若所述放电电平低于所述低电平检测电路的触发电平，所述低电平检测电路关闭并输出所述高电平脉冲信号。

3.根据权利要求2所述的上电检测电路，其特征在于，所述放电电路的第一输入端连接一充电电路，所述充电路用于向所述放电电路进行充电；

所述放电电路的第二输入端连接一偏置电路，所述偏置电路用于当所述放电电路被触发放电时，向所述放电电路输出一偏置电流；

所述充电电路与所述电源关断电路电连接。

4.根据权利要求3所述的上电检测电路，其特征在于，还包括启动电路和高电平关断电路，所述启动电路的输入端连接外接电压，所述启动电路的输出端连接所述高电平关断电路的输入端，所述高电平关断电路的输出端连接所述充电电路的充电端，所述启动电路和所述高电平关断电路分别与所述电源关断电路电连接；

所述启动电路控制所述高电平关断电路的电压升高，所述高电平关断电路的电压控制所述充电电路向所述放电电路进行充电；

若所述高电平关断电路的电平由低电平跳变到高电平，所述高电平关断电路关闭。

5.根据权利要求1-4任一项所述的上电检测电路，其特征在于，所述电平锁存控制电路包括一D型锁存器，所述D型锁存器用于接收并锁存所述高电平脉冲信号。

6.一种芯片，其特征在于，包括：

微处理器；

用于存储所述微处理器处理可执行指令的存储器；

如权利要求1-5任一项所述的上电检测电路，所述上电检测电路用于完成对所述微处理器内部逻辑数字电路的上电复位；

复位完成后，所述上电检测电路中的信号复位单元输出一高电平脉冲信号，电平锁存控制电路接收并锁存所述高电平脉冲信号，输出复位完成信号；

所述上电检测电路中的电源关断电路接收到所述电平锁存控制电路输出的复位完成信号后，向所述信号复位单元输出低电平信号，控制所述信号复位单元断电。

7.根据权利要求6所述的芯片，其特征在于，所述上电检测电路用于检测与所述微处理器直接连接的电源上电过程。

8.一种穿戴设备，其特征在于，包括：

设备外设；

如权利要求6或7所述的芯片，所述芯片设置在所述设备外设内；

启动所述穿戴设备时，所述芯片的微处理器上电，所述芯片中的上电检测电路完成所述微处理器内部逻辑数字电路的上电复位，复位完成后，控制所述上电检测电路中的信号复位单元断电。