CN102244508A - 上电复位电路 - Google Patents
上电复位电路 Download PDFInfo
- Publication number
- CN102244508A CN102244508A CN2011101118844A CN201110111884A CN102244508A CN 102244508 A CN102244508 A CN 102244508A CN 2011101118844 A CN2011101118844 A CN 2011101118844A CN 201110111884 A CN201110111884 A CN 201110111884A CN 102244508 A CN102244508 A CN 102244508A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- supply voltage
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Power Sources (AREA)
Abstract
本发明提供一种能降低电路的消耗电流的上电复位电路。上电复位电路具备:比较器(C2),其在由电阻分压电路(R3、R4)得出的电源电压(VDD)的检测电压(Vc)超过基准电压(Vref)时,输出复位解除信号;电压检测电路(D2),其检测比基准电压(Vref)高的预定电压;开关(M1、M2),其在由第2电压检测电路(D2)检测出所述的预定电压时切断电阻分压电路(R3、R4)和比较器(C2)中流过的电流;以及补偿电路,其在由开关(M1、M2)切断了电流时,对复位解除信号的输出进行补偿,上电复位电路将第2电压检测电路(D2)的消耗电流设定得比电阻分压电路(R3、R4)和比较器(C2)的总计消耗电流低。
Description
技术领域
本发明涉及输出复位解除信号的上电复位(power on reset)电路。
背景技术
作为现有技术,公知有在检测出电源电压超过预定的阈值而上升时解除复位信号的上电复位电路(例如,参照专利文献1)。图1是表示专利文献1等现有的上电复位电路的基本结构的图。在是图1的电路的情况下,比较器C1在输入电源电压VDD之后,由于因电源电压VDD的电阻R1和R2的分压电压Va比基准电压Vref低,所以在输出低电平的电压信号POR、电源电压VDD上升到某种程度时,由于分压电压Va超过基准电压Vref,所以输出高电平的电压信号POR。即,在为图1的电路的情况下,输出低电平的电压信号POR的状态表示复位状态,输出高电平的电压信号POR的状态表示复位解除状态。
图2是表示图1的电路的、从电源电压VDD的输入到切断为止的电压信号POR和电源电压VDD的推移的时间图。电源电压VDD通过未图示的比较器等电压控制电路,控制成与预先设定的目标电压一致。一般而言,在电源电压VDD上升时,通过以比电源电压VDD的目标电压低的电压来将电压信号POR的电平从低电平切换到高电平,就从复位模式过渡到复位解除模式。此外,在电源电压VDD下降时也是同样,通过以比电源电压VDD的目标电压低的电压来将电压信号POR的电平从高电平切换到低电平,就从复位解除模式转换到复位模式。
专利文献1:日本特开2009-123168号公报
但是,在现有的上电复位电路中,为了进行复位模式和复位解除模式之间的模式切换,必须从输入电源电压VDD到切断为止一直监视作为检测对象的电压。这样,总是监视电压就成为使上电复位电路的消耗电流增大的一个原因。
发明内容
因此,本发明的目的在于提供一种能降低电路的消费电流的上电复位电路。
为了达成上述目的,本发明的上电复位电路具备:第1监视电路,其监视电源电压;输出电路,其在由所述第1监视电路监视的电源电压超过第1预定值时,输出复位解除信号;以及控制电路,其消耗电流比所述第1监视电路低,所述控制电路具备:第2监视电路,其监视所述电源电压;抑制电路,其在由所述第2监视电路监视的电源电压超过比所述第1预定值高的第2预定值时,对所述第1监视电路中流过的电流进行抑制;以及补偿电路,其在由所述第2监视电路监视的电源电压超过所述第2预定值时,对所述复位解除信号的输出进行补偿。
根据本发明,能够降低电路的消耗电流。
附图说明
图1是表示现有的上电复位电路的基本结构的图。
图2是表示图1中的电路的、从电源电压VDD的输入到切断为止的电压信号POR和电源电压VDD的变迁的时序图。
图3是本发明的实施方式即上电复位电路1的电路图。
图4是第2电压检测电路D2的电路图。
图5是表示相对于电源电压VDD的变化的电压信号Ve的变化的图。
图6是表示相对于电源电压VDD的时间的变化的、电压信号POR和Ve的动作的图。
图7是表示在上电复位电路1中构成的、基准电压Vref的生成电路和第2电压检测电路D2的具体例子的图。
图8是表示对开关M1以及M2都接通的状态和都断开的状态的、图7的电路的消耗电流进行比较的图。
图9是表示比较器C2的内部电路的图。
图10是表示第2电压检测电路D2的变形例。
符号说明
1、上电复位电路D1、第1电压检测电路D2、第2电压检测电路
具体实施方式
以下,参照附图说明用于实施本发明的方式。图3是本发明的实施方式即上电复位电路1的电路图。上电复位电路1具有在电源电压VDD到达不使周边电路进行误动作的电压之前对周边电路施加复位的上电复位(POR)的功能。
上电复位电路1具备第1电压检测电路D1、第2电压检测电路D2、待机开关M1以及M2。第1电压检测电路D1是将电源电压VDD作为动作电源的电路,其具备电阻分压电路R3、R4和比较器C2。
电阻分压电路R3、R4是监视电源电压VDD的监视电路。电阻分压电路R3、R4是电阻R3和R4的串联电路,被插入在接地图案和监视对象电压的电位图案之间。监视对象电压是与电源电压VDD的变化联动的电压,也可以是电源电压VDD本身。电阻分压电路R3、R4通过将该监视对象电压以电阻R3和R4进行分压,就从电阻R3和电阻R4的连接点输出对监视对象电压进行了分压的检测电压Vc。即,检测电压Vc是与电源电压VDD对应的值。例如,电阻R3和R4的电阻值比为1∶2。另外,监视对象电压的分压可以通过3个以上的多个电阻来进行。
比较器C2具备比较输入电路和输出电路,该比较输入电路是检测电压Vc和预定的基准电压Vref被比较输入的比较输入电路,该输出电路将复位信号或复位解除信号输出为电压信号POR(关于比较输入电路和输出电路的详细内容在后面进行论述)。在通过比较输入电路检测出检测电压Vc不超过基准电压Vref时,输出电路输出复位信号,在通过比较输入电路检测出检测电压超过基准电压Vref时,输出电路输出复位解除信号。即,比较器C2比较检测电压Vc和基准电压Vref,根据其比较结果来输出表示复位信号或复位解除信号的电压信号POR。另外,复位信号和解除复位信号是二选一地进行输出的信号。此外,输出复位解除信号与解除复位(信号)的含义相同。
基准电压Vref是电源电压VDD由降压电路(未图示)进行降压变换而生成的恒定的电压值。基准电压Vref输入到比较器C2的非反转输入端子,检测电压Vc输入到比较器C2的反转输入端子。因此,比较器C2在检测电压Vc下降得比基准电压Vref小时,将高电平的电压信号POR输出为复位信号,在检测电压Vc超过基准电压Vref时,将低电平的电压信号POR输出为复位解除信号。比较器C2将电源电压VDD作为动作电源。
待机开关M1、M2是能抑制在监视电源电压VDD的监视电路中流过的电流的切断电路。第1电压检测电路D1作为监视电源电压VDD的第1监视电路而具备电阻分压电路R3、R4和比较器C2的比较输入电路。即,开关M1是切断在电阻分压电路R3、R4中流过的电流的第1切断电路,开关M2是用于切断在比较器C2的比较输入电路中流过的电流的第2切断电路。
开关M1是用于切换是否对电阻分压电路R3、R4施加监视对象电压的第1开关,开关M2是用于切换是否在比较器C2中流过电流的第2开关。开关M1与电阻分压电路R3、R4串联连接,开关M2与比较器C2的电源线路串联连接。开关M1、M2是N通道的MOSFET(下面称为“NMOS”)。因此,如果输入到开关M1、M2的输入信号是高电平,则开关M1、M2接通,如果向开关M1、M2的输入信号是低电平,则开关M1、M2关断。
通过接通开关M1,在电阻分压电路R3、R4上施加监视对象电压,在电阻分压电路R3、R4中流过电流。由此,电阻分压电路R3、R4的监视对象电压的监视功能正常动作。另一方面,通过断开开关M1,就不在电阻分压电路R3、R4上施加监视对象电压,不在电阻分压电路R3、R4中流动电流。由此,电阻分压电路R3、R4的监视对象电压的监视功能被限制,电阻分压电路R3、R4的监视动作停止。
此外,通过接通开关M2,电源电压VDD被施加在比较器C2上,在比较器C2中流过电流。由此,比较器C2的输入电压监视功能正常工作。另一方面,通过断开开关M2,在比较器C2中流过电流的线路被切断,在比较器C2中不流过电流。由此,就限制了比较器C2的输入电压监视功能,比较器C2的比较输入电路的监视动作停止。
根据从第2电压检测电路D2输出的电压信号Ve的电压电平来接通/断开开关M1、M2。第2电压检测电路D2是监视作为第1监视电路监视对象的电源电压VDD的第2监视电路。第2电压检测电路D2是能够检测电源电压VDD是否超过预定的电压值Vs的电路,该预定的电压值Vs比检测电压Vc与基准电压Vref一致时的电源电压VDD的电压值Vr高(参照图6)。电压值Vs如图6所示是比电源电压VDD的目标设定电压Vt低的值。目标设定电压Vt是通过未图示的比较器等电压控制电路来决定的一定的电压值。
图4是表示第2电压检测电路D2的电路例子的回路图。第2电压检测电路D2具备电流源S1和晶体管M3的串联电路、输入部被连接在电流源S1和晶体管M3的连接点的逆变器A1。晶体管M3是P通道MOSFET(下面称为“PMOS”)。逆变器A1输出使电流源S1和晶体管M3的连接点的电压电平反转的信号。电压信号Ve相当于逆变器A1的输出信号。
输入到晶体管M3的栅极的偏电压Vbias和晶体管M3的源极侧的电源电压VDD的电势差Vgs(=|Vbias-VDD|)比晶体管M3的阈值电压Vth大,由此,晶体管M3接通。从逆变器A1输出的电压信号Ve的电平通过晶体管M3的接通而从高电平向低电平变化。
图5是表示相对于电源电压VDD的变化的电压信号Ve的变化的图。在输入电源电压VDD之后,电压信号Ve根据电源电压VDD的增加而大致成比例的增加。在以该大致成比例地增加的期间,电压信号Ve和电源电压VDD的电压值大概相等。之后,在电源电压VDD靠近电压值Vs(=|Vbias-VDD|-Vth)附近时,电压信号Ve从高电平切换到低电平。即,在电源电压VDD满足
|Vbias-VDD|-Vth>VDD ...(1)
的关系式的电压区域,电压信号Ve是低电平。
因为晶体管M3的阈值电压Vth是在制造过程中决定的值,所以能够逐渐调整偏电压Vbias,以任意的电压值Vs来进行电压信号Ve的切换。例如,在Vbias低时,因为Vbias和VDD的电势差Vgs变大,所以电源电压VDD在低电压区域中能够进行电压信号Ve的电平的切换。相反的,在Vbias高时,因为电势差Vgs变小,所以电压信号Ve的电平切换时的电源电压VDD变高。
图6是表示相对于电源电压VDD的时间变化的、电压信号POR和Ve的动作的图。因为电源电压VDD从零上升、超过电压值Vr,由此检测电压Vc超过基准电压Vref,所以从比较器C2输出的电压信号POR的电平在定时t1从高电平切换为低电平。在切换了电压信号POR的电平之后,电源电压VDD超过电压值Vs,由此从第2电压检测信号输出的电压信号Ve的电平在时刻t2从高电平切换为低电平。此后,电源电压VDD在定时t3以后在目标设定电压Vt处稳定。
电压信号Ve的电平变为低电平,由此开关M1、M2断开。通过断开开关M1、M2,电阻分压电路R3、R4和比较器C2中流过的电流被切断。通过切断该电流,电阻分压电路R3、R4和比较器C2的比较输入电路的动作停止。
即,由于在电阻分压电路R3、R4和比较器C2中流过的电流在定时t2以后被切断,所以能有效降低几乎占从输入电源电压VDD的到切断为止的整个动作期间的、定时t3以后的期间的消耗电流。
图7是表示在上电复位电路1中构成的、基准电压Vref的生成电路和第2电压检测电路D2的具体例子的图。
基准电压Vref的生成电路(以下称为“Vref生成电路”)具备漏极与电源电压VDD连接的耗尽型MOSFET(NDMOS)的晶体管M3、二极管连接的NMOS的晶体管M4。因为晶体管M3的栅极与源极间被连接且栅极-源极间电压是0V,所以在晶体管M3中流过恒定的漏极电流。因此,Vfef生成电路根据电源电压VDD生成比电源电压VDD低的恒定的基准电压Vref。
第2电压检测电路D2具备:源极连接在电源电压VDD上的PMOS的晶体管M5、源极接地的NMOS的晶体管M6、逆变器A1。第2电压检测电路D2将基准电压Vref作为偏置电压Vbias施加到晶体管M5和晶体管M6的各个上的电路结构。从晶体管M5和晶体管M6的漏极彼此的连接点输出的电压信号被输入到逆变器A1。将逆变器A1的输出信号Ve输入到与电阻分压电路R3、R4的接地侧连接的开关M1、和与比较器C2的接地侧连接的开关M2。
图9是表示比较器C2的内部电路的图。比较器C2作为检测电压Vc和预定的基准电压Vref被比较输入的比较输入电路,具备晶体管M9、M10、M17、M18以及电流源S2,作为将复位信号或复位解除信号作为电压信号POR输出的的输出电路,具备晶体管M12、M13、M15、M16。晶体管M15、M16、M17、M18是NMOS,晶体管M9、M10、M12、M13是PMOS。此外,NMOS的开关M7相当于上述的开关M2。
此外,比较器C2作为对根据低电平的电压信号Ve的输入而断开开关M7时的复位解除信号的输出进行补偿的补偿电路,具备逆变器A2和开关M14、M19、和开关M8、M11。
对图9的动作进行说明。在电压信号Ve是高电平时,开关M7接通,开关M14、M19断开。通过开关M7的接通,比较输入电路正常动作。即,在检测电压Vc比基准电压Vref低时,通过接通开关M13,电压信号POR成为高电平(复位状态),在检测电压Vc比基准电压Vref高时,通过接通开关M12、M16,电压信号POR成为低电平(复位解除状态)。
其后,电压信号Ve从高电平向低电平变化。在电压信号Ve是低电平时,开关M7断开;低电平的电压信号Ve经由逆变器A2反转后的高电平的电压信号被输入,由此开关M14、M19接通。通过接通开关M7,在比较输入电路中流过的电流就被切断,其监视动作停止。
这时,由于补偿电路的PMOS的开关M8以及M11通过输入低电平的电压信号Ve而接通,所以比较输入电路的晶体管M17、M18的漏极侧的节点在电源电压VDD侧被上拉。由此,输出电路的开关M12、M13断开。另一方面,由于补偿电路的NMOS的开关M14接通,所以开关M14的漏极侧的节点在GND侧被下拉。此外,由于NMOS的开关M19也接通,所以将电压信号POR的输出引入地平面。
即,由于输出电路的PMOS的晶体管M12、M13的栅极输入是高电平、晶体管M16的栅极输入是低电平、开关M19的栅极输入是高电平,所以电压信号POR的输出是低电平。
这样,即使开关M1和开关M7(M2)断开,但由于电压信号POR不是以低电平的状态变化,所以不会在周边电路错误地产生复位。
图8是对开关M1以及M2都接通的状态和都断开的状态的、具有图7以及图9中表示的电路结构的上电重置电路1的消耗电流进行了比较的图。如图8所示,通过断开开关M1以及M2来切断在电阻分压电路R3、R4中流过的电流和在比较器C2的比较输入电路中流过的电流,降低消耗电流。
但是,对于以往的上电复位电路(图1),本发明的实施方式的上电复位电路1追加了新的控制电路。即,作为新的控制电路,追加了第2电压检测电路D2(M5+M6+A1)、用于抑制在第1监视电路(R3+R4+C2的比较输入电路)中流过的电流的抑制电路(M1+M2)、用于补偿复位解除信号的输出的补偿电路(A2+M8+M11+M14)。本发明的上电复位电路1通过由这些追加的新的控制电路来切断在第1监视电路(R3+R4+C2的比较输入电路)中流过的电流,相比于现有的上电复位电路(图1)而言就实现了消耗电流的降低。因此,有必要使得追加的电路的消耗电流不比切断而削减的消耗电流大。此外,开关M1、M2断开的期间与接通的期间相比充分长,几乎占据供给电源电压VDD的期间。因此,开关M1、M2断开时的这些新的控制电路的消耗电流必须比开关M1、M2接通时的第1监视电路(R3+R4+C2的比较输入电路)的消耗电流小。
在这一点上,开关M1、M2断开时的抑制电路(M1+M2)以及补偿电路(A2+M8+M11+M14)的消耗电流几乎为零。此外,如图8所示,开关M1、M2断开时的第2电压检测电路D2(M5+M6+A1)的消耗电流比开关M1、M2接通时的第1监视电路(R3+R4+C2的比较输入电路)的消耗电流低。因此,由于开关M1、M2断开时的这些新的控制电路的消耗电流比开关M1、M2接通时的第1监视电路(R3+R4+C2的比较输入电路)的消耗电流低,所以即使追加新的控制电路,与图1的以往的电路相比,也能够削减消耗电流。
这样,根据本实施方式,能够不损害上电复位的功能(不误输出复位信号)地削减消耗电流。此外,不限于投入电源电压VDD时,即使在切断时,也不会错误输出复位解除信号。即,由于以相比从复位解除模式向复位模式切换时的电压值高的电源电压VDD来使开关M1、M2从断开切换至接通,所以输出信号POR的电平不会错误地反转。
以上,虽然详细说明了本发明的优选实施例。但是本发明不限于上述实施例,而是能在不脱离本发明的范围的情况下、在上述实施例上加上各种变形以及置换。
例如,图10是第2电压检测电路D2的变形例。图10的检测电路D2的特征在于与图7的检测电路D2相比,即使是电源电压VDD低的区域也能使电压信号Ve反转而降低消耗电流。
从二极管连接的NMOS的晶体管M22的源极电压向PMOS的晶体管M26供给偏置电压Vbias。由此,因为与图7相比能够将偏置电压Vbias降低晶体管M22的阈值电压部分,所以与图7相比能够降低能使PMOS的晶体管M26接通的电源电压VDD。
即,因为图7的检测电路(M5,M6)是上下2段的逆变器的结构,所以为了切换检测电路(M5,M6)的输出电平而使电压信号Ve反转,有必要使“VDD/2>Vref”、即“VDD>2×Vref”的关系式成立。例如,在Vref是1V时,如果电源电压VDD不超过2V,则不能使电压信号Ve反转。
另一方面,在图10中,如果将晶体管M22的阈值电压设为Vth1,那么偏置电压Vbias则使“Vbias=Vref-Vth1”的关系式成立。因此,如果将晶体管M26的阈值电压设为Vth2,那么为了接通PMOS的晶体管M26,则最好使“VDD>Vth2+Vbias”的关系式成立。这样,例如,在Vref是1V、Vth1是0.8V、Vth2是0.8V时,电源电压VDD如果超过1.0V,就能使电压信号Ve反转。另外,在电压信号Ve反转时,由于将PMOS的晶体管M26的过驱动电压(overdrive voltage)(Vgs-Vth2)取为0.1~0.2V,所以电压信号Ve实际进行反转是在1.1~1.2V时。
此外,例如,在想将低电平的电压信号POR作为复位信号输出、想将高电平的电压信号POR作为复位解除信号进行输出时,如果是图3中表示的电路,可以在比较器C2的输出处设置逆变器。此外,也可以是将检测电压Vc输入到比较器C2的非反转输入端子、将基准电压Vref输入到逆变器C2的反转输入端子的电路结构。
Claims (3)
1.一种上电复位电路,其特征在于,具有:
第1监视电路,其监视电源电压;
输出电路,其在由所述第1监视电路监视的电源电压超过第1预定值时,输出复位解除信号;以及
控制电路,其消耗电流比所述第1监视电路低,
所述控制电路具备:
第2监视电路,其监视所述电源电压;
抑制电路,其在由所述第2监视电路监视的电源电压超过比所述第1预定值高的第2预定值时,对所述第1监视电路中流过的电流进行抑制;以及
补偿电路,其在由所述第2监视电路监视的电源电压超过所述第2预定值时,对所述复位解除信号的输出进行补偿。
2.根据权利要求1所述的上电复位电路,其特征在于,
所述第1监视电路具备:电阻分压电路,该电阻分压电路通过电阻对所述电源电压进行分压来输出所述电源电压的检测电压,
所述抑制电路对所述电阻分压电路中流过的电流进行抑制。
3.根据权利要求2所述的上电复位电路,其特征在于,
所述第1监视电路具备比较输入电路,该比较输入电路对所述电源电压的检测电压和所述第1预定值进行比较输入,
所述抑制电路对所述比较输入电路中流过的电流进行抑制。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-104330 | 2010-04-28 | ||
JP2010104330A JP5397309B2 (ja) | 2010-04-28 | 2010-04-28 | パワーオンリセット回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102244508A true CN102244508A (zh) | 2011-11-16 |
CN102244508B CN102244508B (zh) | 2015-04-22 |
Family
ID=44857769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110111884.4A Active CN102244508B (zh) | 2010-04-28 | 2011-04-27 | 上电复位电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8242817B2 (zh) |
JP (1) | JP5397309B2 (zh) |
CN (1) | CN102244508B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105634453A (zh) * | 2014-11-03 | 2016-06-01 | 上海华虹宏力半导体制造有限公司 | 上电复位电路 |
CN105790742A (zh) * | 2014-12-23 | 2016-07-20 | 上海贝岭股份有限公司 | 上电复位电路 |
CN107896099A (zh) * | 2017-12-14 | 2018-04-10 | 成都通量科技有限公司 | 一种上电复位电路 |
JP2018061115A (ja) * | 2016-10-04 | 2018-04-12 | ローム株式会社 | イネーブル信号生成回路 |
CN108023581A (zh) * | 2016-10-28 | 2018-05-11 | 亚德诺半导体集团 | 小面积低功率上电复位电路 |
CN108279760A (zh) * | 2018-02-28 | 2018-07-13 | 上海顺久电子科技有限公司 | 一种上电检测电路、芯片及穿戴设备 |
CN109408292A (zh) * | 2018-10-31 | 2019-03-01 | 迈普通信技术股份有限公司 | 一种复位电路及电子设备 |
CN114138041A (zh) * | 2020-09-04 | 2022-03-04 | 新唐科技股份有限公司 | 欠压锁定电路及其操作方法 |
CN117713782A (zh) * | 2024-02-04 | 2024-03-15 | 成都电科星拓科技有限公司 | 上电复位电路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104137416B (zh) * | 2012-02-28 | 2019-03-12 | 松下知识产权经营株式会社 | 电压检测电路和电子电路 |
JP5935535B2 (ja) * | 2012-06-20 | 2016-06-15 | 富士電機株式会社 | 異常電圧検出装置 |
TWI590035B (zh) * | 2012-08-28 | 2017-07-01 | 茂達電子股份有限公司 | 電源啟動重置電路 |
JP5904167B2 (ja) | 2013-07-17 | 2016-04-13 | 株式会社デンソー | リセット信号制御装置 |
JP6764299B2 (ja) | 2016-09-30 | 2020-09-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP7063518B2 (ja) * | 2017-09-27 | 2022-05-09 | ラピスセミコンダクタ株式会社 | パワーオンリセット回路、および半導体装置 |
WO2019212525A1 (en) | 2018-04-30 | 2019-11-07 | Hewlett-Packard Development Company, L.P. | Isolating electrical components |
US11601123B1 (en) | 2021-11-10 | 2023-03-07 | Nxp B.V. | Power-on reset (POR) circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050041444A1 (en) * | 2003-08-18 | 2005-02-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
CN1625723A (zh) * | 2002-04-26 | 2005-06-08 | 株式会社瑞萨科技 | 半导体器件和集成电路卡 |
JP4268655B1 (ja) * | 2007-11-19 | 2009-05-27 | シャープ株式会社 | パワーオンリセット回路及びコンビ型icカード |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3580956B2 (ja) * | 1996-07-26 | 2004-10-27 | 新日本無線株式会社 | リセット信号発生回路 |
KR100301368B1 (ko) * | 1998-06-12 | 2001-10-27 | 윤종용 | 파워온리셋회로 |
JP4896472B2 (ja) * | 2005-09-12 | 2012-03-14 | 株式会社リコー | パワーオンリセット回路 |
JP5111791B2 (ja) * | 2006-06-20 | 2013-01-09 | オンセミコンダクター・トレーディング・リミテッド | 低電圧検知リセット回路 |
JP2009277122A (ja) * | 2008-05-16 | 2009-11-26 | Nec Electronics Corp | 電源電圧監視回路 |
-
2010
- 2010-04-28 JP JP2010104330A patent/JP5397309B2/ja active Active
-
2011
- 2011-04-25 US US13/093,338 patent/US8242817B2/en active Active
- 2011-04-27 CN CN201110111884.4A patent/CN102244508B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1625723A (zh) * | 2002-04-26 | 2005-06-08 | 株式会社瑞萨科技 | 半导体器件和集成电路卡 |
US20050041444A1 (en) * | 2003-08-18 | 2005-02-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP4268655B1 (ja) * | 2007-11-19 | 2009-05-27 | シャープ株式会社 | パワーオンリセット回路及びコンビ型icカード |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105634453A (zh) * | 2014-11-03 | 2016-06-01 | 上海华虹宏力半导体制造有限公司 | 上电复位电路 |
CN105790742B (zh) * | 2014-12-23 | 2019-04-26 | 上海贝岭股份有限公司 | 上电复位电路 |
CN105790742A (zh) * | 2014-12-23 | 2016-07-20 | 上海贝岭股份有限公司 | 上电复位电路 |
JP2018061115A (ja) * | 2016-10-04 | 2018-04-12 | ローム株式会社 | イネーブル信号生成回路 |
CN108023581A (zh) * | 2016-10-28 | 2018-05-11 | 亚德诺半导体集团 | 小面积低功率上电复位电路 |
CN107896099B (zh) * | 2017-12-14 | 2020-11-03 | 成都通量科技有限公司 | 一种上电复位电路 |
CN107896099A (zh) * | 2017-12-14 | 2018-04-10 | 成都通量科技有限公司 | 一种上电复位电路 |
CN108279760A (zh) * | 2018-02-28 | 2018-07-13 | 上海顺久电子科技有限公司 | 一种上电检测电路、芯片及穿戴设备 |
CN108279760B (zh) * | 2018-02-28 | 2021-05-28 | 上海顺久电子科技有限公司 | 一种上电检测电路、芯片及穿戴设备 |
CN109408292A (zh) * | 2018-10-31 | 2019-03-01 | 迈普通信技术股份有限公司 | 一种复位电路及电子设备 |
CN109408292B (zh) * | 2018-10-31 | 2020-08-21 | 迈普通信技术股份有限公司 | 一种复位电路及电子设备 |
CN114138041A (zh) * | 2020-09-04 | 2022-03-04 | 新唐科技股份有限公司 | 欠压锁定电路及其操作方法 |
CN114138041B (zh) * | 2020-09-04 | 2023-05-12 | 新唐科技股份有限公司 | 欠压锁定电路及其操作方法 |
CN117713782A (zh) * | 2024-02-04 | 2024-03-15 | 成都电科星拓科技有限公司 | 上电复位电路 |
CN117713782B (zh) * | 2024-02-04 | 2024-04-26 | 成都电科星拓科技有限公司 | 上电复位电路 |
Also Published As
Publication number | Publication date |
---|---|
JP5397309B2 (ja) | 2014-01-22 |
US20110267115A1 (en) | 2011-11-03 |
US8242817B2 (en) | 2012-08-14 |
JP2011234241A (ja) | 2011-11-17 |
CN102244508B (zh) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102244508B (zh) | 上电复位电路 | |
CN202421926U (zh) | 恒压电源电路 | |
EP2680104B1 (en) | A CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit | |
JP5148537B2 (ja) | 電源電圧検出回路 | |
JP2009159746A (ja) | 電源切替回路 | |
CN107943182B (zh) | 带隙基准源启动电路 | |
US20160062383A1 (en) | Power supply voltage detector circuit | |
US11996723B2 (en) | Driving circuit for switch and battery control circuit using the same | |
US20120206125A1 (en) | Method of forming a semiconductor device and structure thereof | |
US9634570B2 (en) | Multi-mode power converter and associated control method | |
US20160211739A1 (en) | Integrated circuit charge pump with failure protection | |
US8692609B2 (en) | Systems and methods for current sensing | |
US20120256609A1 (en) | Error amplifier with built-in over voltage protection for switched-mode power supply controller | |
CN110086455A (zh) | 一种新型开关电路结构 | |
JP5103947B2 (ja) | 突入電流防止回路 | |
CN106464247B (zh) | 驱动电路 | |
US10910822B2 (en) | Control of a power transistor with a drive circuit | |
US10685727B2 (en) | Level shifter | |
US20110068856A1 (en) | Charge pump | |
US7233174B2 (en) | Dual polarity, high input voltage swing comparator using MOS input transistors | |
CN109787597A (zh) | 负载开关栅极保护电路 | |
US20130342947A1 (en) | Abnormal voltage detecting device | |
US20130063078A1 (en) | Charging circuit and control method therefor | |
JP2008035068A (ja) | トランジスタの駆動回路 | |
CN104300952A (zh) | 绿色开关电源芯片的自适应驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |