CN109408292B - 一种复位电路及电子设备 - Google Patents

Abstract

本发明的实施例提供一种复位电路及电子设备，涉及电子技术领域，用以解决现有的硬复位方式可靠性低的问题。该复位电路与接收单元连接，该复位电路包括：信号输出模块以及复位模块，信号输出模块的输出端与复位模块的输入端连接，信号输出模块的第一输入端与第一电压端连接，复位模块的输出端与信号输出模块的第二输入端和接收单元连接，其中：信号输出模块，用于输出复位信号，复位信号用于指示接收单元复位；复位模块，用于在接收到复位信号后，向接收单元输出复位信号，以及用于在目标时间大于预定阈值时，向接收单元发送解复位信号，解复位信号用于指示接收单元解复位，该目标时间为信号输出模块输出复位信号的持续输出时间。

Description

一种复位电路及电子设备

技术领域

本发明涉及电子技术领域，尤其涉及一种复位电路及电子设备。

背景技术

目前，大部分的电子产品在运行过程中，偶尔会出现软件卡死(死机)的情况。现有技术主要通过硬复位来解决这一问题，即在电子产品上增加一个复位按键，通过按压复位按键，来控制电子产品执行复位操作，即通过按压复位按键来控制该电子产品的软件系统重启运行。

然而，当复位按键被按下后，若该复位按键出现机械卡死或失效的情况时，则会导致软件系统一直处于卡死状态而无法正常启动。

发明内容

本发明的实施例提供一种复位电路及电子设备，用以解决现有的硬复位方式可靠性低的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，本发明实施例提供一种复位电路，所述复位电路与接收单元连接，所述复位电路包括：信号输出模块以及复位模块，所述信号输出模块的输出端与所述复位模块的输入端连接，所述信号输出模块的第一输入端与第一电压端连接，所述复位模块的输出端与所述信号输出模块的第二输入端和所述接收单元连接，其中：

所述信号输出模块，用于输出复位信号；

所述复位模块，用于在接收到所述复位信号后，向所述接收单元输出所述复位信号，所述复位信号用于指示所述接收单元复位；

所述复位模块，还用于在目标时间大于预定阈值时，向所述接收单元发送解复位信号，所述目标时间为所述信号输出模块输出所述复位信号的持续输出时间，所述解复位信号用于指示所述接收单元解复位。

可选的，所述复位电路还包括：复位开关，其中：

所述复位开关，分别与第一电压端和所述信号输出模块的第一输入端连接，用于导通或阻断所述第一电压端与所述信号输出模块的第一输入端之间的通路。

可选的，所述第一电压端为接地端。

可选的，所述信号输出模块的输出端与所述接收单元连接，以便于所述接收单元在所述目标时间大于所述预定时间时，发出告警。

可选的，所述信号输出模块为第一逻辑与单元。

可选的，所述复位模块包括：电容、电阻以及第二逻辑与单元，其中：

所述信号输出模块的输出端与所述电容的第一极连接，所述电容的第二极与所述电阻的第一端以及所述第二逻辑与单元的输入端连接，所述电阻的第二端与第二电压端连接；

所述信号输出模块的第二输入端与所述第二逻辑与单元的输出端连接。

可选的，所述第二电压端为电源端。

第二方面，本发明实施例提供一种电子设备，包括接收单元和第一方面所述的复位电路，所述接收单元用于接收所述复位电路的复位信号或解复位信号。

本发明实施例提供的复位电路及电子设备，不仅达到了对接收单元进行复位的功能，还可以在信号输出模块持续输出复位信号的情况下，对接收单元进行解复位的功能，可靠性高。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种复位电路的结构示意图之一；

图2为本发明实施例提供的一种复位电路的结构示意图之二；

图3为本发明实施例提供的一种复位电路的结构示意图之三；

图4为本发明实施例提供的一种复位电路的结构示意图之四；

图5为本发明实施例提供的一种电子设备的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，本发明实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。本发明实施例中的“多个”的含义是指两个或两个以上。

为了使本领域的技术人员更好的理解本发明的技术方案，下面结合附图和具体实施例对本发明作进一步的详细说明。

如图1所示，本发明实施例提供一种复位电路，该复位电路10与接收单元20连接，该复位电路10包括：信号输出模块11以及复位模块12，其中：

下面具体描述其各部件之间的关系：

信号输出模块11的输出端与复位模块12的输入端连接，信号输出模块11的第一输入端与第一电压端V1连接，复位模块12的输出端与信号输出模块11的第二输入端和接收单元20连接，其中：

上述的信号输出模块11，用于输出复位信号。

上述的复位模块12，用于在接收到信号输出模块11输出的复位信号后，向接收单元20输出复位信号。

上述的复位模块12，还用于在目标时间大于预定阈值时，向接收单元20发送解复位信号。

其中，上述复位信号用于指示接收单元20复位，上述的目标时间为信号输出模块11输出复位信号的持续输出时间，上述的解复位信号用于指示接收单元20解复位。

在本发明实施例中，上述的第一电压端V1可以直接输出逻辑电平，例如，低电平或高电平。

可选的，在本发明实施例中，上述的第一电压端为接地端。示例性的，由于上述的第一电压端为接地端，因此，当信号输出模块11的第一输入端为低电平时，该信号输出模块的输出端输出复位信号，以指示接收单元复位。

可选的，在本发明实施例中，如图2所示，上述的复位电路10还包括：复位开关14，其中：上述的复位开关14，分别与第一电压端V1和信号输出模块11的第一输入端连接，用于导通或阻断第一电压端V1与信号输出模块11的第一输入端之间的通路。

在本发明实施例中，上述的复位开关14可以为复位按钮，当用户按下该复位按钮时，该复位按钮两端实现短路功能，从而导通第一电压端V1与信号输出模块11的第一输入端之间的通路，如果该复位按钮按下后被卡住，则会导致第一电压端V1与信号输出模块11的第一输入端之间通路持续导通。

示例性的，上述的复位按钮可以机械按钮，也可以为电按钮。

可选的，在本发明实施例中，如图3所示，上述的信号输出模块11的输出端与接收单元连接13，以便于该接收单元20在目标时间大于预定时间时，发出告警，例如，接收单元在持续接收到复位信号时，会发出告警，或打印出相应的卡住告警信息，以警告用户。

可选的，在本发明实施例中，如图4所示，上述的信号输出模块11为第一逻辑与单元(即图4中的逻辑器件A)，即上述的信号输出模块11为与门逻辑器件。

可选的，在本发明实施例中，如图4所示，上述的复位模块12包括：电容121、第二逻辑与单元122(即与门逻辑器件)(即图4中的逻辑器件B)以及电阻123，其中：信号输出模块11的输出端与电容121的第一极连接，电阻123的第一端与电容121的第二极连接，电容121的第二极与电阻123的第一端以及第二逻辑与单元122的输入端连接，电阻123的第二端与第二电压端V2连接，信号输出模块11的第二输入端与第二逻辑与单元122的输出端连接。这样复位模块便可使用电阻自身的限流原理，来对电容进行充电。

在一种可能的实现方式中，上述的第二电压端为电源端，该电源端可以为整个复位电路提供电源。

需要说明的是，上述图2至图4均是结合图1示例的，在具体实现时，上述图1至图4之间可以相互结合来实现，本发明对此不做限定。

本发明实施例提供的复位电路，不仅达到了对接收单元进行复位的功能，还可以在信号输出模块持续输出复位信号的情况下，对接收单元进行解复位的功能。

示例性的，参照图4所示的复位电路，当上述的第一电压端V1为接地端，上述的第二电压端V2为电源端时，本发明实施例所提供的复位电路的具体功能实现如下所示：

当复位按钮被按下时，逻辑器件A的第1引脚(即第一逻辑与器件的第一输入端)被置为逻辑低电平，逻辑器件A的第3引脚(即第一逻辑与器件的输出端)输出低电平,电容的第一极被强制置为低电平(此时，电容能量瞬间被放掉，电容两端都处于逻辑低电平)，与该电容的第二极相连的逻辑器件B的第1引脚和第2引脚(即第二逻辑与器件的两个输入端)同时被置为低电平，且逻辑器件B的第3引脚(即第二逻辑与器件的输出端)会输出逻辑低电平，从而实现接收单元复位通道被置低电平过程，达到了对接收单元进行复位的功能。

接着，由于电容与逻辑器件B的第1引脚和第2引脚之间有接一颗上拉电阻到电源。因此，在复位按钮被按下松开复位后，此时，逻辑器件A的输出端输出逻辑高电平，电容两端同时保持逻辑高电平，与之相连的逻辑器件B的第1引脚和第2引脚会被置为逻辑高电平，那么逻辑器件B的第3引脚会输出逻辑高电平，以实现对接收单元进行解复位的功能。

在复位按钮被按下后，若该复位按钮被卡住,则逻辑器件A的第1引脚会长期输入逻辑低电平,那么逻辑器件A的第3引脚会也会输出逻辑低电平并送给电容，当电容的第一极为逻辑低电平时，电源会通过电阻对该电容进行充电，最终实现电容被充满使与之相连的逻辑器件B的第1引脚和第2引脚被置为逻辑高电平，使得逻辑器件B的第3引脚输出逻辑高电平，实现复位被卡时接收单元也能被解复位。

需要说明的是，由于上述的逻辑器件A的第2引脚与逻辑器件B的第3引脚相连，因此，上述的逻辑器件A的第2引脚的逻辑电平会跟随逻辑器件B的第3引脚。

这样本发明实施例通过利用复位按钮、电阻、电容、逻辑与器件，以纯硬件方式实现复位功能，且可以在复位按钮失效状态或在复位按钮被按下后卡住的情况下，也可以使得整个系统正常运行，且还能实现上报告警反馈。

本发明实施例提供一种电子设备，如图5所示，该电子设备30包括复位电路10和接收单元20，该接收单元20用于接收复位电路10的复位信号或解复位信号。

其中，该复位电路10为上述实施例所描述的复位电路10，该复位电路10的具体结构参照上述实施例中的描述，此处，不再赘述。

上文所提供的接收单元可以为需要被复位的装置或模块，也可以是一个处理器，也可以是多个处理元件的统称。

例如，处理器可以为中央处理器(central processing unit，CPU；也可以为其他通用处理器、数字信号处理器(digital signal processing，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等；还可以为专用处理器，该专用处理器可以包括基带处理芯片、射频处理芯片等中的至少一个。

在本申请所提供的几个实施例中，应该理解到，所揭露的复位电路，可以通过其它的方式实现。例如，以上所描述的复位电路实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种复位电路，其特征在于，所述复位电路与接收单元连接，所述复位电路包括：信号输出模块以及复位模块，所述信号输出模块的输出端与所述复位模块的输入端连接，所述信号输出模块的第一输入端与第一电压端连接，所述复位模块的输出端与所述信号输出模块的第二输入端和所述接收单元连接，其中：

所述信号输出模块，用于输出复位信号；

所述复位模块，用于在接收到所述复位信号后，向所述接收单元输出所述复位信号，所述复位信号用于指示所述接收单元复位；

所述复位模块，还用于在目标时间大于预定阈值时，向所述接收单元发送解复位信号，所述目标时间为所述信号输出模块输出所述复位信号的持续输出时间，所述解复位信号用于指示所述接收单元解复位。

2.根据权利要求1所述的复位电路，其特征在于，所述复位电路还包括：复位开关，其中：

所述复位开关，分别与第一电压端和所述信号输出模块的第一输入端连接，用于导通或阻断所述第一电压端与所述信号输出模块的第一输入端之间的通路。

3.根据权利要求1所述的复位电路，其特征在于，所述第一电压端为接地端。

4.根据权利要求1所述的复位电路，其特征在于，所述信号输出模块的输出端与所述接收单元连接，以便于所述接收单元在所述目标时间大于预定时间时，发出告警。

5.根据权利要求1至4任一项所述的复位电路，其特征在于，所述信号输出模块为第一逻辑与单元。

6.根据权利要求1所述的复位电路，其特征在于，所述复位模块包括：电容、电阻以及第二逻辑与单元，其中：

所述信号输出模块的输出端与所述电容的第一极连接，所述电容的第二极与所述电阻的第一端以及所述第二逻辑与单元的输入端连接，所述电阻的第二端与第二电压端连接；

所述信号输出模块的第二输入端与所述第二逻辑与单元的输出端连接。

7.根据权利要求6所述的复位电路，其特征在于，所述第二电压端为电源端。

8.一种电子设备，其特征在于，包括接收单元和权利要求1至7任一项所述的复位电路，所述接收单元用于接收所述复位电路的复位信号或解复位信号。

Images