KR101671956B1 - 시스템 리세트 회로 및 방법 - Google Patents

시스템 리세트 회로 및 방법 Download PDF

Info

Publication number
KR101671956B1
KR101671956B1 KR1020100052914A KR20100052914A KR101671956B1 KR 101671956 B1 KR101671956 B1 KR 101671956B1 KR 1020100052914 A KR1020100052914 A KR 1020100052914A KR 20100052914 A KR20100052914 A KR 20100052914A KR 101671956 B1 KR101671956 B1 KR 101671956B1
Authority
KR
South Korea
Prior art keywords
reset
signal
counter
trigger signal
output
Prior art date
Application number
KR1020100052914A
Other languages
English (en)
Other versions
KR20110133276A (ko
Inventor
김태수
최민기
박주영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100052914A priority Critical patent/KR101671956B1/ko
Priority to US13/150,469 priority patent/US8624648B2/en
Publication of KR20110133276A publication Critical patent/KR20110133276A/ko
Application granted granted Critical
Publication of KR101671956B1 publication Critical patent/KR101671956B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits
    • H03K3/0375Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Debugging And Monitoring (AREA)
  • Electronic Switches (AREA)

Abstract

시스템 리세트 회로가, 정상 동작시 일정 주기를 가지며 이상 상태에서 특정 논리 상태를 유지하는 트리거신호를 발생하는 시스템과, 트리거신호를 인에이블 신호로 입력하며 트리거신호의 특정 논리구간에서 카운트 동작을 수행하고 다른 논리 상태에서 클리어되며 출력단이 시스템의 리세트단자에 연결되는 카운터로 구성되며, 트리거신호의 특정 논리 구간이 카운터의 카운트 종료시까지 유지되면 자동으로 시스템 리세트신호를 발생한다.

Description

시스템 리세트 회로 및 방법{DEVICE AND METHOD FOR RESETTING OF SYSTEM}
본 발명은 시스템 리세트 회로 및 그 방법에 관한 것으로, 특히 시스템의 상태에 따라 자동으로 리세트할 수 있는 회로 및 그 방법에 관한 것이다.
일반적으로 시스템들은 프로세서를 이용하여 시스템의 전체적인 동작을 제어하고, 기능들을 수행하고 있다. 이때 시스템 구동시 프로그램의 이상 등에 의해 이상 상태(lock up)이 발생되는 경우, 사용자가 시스템 외부에 설치된 리세트 버튼 또는 전원 버튼 등을 이용하여 수동으로 리세트시켰다. 도 1은 종래의 시스템의 리세트 회로의 구성을 도시하는 도면이다.
상기 도 1에서 시스템은 로우 리세트(low reset)인 경우를 가정하여 도시되고 있다. 먼저 상기 리세트 스위치110이 오프 상태이면 상기 전원이 접지단과 연결되지 않은 상태이므로, 상기 전원은 저항120을 통해 시스템130의 리세트단자에 인가된다. 따라서 상기 시스템130은 정상동작을 수행하게 된다. 상기와 같은 상태에서 사용자가 리세트 스위치110은 누르면 전원은 저항(pull-up resistor)120 및 전원스위치110을 통해 접지단으로 바이패스된다. 따라서 시스템130의 리세트단자에는 접지 전위가 인가되며, 이로인해 시스템130은 시스템 초기화 동작을 수행하게 된다.
그러나 상기와 같은 종래의 리세트 방법은 사용자가 수동으로 외부 버튼을 이용하여 리세트시켜야 하므로, 리세트 방법이 불편하다. 또한 실제 시스템의 로크 업이 아닌 고용량 데이터 처리에 의한 시스템의 동작이 느려지게 되는 경우, 사용자는 로크업 상태로 오인식하여 시스템을 리세트시키는 경우도 발생하였다.
본 발명은 시스템 구동 상태에서 로크 업(lock up)이 발생하는 경우, 시스템이 이를 판단하여 자동으로 시스템을 복구시킬 수 있다.
본 발명의 실시예에 따른 시스템 리세트 회로는, 정상 동작시 일정 주기를 가지며, 이상 상태에서 특정 논리 상태를 유지하는 트리거신호를 발생하는 시스템과, 상기 트리거신호를 인에이블 신호로 입력하며, 상기 트리거신호의 특정 논리구간에서 카운트 동작을 수행하고 다른 논리 상태에서 클리어되며, 출력단이 상기 시스템의 리세트단자에 연결되는 카운터로 구성되며, 상기 특정 논리 구간이 상기 카운터의 카운트 종료시까지 유지되면 상기 시스템에 자동으로 리세트신호를 발생하는 것을 특징으로 한다.
여기서 상기 카운터의 카운트 값은 정상 상태에서 출력되는 상기 트리거신호의 1주기 시간 보다 크고 상기 시스템의 리세트 동작시간 보다 크게 설정된다.
또한 상기 시스템 리세트회로는 전원단과 접지단 사이에 연결되는 리세트 스위치와, 상기 리세트 스위치의 출력 및 상기 카운터의 출력을 입력하며, 출력단이 상기 시스템의 리세트 단자에 연결되는 게이트를 더 구비하여, 상기 카운터의 자동 리세트신호 또는 리세트 스위치의 수동 리세트신호 발생시 상기 시스템을 리세트시킬 수 있다.
또한 본 발명의 실시예에 따른 시스템 리세트 방법은, 정상 동작시 일정 주기를 가지며, 이상 상태에서 특정 논리 상태를 유지하는 트리거신호를 발생하는 과정과, 상기 트리거신호를 인에이블 신호로 입력하며, 상기 트리거신호의 특정 논리구간에서 카운트 동작을 수행하고 다른 논리 상태에서 클리어되는 카운트 신호를 발생하는 과정으로 이루어지며, 상기 카운트신호는 상기 트리거신호의 특정 논리 구간이 카운트 종료시까지 유지되면 리세트신호가 되어 상기 시스템에 전달되며, 상기 시스템은 상기 리세트신호에 의해 자동으로 시스템 리세트 동작을 수행하는 특징으로 한다.
본 발명은 시스템 구동 상태에서 로크 업(lock up)이 발생하는 경우, 시스템이 자동으로 시스템을 복구하여 사용자가 외부 리세트 스위치 또는 전원스위치를 조작하여 수동으로 리세트시켜야하는 불편함을 해소시킬 수 있다. 또한 시스템이 로크 업 상태가 아니라 고용량 데이터를 처리에 의해 시스템의 처리 속도가 느려지는 경우, 사용자가 로크 업으로 오인하여 리세트시키는 동작을 하지 않도록 할 수 있어 시스템의 안정성 및 신뢰도를 높일 수 있는 이점이 있다.
도 1은 종래의 시스템 리세트 회로의 구성을 도시하는 도면
도 2는 본 발명의 실시예에 따른 시스템 리세트 회로의 구성을 도시하는 도면
도 3은 도 2의 동작을 설명하기 위한 파형도
도 4는 본 발명의 다른 실시예에 따른 리세트 회로의 구성을 도시하는 도면
이하, 본 발명의 바람직한 실시 예들의 상세한 설명이 첨부된 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
또한, 하기 설명에서는 시스템에서 출력되는 트리거신호 및 카운터의 리세트 신호의 논리 등과 같은 구체적인 특정 사항들이 나타내고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 상세한 설명을 생략한다.
본 발명의 실시예는 시스템 구동 중인 상태에서 로크 업(lock up)이 발생하는 경우, 시스템이 자동으로 시스템 초기화 기능을 수행한다. 따라서 시스템의 시스템의 이상상태를 자동으로 감지하여 시스템을 복구하게 되므로, 사용자의 수동에 의해 불필요한 시스템 리세트 기능을 줄일 수 있도록 한다.
본 발명의 실시예는 시스템이 정상 동작 여부를 나타내는 트리거신호를 발생하며, 카운터가 상기 트리거신호의 상태에 따른 카운트 신호를 발생하고, 이 카운터의 출력을 시스템 리세트 신호로 이용하여 시스템 자동 리세트 여부를 결정한다. 이때 상기 트리거신호는 시스템이 정상적으로 동작할 때 일정 주기를 가지는 펄스 형태의 신호로 발생되며, 상기 시스템이 비정상적으로 동작할 때에는 상기 트리거신호를 특정 논리를 가지도록 발생되도록 한다. 그리고 상기 카운터는 상기 트리거신호의 1 주기 보다 더 큰 값을 가지는 카운트값으로 설정한다. 따라서 카운터는 상기 트리거신호가 비정상적으로 발생되는 경우, 상기 시스템에 자동으로 리세트 신호를 발생한다.
도 2는 본 발명의 실시예에 따른 시스템 리세트 회로의 구성을 도시하는 도면이다. 그리고 도 3은 상기 도 2의 시스템 리세트회로의 동작 특성을 설명하기 위한 도면이다.
상기 도 2 및 도 3을 참조하면, 시스템210은 특정 GPIO(general purpose input/output) 단자를 통해 트리거신호를 발생하며, 상기 트리거신호는 카운터220의 인에이블 단자로 인가된다. 그리고 상기 카운터220의 출력은 상기 시스템의 리세트단자에 인가된다. 여기서 상기 트리거신호는 도 3의 311과 같이 같이 정상적인 동작 상태에서는 T 주기를 가지는 신호로 발생되는 신호이다. 즉, 상기 시스템210은 상기 시스템210이 정상적으로 동작하는 경우, 일정한 크기의 로우 및 하이 논리가 반복되는 트리거신호를 발생한다. 여기서 상기 트리거신호는 상기 도 3에 도시된 바와 같이 로우/하이 듀티비(duty ratio)가 1:1의 비율을 갖도록 설계될 수 있으며, 또한 하이/논리 듀티비를 다른 크기를 갖도록 설계할 수 있다. 그리고 상기 시스템210은 시스템210이 lock up 등과 같은 이상 상태 발생시 일정 논리를 가지는 트리거신호를 발생한다.
이하의 설명에서 상기 시스템210의 이상 상태가 발생되는 경우 상기 트리거신호는 하이 논리 상태를 유지하며, 시스템210의 리세트는 로우 논리에서 인에이블된다고 가정한다. 또한 상기 카운터220은 하이 논리에 인에이블되어 카운트 동작을 수행하며, 로우 논리에서 디스에이블되어 카운트 값을 초기화한다고 가정한다. 또한 상기 카운터220은 카운트 완료시 카운터출력단다 CO를 통해 로우 논리 신호를 발생한다고 가정한다.
또한 상기 카운터220의 카운트 값은 상기 트리거신호 T의 주기보다 큰 값으로 설정한다. 즉, 상기 트리거신호는 상기 시스템210이 비정상적으로 동작할 때 하이 논리 주기를 유지(상기 도 3에서 t1-t2 구간)한다. 그러므로 상기 카운터210은 상기 트리거신호가 정상 동작 상태에서 발생되는 펄스신호의 1주기(T 주기)보다 더 큰 카운트 값을 갖도록 설계하는 것이 바람직하다.
시스템이 정상동작을 하는 상태(상기 도 3의 t1 구간 이전)에서 상기 시스템210은 일정 주기(T 주기)를 가지는 트리거신호를 발생한다. 그러면 상기 카운터220은 이런 경우 상기 카운터210은 상기 T 구간 동안 카운트 완료신호를 발생하지 못하므로, 도 3의 313과 같이 하이 논리 상태의 신호를 출력한다. 그러면 시스템210의 리세트 단자에 하이 논리신호가 인가되며, 따라서 상기 시스템210은 리세트 동작을 하지 않고 시스템을 정상적으로 동작시키게 된다. 즉, 상기 카운터220은 상기 트리거신호가 로우 논리인 구간에서는 클리어 상태가 되며, 하이 논리인 구간에서 카운트 동작을 수행한다. 이때 상기 카운트 값은 상기 주기 T보다 큰 값으로 설정된 상태이므로, 상기 카운터220의 출력은 하이 논리 상태를 유지하게 된다.
상기와 같이 동작하는 상태에서 시스템이 비정상적으로 동작하는 경우, 상기 시스템210은 특정 논리(여기서는 하이논리)를 유지하는 트리거신호를 발생한다. 즉, 도 3의 t1 시점에서 상기 시시스템210의 이상 상태가 발생되면, 상기 시스템210은 상기 도 313과 같이 상기 트리거신호를 하이 논리 상태로 유지시킨다. 그리고 상기와 같은 트리거신호가 발생되면, 상기 카운터220은 카운트 인에이블 상태가 유지되며, 따라서 상기 카운터220은 설정된 카운트 값이 완료될 때 까지 카운트 동작을 계속하게 된다. 이때 상기 카운터220이 설정된 카운트 값을 완료하도록 상기 트리거신호의 하이 논리가 변화되지 않으면, 상기 카운터220은 상기 도 3의 313과 같이 t2 시점에서 카운트완료되어 로우 논리의 카운트 완료신호를 발생한다. 그리고 상기 로우 논리의 카운트 완료신호는 상기 시스템210의 리세트 단자에 인가되며, 이로인해 상기 시스템210은 자동으로 시스템 초기기화 동작을 수행한다.
이때 상기 시스템은 초기화 동작 수행 후 시스템이 정상적으로 동작되는 시점(도 3의 t3 시점)에서 다시 정상적인 트리거신호를 발생한다. 그리고 상기 카운터210은 상기 카운트 완료신호를 발생한 후, 다시 카운트 동작을 재개하게 된다. 따라서 상기 카운터220의 카운트 값은 상기 트리거신호가 정상 동작 상태에서 발생되는 펄스신호의 1주기(T 주기)보다 더 크며, 또한 상기 시스템210이 리세트 동작을 수행하는 시간 보다 더 큰 카운트 값을 갖도록 설계하는 것이 바람직하다. 이는 상기 카운트210이 상기 시스템 리세트 동작을 수행하는 상태(즉, 시스템210이 리세트 신호 발생 후 시스템 초기화 동작을 완료할 까지의 시간)에서 또 다른 리세트 신호를 발생하지 못하도록 하기 위함이다. 즉, 상기 카운트 값은 상기 정상적인 트리거신호의 1 주기보다 크며, 또한 상기 시스템 리세트 동작을 완료하는 시간 보다 더 큰 값을 가지도록 설계하여 시스템 초기화 동작을 수행하는 중에 또 다른 리세트 신호가 발생되지 않도록 한다.
이때 상기 로우 논리의 리세트신호를 수신하면, 상기 시스템210은 시스템 리세트 동작을 수행하며, 시스템 리세트 동작을 완료하면 일정 주기를 가지는 정상적인 트리거신호를 발생한다. 즉, 시스템 초기화를 완료하면(도 3의 t3 시점), 상기 시스템210은 t1 시점 이전과 같은 정상적인 트리거신호를 발생하며, 그러면 상기 카운터220은 도 3의 313과 같이 하이 논리를 유지하는 신호를 출력한다. 이런 경우, 상기 카운터220은 상기 도 3의 311과 같은 트리거신호에서 로우 논리 구간에서 카운트 동작을 초기화하고 하이 논리 구간에서 카운트 동작을 수행하게 되므로, 상기 카운터220은 상기 313과 같이 카운트 완료신호를 발생하지 못한다. 따라서 상기 시스템210은 정상적인 동작을 수행할 수 있게 된다.
상기한 바와 같이 시스템의 이상 상태가 설정된 시간을 초과하는 경우(카운터의 카운트 종료시), 자동으로 시스템 리세트 신호를 발생하여 시스템을 초기화시킬 수 있다. 따라서 시스템 구동 상태에서 로크 업(lock up)이 발생하는 경우, 시스템이 자동으로 시스템을 복구할 수 있게 된다. 이때 시스템이 로크 업 상태가 아니라 고용량 데이터를 처리에 의해 시스템의 처리 속도가 느려지는 경우, 상기 트리거신호는 정상적으로 출력하게 되며, 따라서 시스템 리세트 동작은 이루어지지 않는다.
따라서 본 발명의 실시예에 따른 시스템 리세트 방법은, 정상 동작시 일정 주기를 가지며, 이상 상태에서 특정 논리 상태를 유지하는 트리거신호를 발생하는 과정과, 상기 트리거신호를 인에이블 신호로 입력하며, 상기 트리거신호의 특정 논리구간에서 카운트 동작을 수행하고 다른 논리 상태에서 클리어되는 카운트 신호를 발생하는 과정으로 이루어지며, 상기 카운트신호는 상기 트리거신호의 특정 논리 구간이 카운트 종료시까지 유지되면 리세트신호가 되어 상기 시스템에 전달되며, 상기 시스템은 상기 리세트신호에 의해 자동으로 시스템 리세트 동작을 수행하는 특징으로 한다.
도 4는 본 발명의 다른 실시예로써, 상기 도 2와 같은 시스템 리세트 회로에 리세트 스위치를 부가한 시스템 리세트 회로의 구성을 도시하고 있다.
상기 도 4를 참조하면, 시스템210은 시스템 동작의 이상 여부를 나타내는 트리거신호를 출력한다. 카운터220은 상기 트리거신호를 인에이블신호로 입력하며, 시스템 이상이 소정 시간 이상 유지되면 상기 시스템210을 자동으로 리세트시키기 위한 카운트 값으로 설정된다. 여기서 상기 카운터의 카운터 값은 상기한 바와 같이 상기 트리거신호의 1주기 이상의 시간과, 상기 시스템의 초기화시간을 모두 만족하는 값으로 설정한다. 그리고 상기 카운터220의 출력은 리세트스위치245의 출력단과 함께 게이트250에 입력되며, 상기 게이트250은 상기 두 입력들을 논리 연산하여 시스템210의 리세트 단자에 인가한다. 여기서 상기 카운터220의 출력신호 및 리세트 스위치245의 온 신호가 로우 논리 리세트인 경우, 상기 게이트250은 앤드게이트로 구현할 수 있으며, 하이논리 리세트인 경우에는 오아게이트로 구현할 수 있다. 상기 도 4에서는 앤드게이트 경우를 가정하여 도시하고 있다. 또한 상기 도 2 및 도 4에서 저항230 및 240은 전원단과 연결되는 풀업 저항이다.
이때 시스템 이상 상태에서 상기 시스템210은 상기 도 3의 313과 같이 특정 논리(여기서는 하이 논리)를 가지는 트리거신호를 발생한다. 그러면 상기 카운터220은 상기 트리거신호가 하이 논리를 유지하는 동안 내부의 클럭을 카운트하며, 설정된 카운트 값의 카운트 동작을 완료하면 로우 논리를 가지는 카운트 완료신호를 발생한다. 그러면 상기 앤드게이트250은 로우 논리신호를 발생하며, 이로인해 상기 시스템210은 시스템 리세트 동작을 수행하게 된다. 또한 상기 리세트 스위치245를 수동으로 온시키면, 상기 앤드게이트250에 로우 논리신호가 인가되며, 이로인해 상기 시스템210은 시스템 리세트 동작을 수행하게 된다. 따라서 시스템 이상이 설정된 시간 이상 발생되는 경우 상기 카운터220에 의해 자동으로 시스템 리세트 동작이 수행되며, 또한 사용자가 리세트스위치245를 누르는 경우에도 시스템 리세트 동작이 수행된다.
본 명세서와 도면에 개시 된 본 발명의 실시예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (4)

  1. 시스템 리세트 회로에 있어서,
    정상 동작시 일정 주기를 가지며, 이상 상태에서 특정 논리 상태를 유지하는 트리거신호를 발생하는 시스템과,
    상기 트리거신호를 인에이블 신호로 입력하며, 상기 트리거신호의 특정 논리구간에서 카운트 동작을 수행하고 다른 논리 상태에서 클리어되며, 출력단이 상기 시스템의 리세트단자에 연결되는 카운터로 구성되며,
    상기 특정 논리 구간이 상기 카운터의 카운트 종료시까지 유지되면 상기 시스템에 자동으로 리세트신호를 발생하는 것을 특징으로 하고,
    전원단과 접지단 사이에 연결되는 리세트 스위치와,
    상기 리세트 스위치의 출력 및 상기 카운터의 출력을 입력하며, 출력단이 상기 시스템의 리세트 단자에 연결되는 게이트를 더 구비하며,
    상기 카운터의 자동 리세트신호 또는 상기 리세트 스위치의 수동 리세트신호 발생시 상기 게이트를 통해 상기 시스템을 리세트시키는 것을 특징으로 하는 상기 시스템 리세트 회로.
  2. 제1항에 있어서, 상기 카운터의 카운트 값은 정상 상태에서 출력되는 상기 트리거신호의 1주기 시간 보다 크고 상기 시스템의 리세트 동작시간 보다 크게 설정되는 것을 특징으로 하는 상기 시스템 리세트 회로.
  3. 삭제
  4. 시스템 리세트 방법에 있어서,
    정상 동작시 일정 주기를 가지며, 이상 상태에서 특정 논리 상태를 유지하는 트리거신호를 발생하는 과정과,
    상기 트리거신호를 인에이블 신호로 입력하며, 상기 트리거신호의 특정 논리구간에서 카운트 동작을 수행하고 다른 논리 상태에서 클리어되는 카운트 신호를 발생하는 과정으로 이루어지며,
    상기 카운트신호는 상기 트리거신호의 특정 논리 구간이 카운트 종료시까지 유지되면 리세트신호가 되어 상기 시스템에 전달되며, 상기 시스템은 상기 리세트신호에 의해 자동으로 시스템 리세트 동작을 수행하는 것을 특징으로 하고,
    전원단과 접지단 사이에 연결되는 리세트 스위치와,
    상기 리세트 스위치의 출력 및 카운터의 출력을 입력하며, 출력단이 상기 시스템의 리세트 단자에 연결되는 게이트가 더 구비되고,
    상기 카운터의 자동 리세트신호 또는 상기 리세트 스위치의 수동 리세트신호 발생시, 상기 게이트를 통해 상기 시스템의 리세트 동작을 수행하는 것을 특징으로 하는 상기 시스템 리세트 방법.
KR1020100052914A 2010-06-04 2010-06-04 시스템 리세트 회로 및 방법 KR101671956B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100052914A KR101671956B1 (ko) 2010-06-04 2010-06-04 시스템 리세트 회로 및 방법
US13/150,469 US8624648B2 (en) 2010-06-04 2011-06-01 System reset circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100052914A KR101671956B1 (ko) 2010-06-04 2010-06-04 시스템 리세트 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20110133276A KR20110133276A (ko) 2011-12-12
KR101671956B1 true KR101671956B1 (ko) 2016-11-04

Family

ID=45063987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100052914A KR101671956B1 (ko) 2010-06-04 2010-06-04 시스템 리세트 회로 및 방법

Country Status (2)

Country Link
US (1) US8624648B2 (ko)
KR (1) KR101671956B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9037895B2 (en) 2010-10-13 2015-05-19 The Trustees Of Columbia University In The City Of New York System and methods for silencing hardware backdoors
CN109408292B (zh) * 2018-10-31 2020-08-21 迈普通信技术股份有限公司 一种复位电路及电子设备
JPWO2021200443A1 (ko) * 2020-03-30 2021-10-07

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334587A (ja) * 2006-06-14 2007-12-27 Denso Corp 異常監視用プログラム、記録媒体及び電子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221437A (ja) * 1987-03-11 1988-09-14 Alps Electric Co Ltd Cpuの暴走検出方式
JP3372682B2 (ja) * 1994-11-25 2003-02-04 本田技研工業株式会社 内燃機関の蒸発燃料制御装置
JPH09160807A (ja) * 1995-12-06 1997-06-20 Mitsuba Corp マイクロプロセッサの誤動作検出方法
KR19990032802A (ko) 1997-10-21 1999-05-15 전주범 마이크로프로세서의 리셋회로
KR100257597B1 (ko) 1997-11-18 2000-06-01 전주범 와치 도그 타이머 회로
JP2000181581A (ja) * 1998-12-11 2000-06-30 Nec Corp 電源投入回路及びリセット方法
KR100313190B1 (ko) * 1999-02-04 2001-11-05 최병웅 구이기의 바닥부구조
US6456135B1 (en) * 2000-09-19 2002-09-24 Thomson Licensing S.A. System and method for single pin reset a mixed signal integrated circuit
KR20030058172A (ko) * 2001-12-29 2003-07-07 엘지전자 주식회사 리셋 신호 보호 회로
JP2003223241A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp リセットコントロール装置
KR20060093975A (ko) * 2005-02-23 2006-08-28 삼성전자주식회사 워치독 리셋 장치 및 그 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334587A (ja) * 2006-06-14 2007-12-27 Denso Corp 異常監視用プログラム、記録媒体及び電子装置

Also Published As

Publication number Publication date
KR20110133276A (ko) 2011-12-12
US20110298515A1 (en) 2011-12-08
US8624648B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
WO2018018415A1 (zh) 一种穿戴设备的佩戴状态判定方法及穿戴设备
US7966528B2 (en) Watchdog mechanism with fault escalation
US10558258B2 (en) I/O interface-based signal output method and apparatus
CN109217922B (zh) 一种光模块上报接收信号丢失告警的方法及装置
US9747244B2 (en) Clockless virtual GPIO
KR101671956B1 (ko) 시스템 리세트 회로 및 방법
US20080070617A1 (en) Reset circuit and method of mobile phone
US9436248B2 (en) Data processing system with protocol determination circuitry
EP3595174A2 (en) Comparator circuit with feedback and method of operation
JP2007135190A (ja) シングルイベント機能割込み検出システム
US20200136373A1 (en) Pad protection in an integrated circuit
US20180069470A1 (en) Control circuit for stopping voltage booster and electronic device using the same
CN115542035A (zh) 入侵侦测装置及其方法
JP2008293420A (ja) 電子制御装置
US8190956B2 (en) Quadrature decoder filtering circuitry for motor control
CN113672414A (zh) 一种mcu芯片故障安全保护电路、方法及启动方法
US10536141B2 (en) Semiconductor device
KR101573908B1 (ko) 로터리 엔코더의 디코딩 회로
US20220414269A1 (en) Microcontroller, protection circuit, and protection method capable of avoiding interference from sudden events
JP4122128B2 (ja) エッジ検出回路
JPH04115634A (ja) 電源ノイズ検出回路
JP3989318B2 (ja) クロック監視装置
JPH0668280A (ja) リセット回路
CN105720957A (zh) 控制线上电状态产生电路
CN116149454A (zh) 一种机载计算机二次电源监控方法和系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right