KR19990032802A - 마이크로프로세서의 리셋회로 - Google Patents
마이크로프로세서의 리셋회로 Download PDFInfo
- Publication number
- KR19990032802A KR19990032802A KR1019970053954A KR19970053954A KR19990032802A KR 19990032802 A KR19990032802 A KR 19990032802A KR 1019970053954 A KR1019970053954 A KR 1019970053954A KR 19970053954 A KR19970053954 A KR 19970053954A KR 19990032802 A KR19990032802 A KR 19990032802A
- Authority
- KR
- South Korea
- Prior art keywords
- microprocessor
- reset
- signal
- predetermined
- pulse
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
본 발명은 전원스위치(20)가 온되면 리셋되는 마이크로프로세서(10)로부터 서로 180。의 위상차가 나도록 출력되는 두 개의 펄스 신호를 배타적 논리합하는 배타적 논리합게이트(30)와; 이 배타적 논리합게이트(30)로 인가되는 두 개의 펄스 신호 중에 하나의 펄스 신호가 입력되면, 이 펄스 신호를 트리거시켜 소정의 펄스 신호를 출력하는 타이머(40); 이 타이머(40)의 출력 신호를 버퍼링하는 버퍼(50) 및; 배타적 논리합게이트(30)의 출력 신호와 버퍼(50)의 출력 신호의 상태를 감지하여 전원스위치(20)를 자동으로 오프시켰다가 다시 온시키기 위한 소정의 펄스 신호를 출력하는 펄스발생부(60)를 포함하여 구성된 것을 특징으로 하는 마이크로프로세서의 리셋회로에 관한 것이다. 이 회로는, 소정의 구동전원(Vcc)이 마이크로프로세서(10)로 인가됨과 동시에 마이크로프로세서(10)가 액티브로우(Active low)로 리셋된 후 마이크로프로세서(10)의 소정 단자로 구동전원(Vcc)을 초과하거나 급격히 변화시킬 수 있는 잡음 성분이 인가됨에 따라서 마이크로프로세서(10)가 래치업(Latch up)되면, 펄스발생부(60)로부터 출력되는 소정의 펄스 신호에 의해 전원스위치(20)가 자동으로 오프되었다가 다시 온되도록 하므로써, 마이크로프로세서(10)를 자동으로 리셋시키도록 되어 있다.
Description
본 발명은 마이크로프로세서의 리셋회로에 관한 것으로, 특히 마이크로프로세서에 전원이 공급됨과 동시에 상기 마이크로프로세서에 리셋신호를 인가시키는 마이크로프로세서 리셋회로에 관한 것이다.
일반적으로 PC 본체 또는 모니터 등에 사용되는 단일칩(One chip) 형태의 마이크로프로세서는 도 1에 도시된 바와 같이, 전원스위치(20)가 온됨에 따라서 전원입력단자(Vcc)를 통해 소정의 구동전원(Vcc)이 인가되면 소정의 디지털 제어신호를 출력하여 PC 본체 또는 모니터의 각부 작용을 제어하도록 되어 있다. 또한, 이 마이크로프로세서(10)는 상기 전원입력단자(Vcc)를 통해 소정의 구동전원(Vcc)이 인가된 후 리셋신호가 리셋단자(Reset)를 통해 인가되어야만 정상적인 제어신호를 출력하도록 되어 있다. 즉, 구동전원(Vcc)이 상기 마이크로프로세서(10)에 공급되었더라도 리셋신호가 상기 마이크로프로세서(10)의 리셋단자(Reset)단자로 인가된 후 소정의 시간이 경과해야만 상기 마이크로프로세서(10)가 정상적인 제어신호를 출력한다. 이때, 상기 마이크로프로세서(10)가 리셋되는 동작을 살펴 보면 다음과 같다.
상기 전원스위치(20)가 온됨에 따라서, 구동전원(Vcc)이 상기 마이크로프로세서(10)로 처음 입력될 때 도 1에 도시된 커패시터 C1이 충전되어 있지 않았다면, 상기 마이크로프로세서(10)의 리셋단자(Reset)에는 "LOW" 상태의 리셋신호가 인가되며, 이에 따라서 상기 마이크로프로세서(10)는 리셋된다. 또한, 상기 마이크로프로세서(10)가 리셋된 후 소정의 시간이 흘러 상기 커패시터 C1이 구동전원(Vcc) 레벨로 충전되면 상기 마이크로프로세서(10)의 리셋단자(Reset)에는 "HIGH" 상태의 리셋신호가 인가되며, 이 "HIGH" 상태의 리셋신호가 인가됨과 동시에 상기 마이크로프로세서(10)는 정상적인 제어신호를 출력한다. 즉, 상기 마이크로프로세서(10)는 상기 구동전원(Vcc)이 전원공급단자(Vcc)로 인가됨과 동시에 액티브로우(Active low)로 리셋된다.
하지만, 상기와 같이 액티브로우(Active low)로 작동하는 마이크로프로세서(10)의 리셋회로(20)는 도 1에 도시된 바와 같이, 상기 마이크로프로세서(10)의 소정 단자로 상기 구동전원(Vcc)을 초과하거나 급격히 변화시킬 수 있는 잡음 성분이 인가됨에 따라서 상기 마이크로프로세서(10)의 전원공급단자(Vcc)와 접지단자(GND) 사이에 이상전류가 흐르는 래치업(Latch up) 현상이 발생하고, 상기 마이크로프로세서(10)가 오동작하는 일이 발생할 경우, 이를 해소하기 위해서 구동전원(Vcc)을 완전차단해야 하는 번거로움이 있었다. 즉, PC 본체나 모니터의 전원코드를 전원공급원의 콘센트로부터 뽑았다가 다시 꼽음으로써 상기 마이크로프로세서(10)를 리셋시켜야 하는 번거로움이 있었다.
이에, 상기와 같은 문제점을 해결하기 위해서 본 발명은, 상기 마이크로프로세서가 리셋된 후 마이크로프로세서가 래치업(Latch up)되면, 상기 전원스위치가 자동으로 오프되었다가 다시 온되도록 하므로써, 마이크로프로세서를 자동으로 리셋시키는 마이크로프로세서의 리셋회로를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해서, 본 발명은 전원스위치가 온되면 리셋되는 마이크로프로세서로부터 서로 180。의 위상차가 나도록 출력되는 두 개의 펄스 신호를 배타적 논리합하는 배타적 논리합게이트와; 이 배타적 논리합게이트로 인가되는 상기 두 개의 펄스 신호 중에 하나의 펄스 신호가 입력되면, 이 펄스 신호를 트리거(Trigger)시켜 소정의 펄스 신호를 출력하는 타이머; 이 타이머의 출력 신호를 버퍼링(Buffering)하는 버퍼 및; 상기 배타적 논리합게이트의 출력 신호와 상기 버퍼의 출력 신호의 상태를 감지하여 상기 전원스위치를 자동으로 오프시켰다가 다시 온시키기 위한 소정의 펄스 신호를 출력하는 펄스발생부를 포함하여 구성된 것을 특징으로 한다.
상기와 같이 구성된 본 발명에 따른 회로는 소정의 구동전원(Vcc)이 상기 마이크로프로세서로 인가됨과 동시에 이 마이크로프로세서가 액티브로우(Active low)로 리셋된 후 상기 마이크로프로세서의 소정 단자로 구동전원(Vcc)을 초과하거나 급격히 변화시킬 수 있는 잡음 성분이 인가됨에 따라서 상기 마이크로프로세서가 래치업(Latch up)되면, 상기 펄스발생부로부터 출력되는 소정의 펄스 신호에 의해 상기 전원스위치가 자동으로 오프되었다가 다시 온되도록 하므로써, 상기 마이크로프로세서를 자동으로 리셋시키도록 되어 있다.
도 1은 종래의 마이크로프로세서 리셋회로를 도시한 회로도,
도 2는 본 발명에 따른 마이크로프로세서의 리셋회로를 도시한 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
10: 마이크로프로세서 20: 전원스위치
30: 배타적 오어게이트 40: 타이머
50: 버퍼 60: 펄스발생부
C1: 커패시터
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 마이크로프로세서의 리셋회로를 도시한 회로도이다
도 2에 도시된 바와 같이, 본 발명에 따른 실시예는 전원스위치(20)가 온되면 리셋되는 마이크로프로세서(10)로부터 서로 180。의 위상차가 나도록 출력되는 두 개의 펄스 신호를 배타적 논리합하는 배타적 논리합게이트(30)와; 이 배타적 논리합게이트(30)로 인가되는 상기 두 개의 펄스 신호 중에 하나의 펄스 신호가 입력되면, 이 펄스 신호를 트리거시켜 소정의 펄스 신호를 출력하는 타이머(40); 이 타이머(40)의 출력 신호를 버퍼링하는 버퍼(50) 및; 상기 배타적 논리합게이트(30)의 출력 신호와 상기 버퍼(50)의 출력 신호의 상태를 감지하여 상기 전원스위치(20)를 자동으로 오프시켰다가 다시 온시키기 위한 소정의 펄스 신호를 출력하는 펄스발생부(60)를 포함하여 구성된다.
상기와 같이 구성된 본 발명에 따른 실시예의 작용은 다음과 같다.
먼저, 상기 전원스위치(20)가 온됨에 따라서, 구동전원(Vcc)이 상기 마이크로프로세서(10)로 처음 입력될 때 도 2에 도시된 커패시터 C1이 충전되어 있지 않았다면, 상기 마이크로프로세서(10)의 리셋단자(Reset)에는 "LOW" 상태의 리셋신호가 인가되며, 이에 따라서 상기 마이크로프로세서(10)는 리셋된다. 또한, 상기 마이크로프로세서(10)가 리셋된 후 소정의 시간이 흘러 상기 커패시터 C1이 구동전원(Vcc) 레벨로 충전되면 상기 마이크로프로세서(10)의 리셋단자(Reset)에는 "HIGH" 상태의 리셋신호가 인가되며, 이 "HIGH" 상태의 리셋신호가 인가됨과 동시에 상기 마이크로프로세서(10)는 정상적인 제어신호를 출력한다. 즉, 상기 마이크로프로세서(10)는 상기 구동전원(Vcc)이 전원공급단자(Vcc)로 인가됨과 동시에 액티브로우(Active low)로 리셋된다. 또한, 상기 마이크로프로세서(10)는 리셋되어 정상적인 제어신호를 출력함과 동시에 도 2에 도시된 바와 같이, A단자와 B단자를 통해 서로 180。의 위상차가 나는 두 개의 펄스 신호를 출력한다.
따라서, 상기 마이크로프로세서(10)가 정상적으로 작동하는 동안에, 상기 A단자와 B단자를 통해 출력되는 두 개의 펄스 신호가 상기 배타적 논리합게이트(30)로 입력되면, 입력 신호의 위상이 서로 180。 차이가 나므로 상기 배타적 논리합게이트(30)는 하이 레벨 신호를 출력하며, 도 2에 도시된 바와 같이, A단자를 통해 출력되는 펄스 신호가 상기 타이머(40)로 인가되면, 상기 타이머(40)는 이 펄스 신호를 트리거시켜 소정의 펄스 신호를 출력하고, 이 소정의 펄스 신호는 상기 버퍼(50)에 의해 버퍼링된다.
이와 같이, 상기 배타적 논리합게이트(30)가 하이 레벨 신호를 출력하고 상기 타이머(40)가 상기 A단자를 통해 출력되는 펄스 신호를 트리거시켜 소정의 펄스 신호를 출력하면, 상기 펄스발생부(60)는 상기 마이크로프로세서(10)가 정상적으로 작동하고 있음을 감지하게 되며, 이때는 상기 전원스위치(20)를 오프시켰다가 다시 온시키기 위한 소정의 펄스 신호를 출력하지 않는다.
하지만, 상기 마이크로프로세서(10)의 소정 단자로 상기 구동전원(Vcc)을 초과하거나 급격히 변화시킬 수 있는 잡음 성분이 인가되어 상기 마이크로프로세서(10)가 래치업(Latch up)되면, 상기 마이크로프로세서(10)는 A단자와 B단자를 통해 서로의 위상이 하이 레벨 또는 로우 레벨로 동일한 두 개의 펄스 신호를 출력한다.
따라서, 상기 마이크로프로세서(10)가 래치업(Latch up)되었을 때, 상기 A단자와 B단자를 통해 출력되는 두 개의 펄스 신호가 상기 배타적 논리합게이트(30)로 입력되면, 입력 신호의 위상이 서로 동일하므로 상기 배타적 논리합게이트(30)는 로우 레벨 신호를 출력하며, 도 2에 도시된 바와 같이, A단자를 통해 출력되는 하이 레벨 또는 로우 레벨과 같이 일정한 출력 특성을 가지는 펄스 신호가 상기 타이머(40)로 인가되면, 상기 타이머(40)는 이 펄스 신호를 트리거시키지 못하므로 로우 레벨 신호를 출력하고, 이 로우 레벨 신호는 상기 버퍼(50)에 의해 버퍼링된다.
이와 같이, 상기 배타적 논리합게이트(30)와 상기 타이머(40)가 모두 로우 레벨 신호를 출력하면, 상기 펄스발생부(60)는 상기 마이크로프로세서(10)가 래치업(Latch up)되었음을 감지하게 되며, 이때는 상기 전원스위치(20)를 오프시켰다가 다시 온시키기 위한 소정의 펄스 신호를 출력하여, 사용자가 직접 PC 본체나 모니터의 전원코드를 전원공급원의 콘센트로부터 뽑았다가 다시 꼽았을 때와 마찬가지로 상기 마이크로프로세서(10)를 자동으로 리셋시킨다.
이상에서 살펴본 바와 같이, 본 발명에 따라서 상기 마이크로프로세서가 액티브로우(Active low)로 리셋된 후 상기 마이크로프로세서의 소정 단자로 구동전원(Vcc)을 초과하거나 급격히 변화시킬 수 있는 잡음 성분이 인가되어 상기 마이크로프로세서가 래치업(Latch up)될 경우, 상기 펄스발생부로부터 출력되는 소정의 펄스 신호에 의해 상기 전원스위치가 자동으로 오프되었다가 다시 온되도록 하므로써, 상기 마이크로프로세서를 자동으로 리셋시키면 구동전원(Vcc)을 완전차단시켜야 하는 번거로움을 해소하는 효과가 있다.
Claims (1)
- 전원스위치(20)가 온되면 리셋되는 마이크로프로세서(10)로부터 서로 180。의 위상차가 나도록 출력되는 두 개의 펄스 신호를 배타적 논리합하는 배타적 논리합게이트(30)와;이 배타적 논리합게이트(30)로 인가되는 상기 두 개의 펄스 신호 중에 하나의 펄스 신호가 입력되면, 이 펄스 신호를 트리거시켜 소정의 펄스 신호를 출력하는 타이머(40);이 타이머(40)의 출력 신호를 버퍼링하는 버퍼(50) 및;상기 배타적 논리합게이트(30)의 출력 신호와 상기 버퍼(50)의 출력 신호의 상태를 감지하여 상기 전원스위치(20)를 자동으로 오프시켰다가 다시 온시키기 위한 소정의 펄스 신호를 출력하는 펄스발생부(60)를 포함하여 구성된 것을 특징으로 하는 마이크로프로세서의 리셋회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970053954A KR19990032802A (ko) | 1997-10-21 | 1997-10-21 | 마이크로프로세서의 리셋회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970053954A KR19990032802A (ko) | 1997-10-21 | 1997-10-21 | 마이크로프로세서의 리셋회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990032802A true KR19990032802A (ko) | 1999-05-15 |
Family
ID=66042354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970053954A KR19990032802A (ko) | 1997-10-21 | 1997-10-21 | 마이크로프로세서의 리셋회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990032802A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414085B1 (ko) * | 2001-04-12 | 2004-01-07 | 엘지전자 주식회사 | 투사형 디스플레이의 램프 점등 제어장치 및 방법 |
| US7161864B2 (en) | 2004-06-24 | 2007-01-09 | Samsung Electronics Co., Ltd. | Bit refresh circuit for refreshing register bit values, integrated circuit device having the same, and method of refreshing register bit values |
| KR100719259B1 (ko) * | 2005-12-14 | 2007-05-18 | 주식회사 대우일렉트로닉스 | 래치 업 발생 시 시스템 자동 리세트 장치 및 방법 |
| US8624648B2 (en) | 2010-06-04 | 2014-01-07 | Samsung Electronics Co., Ltd. | System reset circuit and method |
-
1997
- 1997-10-21 KR KR1019970053954A patent/KR19990032802A/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414085B1 (ko) * | 2001-04-12 | 2004-01-07 | 엘지전자 주식회사 | 투사형 디스플레이의 램프 점등 제어장치 및 방법 |
| US7161864B2 (en) | 2004-06-24 | 2007-01-09 | Samsung Electronics Co., Ltd. | Bit refresh circuit for refreshing register bit values, integrated circuit device having the same, and method of refreshing register bit values |
| KR100719259B1 (ko) * | 2005-12-14 | 2007-05-18 | 주식회사 대우일렉트로닉스 | 래치 업 발생 시 시스템 자동 리세트 장치 및 방법 |
| US8624648B2 (en) | 2010-06-04 | 2014-01-07 | Samsung Electronics Co., Ltd. | System reset circuit and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050068333A (ko) | 반도체 메모리 소자의 파워업 회로 | |
| JPH05173674A (ja) | グローバル・リセット回路 | |
| US20080114582A1 (en) | Detecting tampering of a signal | |
| JPH05304722A (ja) | 電力保持型集積回路 | |
| JP2004260648A (ja) | パワーオンリセット回路 | |
| KR19990032802A (ko) | 마이크로프로세서의 리셋회로 | |
| DE69128223T2 (de) | Halbleiterspeicher mit einer Flagge zum Prüfmodusanzeigen | |
| KR20010040640A (ko) | 피드백 기능을 갖춘 리셋-아웃 회로 | |
| KR100639759B1 (ko) | 파워-온 리셋 회로 | |
| US20100164559A1 (en) | Power-on circuit | |
| US5175751A (en) | Processor static mode disable circuit | |
| JP2703890B2 (ja) | 半導体集積回路 | |
| JPH01253315A (ja) | 双方向バッファ | |
| KR100651514B1 (ko) | 회로 및 ｕｓｂ 트랜시버 | |
| KR100567526B1 (ko) | 메모리 칩의 파워업 리세트 회로 | |
| KR0139328B1 (ko) | 파워 온 리셋 회로 | |
| JP3362666B2 (ja) | インバータ回路の出力電流を制御する回路 | |
| JP4350854B2 (ja) | 制御対象の状態維持回路装置及び状態維持方法 | |
| US20030062933A1 (en) | Generating pulses for resetting integrated circuits | |
| KR970008509B1 (ko) | 마이크로 프로세서를 리세트하는 장치 | |
| KR100403339B1 (ko) | 프로그램 카운터 컨트롤 프로세서 | |
| KR100463211B1 (ko) | 초기화 회로가 구성된 마이크로컨트롤러 | |
| KR100219557B1 (ko) | 카드 ic 리셋 회로 | |
| KR19990007323U (ko) | 마이크로프로세서의 리셋회로 | |
| KR100313937B1 (ko) | 이피롬모드보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |